JPH0740623B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0740623B2 JPH0740623B2 JP3117257A JP11725791A JPH0740623B2 JP H0740623 B2 JPH0740623 B2 JP H0740623B2 JP 3117257 A JP3117257 A JP 3117257A JP 11725791 A JP11725791 A JP 11725791A JP H0740623 B2 JPH0740623 B2 JP H0740623B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaasp
- inp
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光ファイバー通信用光源
として重要である埋め込み型半導体レーザの製造方法に
関する。
として重要である埋め込み型半導体レーザの製造方法に
関する。
【０００２】
【従来の技術】 半導体レーザの構造には、活性層の周
囲をよりエネルギーギャップが大きく、屈折率の小さな
半導体材料でおおわれた埋め込み型へテロ構造が広く用
いられている。この埋め込み型へテロ構造半導体レーザ
は、発振しきい電流値が低くまた発振横モードが安定し
ている等の優れた特性を有しているため光ファイバ通信
用光源として注目されている。
囲をよりエネルギーギャップが大きく、屈折率の小さな
半導体材料でおおわれた埋め込み型へテロ構造が広く用
いられている。この埋め込み型へテロ構造半導体レーザ
は、発振しきい電流値が低くまた発振横モードが安定し
ている等の優れた特性を有しているため光ファイバ通信
用光源として注目されている。
【０００３】従来の製造方法としては、例えば電子情報
通信学会技術研究報告OQE85-8,P55 に記載されるものが
ある。従来の製造方法を図７に示す。
通信学会技術研究報告OQE85-8,P55 に記載されるものが
ある。従来の製造方法を図７に示す。
【０００４】図７（ａ）に示すとおり、まず(100)基板
を主面とするn-InP基板101上に、n-InGaAsP光ガイド層5
01、InGaAsP活性層103、p-InGaAsPバッファ層502、厚さ
約1.5μmのp-InPクラッド層503を順次エピタキシャル成
長させた後、前記p-InPクラ ッド層503上に〈011>方向
にストライフ゜状のマスクハ゜タ-ンをSiO2やSi3N4等の絶 縁膜504で形
成する（図７（ｂ））。次に、前記p-InPクラッド層503
を塩酸と燐 酸の混合液で選択的にエッチングした後
（図７（ｃ））、InP及びInGaAsPのエッチャントである
Br-メタノール液のエッチングによりメサストライプ505
を形成する（図７（ｄ））。最後に、絶縁膜504を除去
した後、液相エピタキシャル成長 法によりp-InP電流ブ
ロック層108、n-InP電流ブロック層109を前記メサスト
ライプ505のクラッド層503上部に積層しないように成長
させ、さらにp-InP埋め込み 層110、p-InGaAsPコンタク
ト層111を成長させ埋め込み型へテロ構造を形成する
（図７（ｅ））。
を主面とするn-InP基板101上に、n-InGaAsP光ガイド層5
01、InGaAsP活性層103、p-InGaAsPバッファ層502、厚さ
約1.5μmのp-InPクラッド層503を順次エピタキシャル成
長させた後、前記p-InPクラ ッド層503上に〈011>方向
にストライフ゜状のマスクハ゜タ-ンをSiO2やSi3N4等の絶 縁膜504で形
成する（図７（ｂ））。次に、前記p-InPクラッド層503
を塩酸と燐 酸の混合液で選択的にエッチングした後
（図７（ｃ））、InP及びInGaAsPのエッチャントである
Br-メタノール液のエッチングによりメサストライプ505
を形成する（図７（ｄ））。最後に、絶縁膜504を除去
した後、液相エピタキシャル成長 法によりp-InP電流ブ
ロック層108、n-InP電流ブロック層109を前記メサスト
ライプ505のクラッド層503上部に積層しないように成長
させ、さらにp-InP埋め込み 層110、p-InGaAsPコンタク
ト層111を成長させ埋め込み型へテロ構造を形成する
（図７（ｅ））。
【０００５】
【発明が解決しようとする課題】しかしながら、上記構
成の製造方法の問題点として、Br-メタノール液を用い
たエッチングではBrが蒸発しやすく経時変化が大きいた
め、エッチング速度のばらつきが大きくInGaAsP活性層1
03のストライプ幅の制御が難しいという問題点がある。
成の製造方法の問題点として、Br-メタノール液を用い
たエッチングではBrが蒸発しやすく経時変化が大きいた
め、エッチング速度のばらつきが大きくInGaAsP活性層1
03のストライプ幅の制御が難しいという問題点がある。
【０００６】また、Br-メタノール液のエッチングでは
ストライプの形状が逆メサとなる。 ここでp-InPクラッ
ド層503を薄くすることは、埋め込みエピタキシャル成
長の際に形成される前記n-InP電流ブロック層109にかか
る電圧を低減させ、高出力動作時のサイリスタ動作や出
力飽和の抑制、さらに温度特性を向上させる等の立場か
ら有効である。通常、メサストライプ505は、電流ブロ
ック層108、109でその両側を埋め込むだけの高さが必要
であるから、その高さが得られるまでエッチングを行な
わなければならない。ところが、クラッド層503が１μ
ｍ程度と薄くなるとInGaAsP活性層103は図８に示すよう
に、くびれの上側に位置するようになり、活 性層の側
面に結晶成長の際に界面準位を作り易い(111)A面601が
露出され、その 結果しきい電流値の上昇等のレーザ特
性の悪化が我々の実験で確認されている。
ストライプの形状が逆メサとなる。 ここでp-InPクラッ
ド層503を薄くすることは、埋め込みエピタキシャル成
長の際に形成される前記n-InP電流ブロック層109にかか
る電圧を低減させ、高出力動作時のサイリスタ動作や出
力飽和の抑制、さらに温度特性を向上させる等の立場か
ら有効である。通常、メサストライプ505は、電流ブロ
ック層108、109でその両側を埋め込むだけの高さが必要
であるから、その高さが得られるまでエッチングを行な
わなければならない。ところが、クラッド層503が１μ
ｍ程度と薄くなるとInGaAsP活性層103は図８に示すよう
に、くびれの上側に位置するようになり、活 性層の側
面に結晶成長の際に界面準位を作り易い(111)A面601が
露出され、その 結果しきい電流値の上昇等のレーザ特
性の悪化が我々の実験で確認されている。
【０００７】ここでエッチングに用いたBr-メタノール
液の他にも、InP,InGaAsPのエッチャントとして過酸化
水素水と塩酸の混合液が知られている。しかし、このエ
ッチング液で、従来と同様にp-InPクラッド層503上に
〈011>方向にストライフ゜状の絶縁 膜マスクを形成したウェハ
ーに対しエッチングを行なうと、Br-メタノール液と 同
様に逆メサ形状となるため、良好なレーザ特性を得るこ
とができない。
液の他にも、InP,InGaAsPのエッチャントとして過酸化
水素水と塩酸の混合液が知られている。しかし、このエ
ッチング液で、従来と同様にp-InPクラッド層503上に
〈011>方向にストライフ゜状の絶縁 膜マスクを形成したウェハ
ーに対しエッチングを行なうと、Br-メタノール液と 同
様に逆メサ形状となるため、良好なレーザ特性を得るこ
とができない。
【０００８】従って、メサストライプの形状が逆メサに
ならない方法が必要である。Br-メ タノール液のエッチ
ングで(111)A面601を露出させない方法の１つとして、
ネガ レジストマスクを用いる手法がある。図９に示す
ように、レジストは絶縁膜に比べ半導体ウエハーとの密
着性が悪く、レジストマスク701下にサイドエッチが入
り、メサストライプ700はレジスト701に比べて幅方向は
狭くなる。エッチング形状は一般に順メサとなり界面準
位のできやすい(111)A面601は露出されないので 都合が
よい。しかし、レジストマスク701とp-InPクラッド層50
3との密着度は安 定でなく、エッチングによって形成さ
れるメサストライプ700の形状が変化し、 ストライプ幅
の制御が不安定となる。
ならない方法が必要である。Br-メ タノール液のエッチ
ングで(111)A面601を露出させない方法の１つとして、
ネガ レジストマスクを用いる手法がある。図９に示す
ように、レジストは絶縁膜に比べ半導体ウエハーとの密
着性が悪く、レジストマスク701下にサイドエッチが入
り、メサストライプ700はレジスト701に比べて幅方向は
狭くなる。エッチング形状は一般に順メサとなり界面準
位のできやすい(111)A面601は露出されないので 都合が
よい。しかし、レジストマスク701とp-InPクラッド層50
3との密着度は安 定でなく、エッチングによって形成さ
れるメサストライプ700の形状が変化し、 ストライプ幅
の制御が不安定となる。
【０００９】また、従来の埋め込みエピタキシャル成長
では、メサストライプの最上層がp-InPクラッド層503で
あるため、電流ブロック層成長前のソーク時に前記p-In
Pク ラッド層503が直接露出されることによって蒸気圧
の高いP原子の解離が起こり、その結果生じた欠陥が、p
-InPクラッド層503が薄い場合にはp-InPクラッド層503
だけでなくp-InPクラッド層503とInGaAsP活性層103との
界面に達し、レーザの発光効率の低下や信頼性に悪影響
を及ぼす恐れがある。
では、メサストライプの最上層がp-InPクラッド層503で
あるため、電流ブロック層成長前のソーク時に前記p-In
Pク ラッド層503が直接露出されることによって蒸気圧
の高いP原子の解離が起こり、その結果生じた欠陥が、p
-InPクラッド層503が薄い場合にはp-InPクラッド層503
だけでなくp-InPクラッド層503とInGaAsP活性層103との
界面に達し、レーザの発光効率の低下や信頼性に悪影響
を及ぼす恐れがある。
【００１０】以上、InP,InGaAsPのエッチャントとしてB
r-メタノール液や、過酸化水素水と塩酸の混合液による
エッチングでは、ストライプの形状が逆メサとなりスト
ライプ幅の制御が難しく、かつp-InPクラッド層を薄く
すると活性層の側面に(111)A 面が露出することによっ
てレーザ特性が悪化するという課題がある。
r-メタノール液や、過酸化水素水と塩酸の混合液による
エッチングでは、ストライプの形状が逆メサとなりスト
ライプ幅の制御が難しく、かつp-InPクラッド層を薄く
すると活性層の側面に(111)A 面が露出することによっ
てレーザ特性が悪化するという課題がある。
【００１１】また、従来の製造方法では、電流ブロック
層の埋め込みエピタキシャル成長のソーク時に、p-InP
クラッド層が直接露出されることにより、p-InPクラッ
ド層内に欠陥が生じレーザ特性及び信頼性の悪化の原因
となるため、p-InPクラッド層 をあまり薄くできないと
いう課題がある。
層の埋め込みエピタキシャル成長のソーク時に、p-InP
クラッド層が直接露出されることにより、p-InPクラッ
ド層内に欠陥が生じレーザ特性及び信頼性の悪化の原因
となるため、p-InPクラッド層 をあまり薄くできないと
いう課題がある。
【００１２】本発明の目的は、良好なレーザ特性及び高
い信頼性を有する埋め込み型半導体レーザを安定して作
製するために、エッチング工程におけるメサストライプ
のストライプ幅制御性を向上させ、かつ活性層側面に(1
11)A面が露出しないメサストライプを得ることと、埋め
込みエピタキシャル成長時にp-InPクラッド層内に欠 陥
を生じさせないことである。
い信頼性を有する埋め込み型半導体レーザを安定して作
製するために、エッチング工程におけるメサストライプ
のストライプ幅制御性を向上させ、かつ活性層側面に(1
11)A面が露出しないメサストライプを得ることと、埋め
込みエピタキシャル成長時にp-InPクラッド層内に欠 陥
を生じさせないことである。
【００１３】
【課題を解決するための手段】本発明は上記課題を解決
するために、(100)面を主面とする第１の導電型のInP基
板上に、InGaAsP活性層、第２の導電型のInPクラッド
層、及び最上層にInGaAsP表面保護層を有する半導体多
層膜構造を形成する工程と、前記表面保護層上に〈011>
方向へのストライフ゜状の絶縁膜マスクを形成する工程と、前記絶
縁膜マスクをマスクとして塩酸と過酸化水素水を含む混合液に
よるエッチンク゛で前記ストライフ゜状マスクの両側に隣接する前記InGaA
sP表面保護層、前記第２の導電型のInPクラッド層、前
記InGaAsP活性層を除去しメサストライプを形成する工
程と、前 記メサストライプの両側に埋め込みエピタキ
シャル成長を行い電流ブロック層を積層させる工程とを
有する半導体レーザの製造方法とするものである。
するために、(100)面を主面とする第１の導電型のInP基
板上に、InGaAsP活性層、第２の導電型のInPクラッド
層、及び最上層にInGaAsP表面保護層を有する半導体多
層膜構造を形成する工程と、前記表面保護層上に〈011>
方向へのストライフ゜状の絶縁膜マスクを形成する工程と、前記絶
縁膜マスクをマスクとして塩酸と過酸化水素水を含む混合液に
よるエッチンク゛で前記ストライフ゜状マスクの両側に隣接する前記InGaA
sP表面保護層、前記第２の導電型のInPクラッド層、前
記InGaAsP活性層を除去しメサストライプを形成する工
程と、前 記メサストライプの両側に埋め込みエピタキ
シャル成長を行い電流ブロック層を積層させる工程とを
有する半導体レーザの製造方法とするものである。
【００１４】また、(100)面を主面とする第１の導電型
のInP基板上に、発振波長を規定する回折格子を形成す
る工程と、前記回折格子上に第１の導電型InGaAsP光ガ
イド層 、InGaAsP活性層、第２の導電型のInPクラッド
層、および第２の導電型のInGaAsP表面保護層を順次エ
ピタキシャル成長させる工程と、前記表面保護層上にエ
ッ チングマスクとしてストライプ状の絶縁膜を形成す
る工程と、前記絶縁膜をマスクとして塩酸と過酸化水素
水を含む混合液でエッチングし、つづいて塩酸と燐酸を
含む混合液で前記ストライプ状マスクの両側に隣接する
半導体層をエッチングしてメサストライプを形成する工
程と、前記メサストライプの両側に液相エピタキシャル
成長によって電流ブロック層を形成する半導体レーザの
製造方法とするものである。
のInP基板上に、発振波長を規定する回折格子を形成す
る工程と、前記回折格子上に第１の導電型InGaAsP光ガ
イド層 、InGaAsP活性層、第２の導電型のInPクラッド
層、および第２の導電型のInGaAsP表面保護層を順次エ
ピタキシャル成長させる工程と、前記表面保護層上にエ
ッ チングマスクとしてストライプ状の絶縁膜を形成す
る工程と、前記絶縁膜をマスクとして塩酸と過酸化水素
水を含む混合液でエッチングし、つづいて塩酸と燐酸を
含む混合液で前記ストライプ状マスクの両側に隣接する
半導体層をエッチングしてメサストライプを形成する工
程と、前記メサストライプの両側に液相エピタキシャル
成長によって電流ブロック層を形成する半導体レーザの
製造方法とするものである。
【００１５】
【作用】上記に示したように、InGaAsP表面保護層上に
エッチング用絶縁膜マスクを形 成した後に塩酸と過酸
化水素水を含む混合液でエッチングする手段では、表面
保護層があるためにメサストライプの形状が順メサとな
るため(111)A面が露出せずレーザ特性が悪化しない。ま
た、エッチング液の経時変化がBr-メタノ−ルに比 べ小
さいためストライプ幅の制御性が良くなる。
エッチング用絶縁膜マスクを形 成した後に塩酸と過酸
化水素水を含む混合液でエッチングする手段では、表面
保護層があるためにメサストライプの形状が順メサとな
るため(111)A面が露出せずレーザ特性が悪化しない。ま
た、エッチング液の経時変化がBr-メタノ−ルに比 べ小
さいためストライプ幅の制御性が良くなる。
【００１６】また、本発明では、p-InPクラッド層を薄
くした場合でもp-InGaAsP表面保護層をつけた状態で液
相エピタキシャル成長を行なうため、p-InPクラッド層
表面が 露出せず蒸気圧の高いP原子が解離しなくなるた
め、p-InPクラッド層内に欠陥を生じることを防ぎ、良
好な特性を有する半導体レーザを得ることができる。
くした場合でもp-InGaAsP表面保護層をつけた状態で液
相エピタキシャル成長を行なうため、p-InPクラッド層
表面が 露出せず蒸気圧の高いP原子が解離しなくなるた
め、p-InPクラッド層内に欠陥を生じることを防ぎ、良
好な特性を有する半導体レーザを得ることができる。
【００１７】
【実施例】図１は本発明の第１の実施例である。まず図
１（ａ）に示すように、(100)面 を主面とするn-InP基
板101上に厚さ5μmのn-InPバッファ層102、厚さ0.2μm
のInGaAsP活性層103、厚さ1.0μm以上のp-InPクラッド
層104、厚さ0.2μmのp-InGaAsP表面保護層105を液相エ
ピタキシャル成長方法によって順次エピタキシャル成長
させた半導体多層膜構造ウエハー上に、光ＣＶＤ（ある
いはプラズマＣＶＤ）によりSiO2,Si3N4等の絶縁膜を堆
積させた後、フォトリソグラフ法とドライエッチング法
により〈011>方向に平行な幅8μmのストライプ状のエッ
チング用のマスク106を形成する。塩酸と過酸化水素水
と酢酸（体積比は3:1:36）を含む混合液でInGaAsP活性
層103の下2μmの深さまでn-InPバッファ層102をエッチ
ングし、メサストライプ107を形成する（図１
（ｂ））。このエッチング液は、最上層にInGaAsP層を
積層させた(100)InP基板上のInP系多層構造において、
本従来例と同様に〈011>方向へのストライフ゜状の絶縁膜マスクを
形成してエッチンク゛を行なうと順メサ形状のメサストライフ゜が得られる
ため、側面に(111)A面601が露出しない。この 時メサス
トライプ107の最上層の幅は約1.5μmとなる。
１（ａ）に示すように、(100)面 を主面とするn-InP基
板101上に厚さ5μmのn-InPバッファ層102、厚さ0.2μm
のInGaAsP活性層103、厚さ1.0μm以上のp-InPクラッド
層104、厚さ0.2μmのp-InGaAsP表面保護層105を液相エ
ピタキシャル成長方法によって順次エピタキシャル成長
させた半導体多層膜構造ウエハー上に、光ＣＶＤ（ある
いはプラズマＣＶＤ）によりSiO2,Si3N4等の絶縁膜を堆
積させた後、フォトリソグラフ法とドライエッチング法
により〈011>方向に平行な幅8μmのストライプ状のエッ
チング用のマスク106を形成する。塩酸と過酸化水素水
と酢酸（体積比は3:1:36）を含む混合液でInGaAsP活性
層103の下2μmの深さまでn-InPバッファ層102をエッチ
ングし、メサストライプ107を形成する（図１
（ｂ））。このエッチング液は、最上層にInGaAsP層を
積層させた(100)InP基板上のInP系多層構造において、
本従来例と同様に〈011>方向へのストライフ゜状の絶縁膜マスクを
形成してエッチンク゛を行なうと順メサ形状のメサストライフ゜が得られる
ため、側面に(111)A面601が露出しない。この 時メサス
トライプ107の最上層の幅は約1.5μmとなる。
【００１８】次に、絶縁膜106をフッ酸系溶液により除
去し,次にp-InGaAsP表面保護層105を硫酸と過酸化水素
水の混合液で除去した後、液相エピタキシャル成長によ
り、メサストライプ107の両側にp-InP電流ブロック層10
8、n-InP電流ブロック層109を メサストライプ107のp-I
nPクラッド層104上に成長しないように選択的に成長さ
せる。その後、さらにp-InP埋め込み層110、p-InGaAsP
コンタクト層111を順次成長させ、埋め込み型へテロ構
造を形成する。一般的に、液相エピタキシャル成長に於
ては、メサストライプの高さが約2μm以上でストライプ
幅が約5μm以下の場合、n-InP電流ブロック層109はメサ
ストライプ107上には積層しないので、メサ ストライプ
107の両側に良好な電流ブロック層が形成され、活性層
へ有効に電流 注入される。この方法では、ストライプ
マスクが絶縁膜であるため、p-InGaAsP 表面保護層105
と絶縁膜マスク106との密着性が良く順メサ形状が安定
して得られ、InGaAsP活性層103側面には(111)A面601は
露出しない。
去し,次にp-InGaAsP表面保護層105を硫酸と過酸化水素
水の混合液で除去した後、液相エピタキシャル成長によ
り、メサストライプ107の両側にp-InP電流ブロック層10
8、n-InP電流ブロック層109を メサストライプ107のp-I
nPクラッド層104上に成長しないように選択的に成長さ
せる。その後、さらにp-InP埋め込み層110、p-InGaAsP
コンタクト層111を順次成長させ、埋め込み型へテロ構
造を形成する。一般的に、液相エピタキシャル成長に於
ては、メサストライプの高さが約2μm以上でストライプ
幅が約5μm以下の場合、n-InP電流ブロック層109はメサ
ストライプ107上には積層しないので、メサ ストライプ
107の両側に良好な電流ブロック層が形成され、活性層
へ有効に電流 注入される。この方法では、ストライプ
マスクが絶縁膜であるため、p-InGaAsP 表面保護層105
と絶縁膜マスク106との密着性が良く順メサ形状が安定
して得られ、InGaAsP活性層103側面には(111)A面601は
露出しない。
【００１９】本第１の実施例においてメサストライプ10
7の形成にはInPのエッチング液としては周知の塩酸と過
酸化水素水と酢酸（体積比は3:1:36）を含む混合液をエ
ッチャントとしている。ところが従来のようにメサスト
ライプが逆メサとならないのはp-InPクラッド層104上に
表面保護層105を用いているからである。この層があ る
ために塩酸と過酸化水素水と酢酸の混合液でエッチング
してもメサストライプの形状は埋め込みレーザに好都合
な順メサ構造になる。
7の形成にはInPのエッチング液としては周知の塩酸と過
酸化水素水と酢酸（体積比は3:1:36）を含む混合液をエ
ッチャントとしている。ところが従来のようにメサスト
ライプが逆メサとならないのはp-InPクラッド層104上に
表面保護層105を用いているからである。この層があ る
ために塩酸と過酸化水素水と酢酸の混合液でエッチング
してもメサストライプの形状は埋め込みレーザに好都合
な順メサ構造になる。
【００２０】図２は、本発明の第２の実施例である。図
２（ａ）に於て、第１の実施例と同様にエピタキシャル
成長により半導体多層膜構造半導体ウエハー上に、光Ｃ
ＶＤ（あるいはプラズマＣＶＤ）によりSiO2,Si3N4等の
絶縁膜を堆積させた後、フォトリソグラフ法とドライエ
ッチング法により〈011>方向に平行な幅8μmのストラ
イプ状のエッチング用のマスク106を形成する。第１の
実施例と異なる点は、p-InPクラッド層201の膜厚を約0.
3μmと薄くした点である。これは先にも述べたよ うに
活性層上のクラッド層を薄くすると、埋め込みエピタキ
シャル成長の際に形成されるn-InP電流ブロック層にか
かる電圧を低減させ、高出力動作時のサイリ スタ動作
や出力飽和の抑制、さらに温度特性を向上させる等の立
場から有効であるからである。そこで、塩酸と過酸化水
素水と酢酸を含む混合液でメサストライプに所定の高さ
が得られるようにInGaAsP活性層103の下約3μmの深さま
でn-InP バッファ層102をエッチングしメサストライプ2
02を形成する（図２（ｂ））。絶縁膜マスク106を除去
した後、液相エピタキシャル成長によりp-InP電流ブロ
ック層108、n-InP電流ブロック層109、p-InP埋め込み層
110、p-InGaAsPコンタクト層111を順次成長させ、埋め
込み型へテロ構造を形成する。第１の実施例との違い
は、p-InPクラッド層201が薄く、活性層103がp-InPクラ
ッド層201を介して埋め 込み層110のすぐ下にあること
と、p-InGaAsP表面保護層105を残した状態で電流 ブロ
ック層108の埋め込みエピタキシャル成長を行なう点で
ある。ここで第１の 実施例では、図３（ａ）に示すよ
うにp-InPクラッド層301が厚いため問題ないが、図３
（ｂ）に示すようにp-InPクラッド層302が0.5μmより薄
くなると、成長前のソーク時にp-InPクラッド層302内で
蒸気圧の高いP原子の解離によって生じた 欠陥Ｌが、In
GaAsP活性層103にまで悪影響を及ぼし、発光効率の低下
等のレーザ特性の悪化が懸念される。しかし、本第２の
実施例は、図３（ｃ）に示すように、p-InGaAsP表面保
護層105を形成し、これを残した状態で埋め込みエピタ
キシャル成長をしているので、ソーク時にp-InPクラッ
ド層303に欠陥は生じない。これは熱に強いp-InGaAsP層
によりp-InPクラッド層303を保護するためである。
２（ａ）に於て、第１の実施例と同様にエピタキシャル
成長により半導体多層膜構造半導体ウエハー上に、光Ｃ
ＶＤ（あるいはプラズマＣＶＤ）によりSiO2,Si3N4等の
絶縁膜を堆積させた後、フォトリソグラフ法とドライエ
ッチング法により〈011>方向に平行な幅8μmのストラ
イプ状のエッチング用のマスク106を形成する。第１の
実施例と異なる点は、p-InPクラッド層201の膜厚を約0.
3μmと薄くした点である。これは先にも述べたよ うに
活性層上のクラッド層を薄くすると、埋め込みエピタキ
シャル成長の際に形成されるn-InP電流ブロック層にか
かる電圧を低減させ、高出力動作時のサイリ スタ動作
や出力飽和の抑制、さらに温度特性を向上させる等の立
場から有効であるからである。そこで、塩酸と過酸化水
素水と酢酸を含む混合液でメサストライプに所定の高さ
が得られるようにInGaAsP活性層103の下約3μmの深さま
でn-InP バッファ層102をエッチングしメサストライプ2
02を形成する（図２（ｂ））。絶縁膜マスク106を除去
した後、液相エピタキシャル成長によりp-InP電流ブロ
ック層108、n-InP電流ブロック層109、p-InP埋め込み層
110、p-InGaAsPコンタクト層111を順次成長させ、埋め
込み型へテロ構造を形成する。第１の実施例との違い
は、p-InPクラッド層201が薄く、活性層103がp-InPクラ
ッド層201を介して埋め 込み層110のすぐ下にあること
と、p-InGaAsP表面保護層105を残した状態で電流 ブロ
ック層108の埋め込みエピタキシャル成長を行なう点で
ある。ここで第１の 実施例では、図３（ａ）に示すよ
うにp-InPクラッド層301が厚いため問題ないが、図３
（ｂ）に示すようにp-InPクラッド層302が0.5μmより薄
くなると、成長前のソーク時にp-InPクラッド層302内で
蒸気圧の高いP原子の解離によって生じた 欠陥Ｌが、In
GaAsP活性層103にまで悪影響を及ぼし、発光効率の低下
等のレーザ特性の悪化が懸念される。しかし、本第２の
実施例は、図３（ｃ）に示すように、p-InGaAsP表面保
護層105を形成し、これを残した状態で埋め込みエピタ
キシャル成長をしているので、ソーク時にp-InPクラッ
ド層303に欠陥は生じない。これは熱に強いp-InGaAsP層
によりp-InPクラッド層303を保護するためである。
【００２１】また、p-InGaAsP表面保護層105は、p-InP
電流ブロック層108の成長の際に自動的に液相中へメル
トバックされるので、埋め込みエピタキシャル成長後の
構造には残らない。これは液相エピタキシャル成長方法
の特徴として、幅の狭いメサストライプ上にはInP層は
成長しないため、メルトバックされやすいInGaAsP層が
選択的に除去されるからである。このようにして作製し
た構造は、p-InPクラッド 層201が薄いのでp-InPクラッ
ド層201自体の直列抵抗が小さく、n-InPブロック層109
にかかる電圧が小さいため、高出力時のサイリスタ動作
や出力飽和を抑制で き温度特性も向上するため、良好
なレーザ特性が得られる。
電流ブロック層108の成長の際に自動的に液相中へメル
トバックされるので、埋め込みエピタキシャル成長後の
構造には残らない。これは液相エピタキシャル成長方法
の特徴として、幅の狭いメサストライプ上にはInP層は
成長しないため、メルトバックされやすいInGaAsP層が
選択的に除去されるからである。このようにして作製し
た構造は、p-InPクラッド 層201が薄いのでp-InPクラッ
ド層201自体の直列抵抗が小さく、n-InPブロック層109
にかかる電圧が小さいため、高出力時のサイリスタ動作
や出力飽和を抑制で き温度特性も向上するため、良好
なレーザ特性が得られる。
【００２２】図４は本発明の第３の実施例である。図４
（ａ）に示すとおり、第２の実施例と同様の半導体多層
膜構造ウエハー上に、光ＣＶＤ（あるいはプラズマＣＶ
Ｄ）により絶縁膜（SiO2,Si3N4等）を堆積させた後、フ
ォトリソグラフ法とドライエッチング法により〈011>方
向に平行な幅4μmのストライプ状のエッチング用のマ
スク401を形成する。塩酸と過酸化水素水と酢酸を含む
混合液でInGaAsP活性層103の下約1μmの深さまでn-InP
バッファ層102をエッチングし、InGaAsP活性層103 を完
全に除去する（図４（ｂ））。次に、塩酸と燐酸（体積
比は1:2）の混合液 でさらにn-InPバッファ層102を約2
μmほぼ垂直にエッチングする（図４（ｃ））。第２の
実施例と同様に液相エピタキシャル成長を行ない、埋め
込み型へテロ構造を形成する（図４（ｄ））。本実施例
に於ては、主にInGaAsP活性層103を除去するためだけに
塩酸と過酸化水素水を含む混合液を使用し、n-InPバッ
ファ層102のエッチングにはサイドエッチの入らない塩
酸と燐酸の混合液を使用する。塩酸と燐酸の混合液は、
InGaAsP層に対してはエッチングせずInP層のみをエッチ
ングする性質があるため、p-InPクラッド層を薄くした
場合、まず活性層までを塩酸 と過酸化水素水と酢酸を
含む混合液でエッチングし、その後ブロッキング層の形
成に必要な深さを塩酸と燐酸の混合液で調節することが
できる。従って、第３の実施例のエッチング方法は、絶
縁膜マスク402の幅に対するサイドエッチング量 を少な
くできるため、第１，第２の実施例に比べストライプ幅
の制御性が良く、またウエハー内の活性層幅のバラツキ
としては、従来のBr-メタノールを用いた 製造方法に比
べ３０％低減できるため、特性の安定したレーザ素子を
得ることができる。
（ａ）に示すとおり、第２の実施例と同様の半導体多層
膜構造ウエハー上に、光ＣＶＤ（あるいはプラズマＣＶ
Ｄ）により絶縁膜（SiO2,Si3N4等）を堆積させた後、フ
ォトリソグラフ法とドライエッチング法により〈011>方
向に平行な幅4μmのストライプ状のエッチング用のマ
スク401を形成する。塩酸と過酸化水素水と酢酸を含む
混合液でInGaAsP活性層103の下約1μmの深さまでn-InP
バッファ層102をエッチングし、InGaAsP活性層103 を完
全に除去する（図４（ｂ））。次に、塩酸と燐酸（体積
比は1:2）の混合液 でさらにn-InPバッファ層102を約2
μmほぼ垂直にエッチングする（図４（ｃ））。第２の
実施例と同様に液相エピタキシャル成長を行ない、埋め
込み型へテロ構造を形成する（図４（ｄ））。本実施例
に於ては、主にInGaAsP活性層103を除去するためだけに
塩酸と過酸化水素水を含む混合液を使用し、n-InPバッ
ファ層102のエッチングにはサイドエッチの入らない塩
酸と燐酸の混合液を使用する。塩酸と燐酸の混合液は、
InGaAsP層に対してはエッチングせずInP層のみをエッチ
ングする性質があるため、p-InPクラッド層を薄くした
場合、まず活性層までを塩酸 と過酸化水素水と酢酸を
含む混合液でエッチングし、その後ブロッキング層の形
成に必要な深さを塩酸と燐酸の混合液で調節することが
できる。従って、第３の実施例のエッチング方法は、絶
縁膜マスク402の幅に対するサイドエッチング量 を少な
くできるため、第１，第２の実施例に比べストライプ幅
の制御性が良く、またウエハー内の活性層幅のバラツキ
としては、従来のBr-メタノールを用いた 製造方法に比
べ３０％低減できるため、特性の安定したレーザ素子を
得ることができる。
【００２３】図５は、光ファイバー通信に用いられてい
るＤＦＢレーザの埋め込み構造作製の実施例である。本
発明はＤＦＢレーザの作製についても応用できる。以下
に、図面を用いてその製造方法を説明する。
るＤＦＢレーザの埋め込み構造作製の実施例である。本
発明はＤＦＢレーザの作製についても応用できる。以下
に、図面を用いてその製造方法を説明する。
【００２４】図５（ａ）に於て、(100)面を主面とするn
-InP基板101上に周知の方法を用い て回折格子を形成す
る。つまり基板１上にフォトレジストを約1000Ａの厚み
で塗布してHe-Cdレーザ（波長345nm）の二光束干渉露光
法により回折格子パターンを形成した後、飽和臭素水と
燐酸と水の混合液を用いて基板表面のレジストを回折格
子パターンにより選択エッチングする。フォトレジスト
を有機溶剤で除去すると基板上に回折格子が形成でき
る。このようにして周期2000Aの回折格子を形成 した
後、厚さ0.2μmのn-InGaAsP光ガイド層501、厚さ0.2μm
のInGaAsP活性層103、厚さ0.3μmのp-InPクラッド層10
4、厚さ0.2μmのp-InGaAsP表面保護層105を順次エピタ
キシャル成長させた半導体多層膜構造ウエハー上に、光
ＣＶＤ（あるいはプラズマＣＶＤ）によりSiO2,Si3N4等
の絶縁膜106を堆積させた後、フォトリ ソグラフ法とド
ライエッチング法により〈011>方向に平行な幅4μmのス
トライプ 状のエッチング用の絶縁膜マスク106を形成す
る（図５（ｂ））。その後は、第 ３の実施例と同様
に、塩酸と過酸化水素水と酢酸（体積比は3:1:36）を含
む混合液でInGaAsP活性層103の下約1μｍの深さまでn-I
nP基板101をエッチングし、メ サストライプ以外のInGa
AsP活性層103を完全に除去し、さらに塩酸と燐酸（体積
比は1:2）の混合液でさらにn-InP基板101を約2μmほぼ
垂直にエッチングし、メ サストライプ107を形成する
（図５（ｃ））。絶縁膜106をフッ酸系溶液により除去
した後、液相エピタキシャル成長により、メサストライ
プ107以外の領域にp-InP電流ブロック層108、n-InP電流
ブロック層109を成長させた後、さらにp-InP埋め込み層
110、p-InGaAsPコンタクト層111を順次成長させ、埋め
込み型へテロ構 造を形成する（図５（ｄ））。
-InP基板101上に周知の方法を用い て回折格子を形成す
る。つまり基板１上にフォトレジストを約1000Ａの厚み
で塗布してHe-Cdレーザ（波長345nm）の二光束干渉露光
法により回折格子パターンを形成した後、飽和臭素水と
燐酸と水の混合液を用いて基板表面のレジストを回折格
子パターンにより選択エッチングする。フォトレジスト
を有機溶剤で除去すると基板上に回折格子が形成でき
る。このようにして周期2000Aの回折格子を形成 した
後、厚さ0.2μmのn-InGaAsP光ガイド層501、厚さ0.2μm
のInGaAsP活性層103、厚さ0.3μmのp-InPクラッド層10
4、厚さ0.2μmのp-InGaAsP表面保護層105を順次エピタ
キシャル成長させた半導体多層膜構造ウエハー上に、光
ＣＶＤ（あるいはプラズマＣＶＤ）によりSiO2,Si3N4等
の絶縁膜106を堆積させた後、フォトリ ソグラフ法とド
ライエッチング法により〈011>方向に平行な幅4μmのス
トライプ 状のエッチング用の絶縁膜マスク106を形成す
る（図５（ｂ））。その後は、第 ３の実施例と同様
に、塩酸と過酸化水素水と酢酸（体積比は3:1:36）を含
む混合液でInGaAsP活性層103の下約1μｍの深さまでn-I
nP基板101をエッチングし、メ サストライプ以外のInGa
AsP活性層103を完全に除去し、さらに塩酸と燐酸（体積
比は1:2）の混合液でさらにn-InP基板101を約2μmほぼ
垂直にエッチングし、メ サストライプ107を形成する
（図５（ｃ））。絶縁膜106をフッ酸系溶液により除去
した後、液相エピタキシャル成長により、メサストライ
プ107以外の領域にp-InP電流ブロック層108、n-InP電流
ブロック層109を成長させた後、さらにp-InP埋め込み層
110、p-InGaAsPコンタクト層111を順次成長させ、埋め
込み型へテロ構 造を形成する（図５（ｄ））。
【００２５】本発明により作製したレーザの光出力特性
におけるリニアリティを、図９に示すようにしきい値Ｉ
thでの外部微分量子効率をη0,しきい値Ｉth＋100mAで
の外 部微分量子効率をη100とし、(η0-η100)/η0X10
0で表わすと11％、従来の方法で作製したレーザでは17
％となり、リニアリティが大幅に向上したことがわかっ
た。これより、高出力化やアナログ伝送時での歪特性の
向上が期待できる。
におけるリニアリティを、図９に示すようにしきい値Ｉ
thでの外部微分量子効率をη0,しきい値Ｉth＋100mAで
の外 部微分量子効率をη100とし、(η0-η100)/η0X10
0で表わすと11％、従来の方法で作製したレーザでは17
％となり、リニアリティが大幅に向上したことがわかっ
た。これより、高出力化やアナログ伝送時での歪特性の
向上が期待できる。
【００２６】なお上述の実施例に於ては、n-InPバッフ
ァ層上にInGaAsP活性層を積層させた半導体ウエハーを
用いたが、n-InP基板上に直接InGaAsP活性層を積層させ
たウエハーあるいはInGaAsP活性層上にInGaAsPメルトバ
ック防止層を積層させたウエハーについても本発明が適
応できる。
ァ層上にInGaAsP活性層を積層させた半導体ウエハーを
用いたが、n-InP基板上に直接InGaAsP活性層を積層させ
たウエハーあるいはInGaAsP活性層上にInGaAsPメルトバ
ック防止層を積層させたウエハーについても本発明が適
応できる。
【００２７】さらに本実施例では、エッチング液として
塩酸と過酸化水素水と酢酸を含む混合液を用いたが、酢
酸のかわりに燐酸などの弱酸、あるいは純水を用いても
同様の効果が得られる。また、本実施例では埋め込みエ
ピタキシャル成長時のp-InP クラッド層内のP原子の解
離を防ぐために、最上層にInGaAsP層を有するメサスト
ライプを塩酸と過酸化水素水と酢酸を含む混合液による
エッチングで形成したが、Br-メタノ−ル等の他のエッ
チング液を用いて同様のメサストライプを形成し ても
差し支えない。
塩酸と過酸化水素水と酢酸を含む混合液を用いたが、酢
酸のかわりに燐酸などの弱酸、あるいは純水を用いても
同様の効果が得られる。また、本実施例では埋め込みエ
ピタキシャル成長時のp-InP クラッド層内のP原子の解
離を防ぐために、最上層にInGaAsP層を有するメサスト
ライプを塩酸と過酸化水素水と酢酸を含む混合液による
エッチングで形成したが、Br-メタノ−ル等の他のエッ
チング液を用いて同様のメサストライプを形成し ても
差し支えない。
【００２８】また、電流ブロック層としてp-InP電流ブ
ロック層、n-InP電流ブロック層を用いたが、InP層に限
る事はなく活性層よりもエネルギーギャップの大きなIn
GaAsP層、あるいは半絶縁性のInP層を用いても差し支え
ない。
ロック層、n-InP電流ブロック層を用いたが、InP層に限
る事はなく活性層よりもエネルギーギャップの大きなIn
GaAsP層、あるいは半絶縁性のInP層を用いても差し支え
ない。
【００２９】
【発明の効果】以上詳細に示したように、本発明によれ
ば次のような効果を奏する。
ば次のような効果を奏する。
【００３０】（１）(100)面を主面とする第１の導電型
のInP基板上に、少なくともInGaAsP活性層、第２の導電
型のInPクラッド層、さらに最上層にInGaAsP表面保護層
を有する半導体多層膜構造ウエハー上に、〈011>方向へ
のストライフ゜状の絶縁膜マスクを形成した後、塩酸と過酸化水素
水を含む混合液によるエッチングを行うことにより、ス
トライプ幅の制御が容易になり、順メサ形状のメサスト
ライプを安定して得ることができる。従って、p-InPク
ラッド層を薄くしてもInGaAsP活性層側面に(111)A面が
露出せず、メサストライプの両側に良好な電流ブロック
層を形成することができるため、良好な特性を有するレ
ーザを得ることができる。
のInP基板上に、少なくともInGaAsP活性層、第２の導電
型のInPクラッド層、さらに最上層にInGaAsP表面保護層
を有する半導体多層膜構造ウエハー上に、〈011>方向へ
のストライフ゜状の絶縁膜マスクを形成した後、塩酸と過酸化水素
水を含む混合液によるエッチングを行うことにより、ス
トライプ幅の制御が容易になり、順メサ形状のメサスト
ライプを安定して得ることができる。従って、p-InPク
ラッド層を薄くしてもInGaAsP活性層側面に(111)A面が
露出せず、メサストライプの両側に良好な電流ブロック
層を形成することができるため、良好な特性を有するレ
ーザを得ることができる。
【００３１】（２）少なくとも第１の導電型のInP層とI
nGaAsP活性層と第２の導電型のInP クラッド層及び最上
層にInGaAsP表面保護層とを有するメサストライプと、
前記 第１の導電型のInP層からなるメサストライプ以外
の領域とを含むInP基板上に、埋め込みエピタキシャル
成長を行なうことにより、p-InPクラッド層が薄い場合
でもメサストライプの最上層のInGaAsP表面保護層が成
長前のソーク時のp-InPクラッド層内の欠陥の発生を抑
えるため、欠陥発生による発光効率の低下等のレーザ特
性の悪化を防ぐことができ、良好な特性を有するレーザ
を得ることができる。
nGaAsP活性層と第２の導電型のInP クラッド層及び最上
層にInGaAsP表面保護層とを有するメサストライプと、
前記 第１の導電型のInP層からなるメサストライプ以外
の領域とを含むInP基板上に、埋め込みエピタキシャル
成長を行なうことにより、p-InPクラッド層が薄い場合
でもメサストライプの最上層のInGaAsP表面保護層が成
長前のソーク時のp-InPクラッド層内の欠陥の発生を抑
えるため、欠陥発生による発光効率の低下等のレーザ特
性の悪化を防ぐことができ、良好な特性を有するレーザ
を得ることができる。
【図１】本発明の半導体レーザの製造工程の断面図。
【図２】本発明の半導体レーザの製造工程の断面図。
【図３】本発明の半導体レーザの製造工程の一断面図。
【図４】本発明の半導体レーザの製造工程の断面図。
【図５】本発明のＤＦＢレーザの製造工程の斜視図。
【図６】本発明による半導体レーザの光出力特性を示す
図。
図。
【図７】従来の埋め込みへテロ構造の製造工程の断面
図。
図。
【図８】従来の埋め込みへテロ構造の製造工程の断面
図。
図。
【図９】従来の埋め込みへテロ構造の製造工程の断面
図。
図。
101 (100)n-InP基板 102 n-InPバッファ層 103 InGaAsP活性層 104 p-InPクラッド層 201 p-InPクラッド層 301 p-InPクラッド層 302 p-InPクラッド層 303 p-InPクラッド層 401 p-InPクラッド層 503 p-InPクラッド層 105 p-InGaAsP表面保護層 106 絶縁膜 402 絶縁膜 504 絶縁膜 107 メサストライプ 202 メサストライプ 403 メサストライプ 505 メサストライプ 108 p-InP電流ブロック層 109 n-InP電流ブロック層 110 p-InP埋め込み層 111 p-InGaAsPコンタクト層 501 n-InGaAsP光ガイド層 502 p-InGaAsPバッファ層 601 (111)A面 701 レジストマスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 康 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭63−56983（ＪＰ，Ａ) 特開 平２−146778（ＪＰ，Ａ) 特開 平３−112185（ＪＰ，Ａ)
Claims (6)
- 【請求項１】 (100)面を主面とする第１の導電型のInP
基板上に、InGaAsP活性層、第２の導電型のInPクラッド
層、及び最上層にInGaAsP表面保護層を有する半導体多
層膜構造を形成する半導体多層膜形成工程と、前記表面
保護層上に〈011>方向へのストライフ゜状の絶縁膜マスクを形成す
るマスク形成工程と、前記絶縁膜マスクをマスクとして塩酸と過酸
化水素水を含む混合液によるエッチンク゛で前記ストライフ゜状マスクの
両側に隣接する前記InGaAsP表面保護層、前記第２の導
電型のInPクラッド層、前記InGaAsP活性層を除去し順メ
サストライプを形成する順メサストライプ形成工程と、
前記順メサストライプの両側に液相エピタキシャル成長
により電流ブロック層を積層させる電流ブロック層形成
工程と、 前記電流ブロック層上に第２の導電型のInGaAs
Pコンタクト層を形成するコンタクト層形成工程とを有
することを特徴とする半導体レーザの製造方法。 - 【請求項２】 電流ブロック層形成工程が順メサストラ
イプの両側に液相エピタキシャル成長により電流ブロッ
ク層を積層させると同時に前記InGaAsP表面保護層をメ
ルトバックする工程であることを特徴とする請求項１記
載の半導体レーザの製造方法。 - 【請求項３】 半導体多層膜形成工程が(100)面を主面
とする第１の導電型のInP基板上に、発振波長を規定す
る回折格子、第１導電型光ガイド層、InGaAsP活性層、
第２の導電型のInPクラッド層、及び最上層にInGaAsP表
面保護層を有する半導体多層膜構造を形成する工程であ
ることを特徴とする請求項１または２記載の半導体レー
ザの製造方法。 - 【請求項４】 順メサストライプ形成工程が絶縁膜マス
クをマスクとして塩酸と過酸化水素水を含む混合液によ
るエッチングでストライプ状のマスクの両側に隣接する
InGaAsP表面保護層、第２の導電型のInPクラッド層、In
GaAsP活性層を除去し、さらに塩酸と燐酸を含む混合液
で前記InGaAsP活性層下のInP層をエッチングしてメサス
トライプを形成する工程であることを特徴とする請求項
１〜３のいずれか１項に記載の半導体レーザの製造方
法。 - 【請求項５】 第１の導電型のInP基板上とInGaAsP活性
層との間に第１の導電型のInPバッファ層を形成するこ
とを特徴とする請求項１〜４のいずれか１項に記載の半
導体レーザの製造方法。 - 【請求項６】 電流ブロック層として基板側から第２の
導電型のInP、第１導電型のInPを形成することを特徴と
する請求項１〜５のいずれか１項に記載の半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117257A JPH0740623B2 (ja) | 1990-07-30 | 1991-05-22 | 半導体レーザの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-202098 | 1990-07-30 | ||
| JP20209890 | 1990-07-30 | ||
| JP3117257A JPH0740623B2 (ja) | 1990-07-30 | 1991-05-22 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229682A JPH04229682A (ja) | 1992-08-19 |
| JPH0740623B2 true JPH0740623B2 (ja) | 1995-05-01 |
Family
ID=26455402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117257A Expired - Fee Related JPH0740623B2 (ja) | 1990-07-30 | 1991-05-22 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740623B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3762640B2 (ja) * | 2000-12-25 | 2006-04-05 | ユーディナデバイス株式会社 | 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法 |
| JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-05-22 JP JP3117257A patent/JPH0740623B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04229682A (ja) | 1992-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2001274510A (ja) | 導波路型光素子及びその製造方法 | |
| US5304507A (en) | Process for manufacturing semiconductor laser having low oscillation threshold current | |
| JP2001044566A (ja) | 半導体レーザおよびその製造方法 | |
| JP2002057409A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| JPH077232A (ja) | 光半導体装置 | |
| JP2000353849A (ja) | 光半導体装置およびその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2675692B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JPH04369886A (ja) | 半導体レーザの製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0437598B2 (ja) | ||
| JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3235588B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPS596588A (ja) | 半導体レ−ザ | |
| JP3208177B2 (ja) | 半導体レーザ素子 | |
| KR960003752B1 (ko) | 레이저 다이오드의 메사 형성 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |