JPH0740717B2

JPH0740717B2 - 画像処理装置

Info

Publication number: JPH0740717B2
Application number: JP4028520A
Authority: JP
Inventors: 誠二斉藤; 直樹綾田; 邦貴小澤; 昇幸村; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-02-14
Filing date: 1992-02-14
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPH05252376A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば読取るべき領域
が指定された原稿の読取画像を処理する画像処理装置に
関する。

【０００２】

【従来の技術】例えば、記録装置において、原稿のある
領域のみを記録する場合、あるいは原稿２頁のそれぞれ
におけるある領域を１頁の記録紙に記録する場合があ
る。このようなトリミングあるいはオーバレイを行うの
に従来例では、原稿の全読取画像を一旦ＣＲＴによって
出力表示し、カーソル，ライトペン等で領域指定した後
に画像処理を行う方式があった。

【０００３】

【発明が解決しようとする課題】しかしながら、この方
式では、リアルタイムの処理が困難であり、高解像度の
ＣＲＴが必要となり、構成装置が高価となる欠点があっ
た。また、ブライングスポットをループ状に描かせ、そ
の軌跡によるループ状の指定領域におけるエッジを２次
元的に検出する方式があった。しかしながら、この方式
もリアルタイムの処理が困難であり、またページメモリ
が必要となり、装置構成が複雑かつ高価なものとなる欠
点があった。

【０００４】複写装置において指定画像の処理を行うた
めの領域指定手段として、原稿台上にカーソルレバーを
配置するものがあった。しかしながら、カーソルレバー
には形状に限りがあるので、領域指定の形状に限界があ
り、操作性に乏しいといった欠点があった。

【０００５】また、原稿の所望領域内の一部画像に対し
て異なる処理を実行することはできなかった。

【０００６】

【課題を解決するための手段】本発明は以上の点に鑑み
てなされたもので、原稿の所望領域内の一部画像に対し
て、所望領域内の他の画像とは異なる処理を実行可能と
することを目的とし、詳しくは、第１の画像領域と前記
第１の画像領域内で第２の画像領域が指定された原稿を
読取る読取手段と、指定された前記第１の画像領域と前
記第２の画像領域を判別する判別手段と、前記判別手段
の判別に従って、前記第１の画像領域外の画像、前記第
１の画像領域内で且つ前記第２の画像領域外の画像及び
前記第２の画像領域内の画像の夫々に対して互いに異な
る処理を行う処理手段とを有する画像処理装置を提供す
るものである。

【０００７】

【実施例】図１に本発明を適用したカラーの記録装置を
示す。ここで、原稿ＭＡＴを、例えばＡ４版とし、赤色
と黒色との２色印刷原稿とする。原稿ＭＡＴ上での領域
指定を、一定の太さのループによって行う。かような原
稿ＭＡＴを光源ＳＯＬによって光照射し、その反射光Ｌ
Ｍを第１反射鏡ＲＭ１および第２反射鏡ＲＭ２により反
射した後、結像レンズＬＮＳによってビームスプリッタ
ＢＳに照光する。このビームスプリッタＢＳにおいて
は、短波長の青色光は透過し、また長波長の赤色光は反
射して、例えばＣＣＤで成る光電変換素子を複数個ライ
ン状に配列した光電変換器ＰＨＢおよびＰＨＲのそれぞ
れに至る。従って、青色光像の明暗を光電変換器ＰＨＢ
により、また赤色光像の明暗を光電変換器ＰＨＲによっ
てそれぞれ検知して電気信号に変換する。両光電変換器
ＰＨＢおよびＰＨＲで検知されたそれぞれの像情報はク
ロックパルスＣＰ１に応じて時系列的に順次出力され、
青色信号ＳＡＢおよび赤色信号ＳＡＲとしてそれぞれ増
幅器ＡＰＢおよびＡＰＲに供給される。増幅後の青色信
号ＳＢを２値化器ＣＤＢによってデジタルの２値青色信
号ＢＳＢに変換して色判別器ＤＭＣに供給する。同様
に、増幅後の赤色信号ＳＲを別な２値化器ＣＤＲによっ
てデジタルの２値赤色信号ＢＳＲに変換して色判別器Ｄ
ＭＣに供給する。色判別器ＤＭＣは、２値青色信号ＢＳ
Ｂおよび２値赤色信号ＢＳＲに基づき、色判別を行い、
青データＤＢＵ，赤データＤＲＥおよび黒データＤＢＫ
の３色のデータをそれぞれ発生する。

【０００８】このようにして得られた青データＤＢＵに
基づいて指定領域の判別を行う。なお、この青データＤ
ＢＵにノイズがあっても領域判別を可能とするためにノ
イズリダクションを行う。つまり、青データＤＢＵを、
先ず主走査圧縮器ＣＤＭによってデータ圧縮し、その圧
縮データＤＣＭを副走査圧縮器ＣＤＳによってさらにデ
ータ圧縮して圧縮データＤＣＳを得る。この圧縮データ
ＤＣＳをクロックパルスＣＰ２に従って第１ラインメモ
リＭＬ１に順次格納する。また、このラインメモリＭＬ
１に格納されたデータは、クロッックパルスＣＰ２に応
じて読出され、その読出しデータＤＭ１（３ビット）を
エッジ検出器ＥＤＥに供給すると共に、そのうちの１ビ
ットを第２ラインメモリＭＬ２に供給する。この第２ラ
インメモリＭＬ２においても、クロックパルスＣＰ２に
応じてデータＤＭ１を順次格納し、また格納されたデー
タは順次読出される。その読出しデータＤＭ２（３ビッ
ト）をエッジ検出器ＥＤＥに供給すると共に、そのうち
の１ビットデータを第３ラインメモリＭＬ３に供給す
る。クロックパルスＣＰ２に従って、第３ラインメモリ
ＭＬ３にデータＤＭ２が格納され、またその読出しデー
タＤＭ３（３ビット）をエッジ検出器ＥＤＥに供給す
る。

【０００９】原稿ＭＡＴ上において、青色ループによっ
て領域指定したその領域の限界、つまりエッジ情報を、
時間的にずらした３つの読出しデータＤＭ１，ＤＭ２お
よびＤＭ３に基づいてエッジ検出器ＥＤＥによって検出
する。検出されたエッジ情報ＤＥを領域検出器ＤＥＡに
供給し、その出力データたる領域データＤＭをループ判
別器ＤＣＬおよび第４ラインメモリＭＬ４に供給する。
この第４ラインメモリＭＬ４は領域データＤＭを順次格
納し、またそこに格納されていたデータは読出されて読
出しデータＤＭ４としてデータ選択器ＳＤＴに供給され
る。いま、ループ判別器ＤＣＬの出力信号であるデータ
選択制御信号ＤＣＲをデータ選択器ＳＤＴに供給する。
これにより、第４ラインメモリの読出しデータＤＭ４あ
るいは第５ラインメモリＭＬ５の読出しデータＤＭ５の
いずれかを選択して出力信号ＤＯＵＴとする。この出力
信号ＤＯＵＴを指定領域を判別した情報として用いるた
めに、データ切換器ＤＳＷに供給してデータ切換制御信
号とする。それと共に、第５ラインメモリＭＬ５に供給
して、次の１ラインの読取期間中に亘って格納してお
く。

【００１０】色判別器ＤＭＣから得られる黒データＤＢ
ＫをラインメモリＭＢＫに、また赤データＤＲＥを別な
ラインメモリＭＲＥにそれぞれ格納する。両ラインメモ
リＭＢＫおよびＭＲＥのそれぞれの読出しデータＤＭＢ
とＤＭＲとを対とする２組のデータ群をデータ切換器Ｄ
ＳＷに供給する。このデータ切換器ＤＳＷは、データ選
択器ＳＤＴからの出力信号ＤＯＵＴの切換制御によっ
て、例えば黒ヘッドＨＥＢに黒色データＤＨＢを、また
赤ヘッドＨＥＲに赤色データＤＨＲをそれぞれ供給す
る。ヘッドＨＥＢを黒色インクのインクジェットヘッド
とし、またヘッドＨＥＲを赤色インクのインクジェット
ヘッドとする。これら両ヘッドＨＥＢおよびＨＥＲは黒
色データＤＨＢおよび赤色データＤＨＲに基づいてイン
ク突出し、原稿ＭＡＴの青色で指定された領域にわたっ
て、記録紙（図示せず）に黒色および赤色のカラー記録
画像を形成することができる。

【００１１】なお、両ラインメモリＭＢＫおよびＭＲＥ
は、各ライン毎にデータ圧縮およびエッジ検出によって
データ切換制御信号ＤＯＵＴを得るデータ処理との時間
関係を整合するために設けたものである。

【００１２】図２（Ａ）〜（Ｅ）に、図１におけるデー
タ処理の各段階におけるデータを模式図的に示す。図２
（Ａ）に示すように、原稿ＭＡＴ（Ａ４版）上で、例え
ば読取りたい領域ＡＥＲを囲むように青色でループＬＰ
を描いて指定する。なお、ＭＥＲは原稿ＭＡＴの右端、
ＯＰ１はループＬＰの欠落部である。このように領域指
定された原稿ＭＡＴを、主走査方向ｍにかつライン毎に
副走査方向ｓで、ループＬＰを光学的に読取る。かよう
な読取りによって得られた青データＤＢＵを主走査圧縮
および副走査圧縮することによって得た圧縮データＤＣ
Ｓを図２（Ｂ）に示す。ここで、ループＬＰの欠落部Ｏ
Ｐ１に対応して１ライン分の欠落部ＯＰ２が生じる。圧
縮後のデータＤＣＳに基づいて、エッジ検出器ＥＤＥに
より検出したエッジ情報ＤＥを図２（Ｃ）に示す。な
お、ここで、欠落部ＯＰ３は、欠落部ＯＰ２に因る前縁
のエッジ情報ＤＥの欠除および誤差である。

【００１３】領域検出器ＤＥＡは１つのＤ形フリップフ
ロップ（以下ＦＦと称す）で成っており、１ラインにお
ける前縁（ループＬＰの左側部）のエッジ情報ＤＥでセ
ットした後、後縁（ループＬＰの右側部）のエッジ情報
ＤＥでリセットする。このように、前縁および後縁によ
る一対のエッジ情報によってセットおよびリセットされ
るＦＦのセット状態にある間Ｔ_ZKが、そのラインにおい
て指定領域ＡＥＲ内であることを示す。なお、１ライン
において、複数対のエッジ情報ＤＥが生じる場合もあ
る。かような領域検出器ＤＥＡによる領域データＤＭを
図２（Ｄ）に示す。ここで、斜線は、領域検出器ＤＥＡ
のＦＦがセット状態にある間Ｔ_ZKを示す。従って、前縁
のエッジ情報ＤＥのない欠落部ＯＰ３によっては、本来
のループの左側部にて領域検出器ＤＥＡのＦＦはセット
されず、むしろループの右側部による後縁のエッジ情報
ＤＥでセットされてしまう。そのように誤ったＦＦのセ
ット状態は、原稿ＭＡＴの右側ＭＥＲに対応する原稿読
取終了端ＭＥＲ１まで続く。また、図２（Ａ）におい
て、ループＬＰによる指定領域ＡＥＲの極めて狭い部分
ＮＡがある。この部分ＮＡに対応する検出エッジ情報Ｄ
Ｅは、図２（Ｃ）に示すごとく、前縁情報ＮＡ１のみで
あって、後縁情報の検出はない。そのため、この前縁情
報ＮＡ１で領域検出器ＤＥＡのＦＦはセットされてしま
い、原稿読取終了端ＭＥＲ１までそのセット状態は続
く。このように、実際には、指定領域ＡＥＲ外の部分
が、領域検出器ＤＥＡによって指定領域ＡＥＲ内である
との誤った領域データＤＭが出力されてしまうことがあ
る。

【００１４】そこで、このような誤動作を克服するもの
として、本発明では領域検出器ＤＥＡから“指定領域
内”であることを示す信号を出力している状態で読取終
了端ＭＥＲ１を検出した場合には、１つ前のラインで検
出したエッジ情報ＤＥをそのまま利用する。例えば、図
２（Ｃ）における欠落部ＯＰ３における４ラインでは、
１ライン前の前縁情報ＬＢＦを前縁情報として用いてい
る。そのため、当該読取中のラインにおけるエッジ情報
ＤＥを第４ラインメモリＭＬ４に、またそれよりも１ラ
イン前のラインにおける検出エッジ情報ＤＥを第５ライ
ンメモリＭＬ５に一旦格納しておき、読取終了端ＭＥＲ
１が“指定領域内”で検出されたら、メモリＭＬ５に格
納されていた１ライン前のエッジ情報ＤＥを、データ選
択器ＳＤＴによって選択して出力する。このような処理
によって得た制御出力信号ＤＯＵＴとそれによって指定
される領域を斜線にして図２（Ｅ）に示す。これからも
明らかな如く、図２（Ａ）に示すループＬＰで囲まれる
指定領域ＡＥＲと近似な形状を示す領域指定情報が得ら
れる。

【００１５】なお、ループＬＰを原稿ＭＡＴに直接描い
て領域ＡＥＲを指定してもよいが、原稿ＭＡＴを汚した
くない場合には不都合である。かような場合、透明フィ
ルム板を原稿ＭＡＴ上にあてがい、その上から乾性イン
クのマーカ等によってループＬＰを描けばよい。原稿Ｍ
ＡＴを汚すこともなく、また、記録が終了すればインク
書のループＬＰを容易に消すことができるので好都合で
ある。

【００１６】図３に、図１における両増幅器ＡＰＢおよ
びＡＰＲから色判別器ＤＭＣまでの回路を具体的に示
す。図４（Ａ）〜（Ｋ）に図３の各部の信号波形を示
す。両図において、増幅後の青色信号ＳＢを両比較器Ｃ
Ｂ１およびＣＢ２のそれぞれの反転入力端子に、また増
幅後の赤色信号ＳＲを両比較器ＣＲ１およびＣＲ２のそ
れぞれの反転入力端子に供給する。青色信号レベルの暗
レベルに近い第１スライスレベルの閾値電圧ＶＢ１を比
較器ＣＢ１の非反転入力端子に、また明に近い第２スラ
イスレベルの閾値電圧ＶＢ２を比較器ＣＢ２の非反転入
力端子にそれぞれ供給する。同様にして、赤色信号レベ
ルの暗レベルに近い第１スライスレベルの閾値電圧ＶＲ
１を比較器ＣＲ１の非反転入力端子に、また明レベルに
近い第２スライスレベルの閾値電圧ＶＲ２を比較器ＣＲ
２の非反転入力端子にそれぞれ供給する。両信号ＳＢお
よびＳＲは、これらの閾値電圧を下まわると比較器の出
力が高レベルとなり、閾値電圧を上まわると低レベルと
なることにより２値化される。

【００１７】今、原稿を図４（Ａ）に示すパターンとす
る。スライスレベルはそれぞれの色信号において異なる
ので、原稿の画像に相当するパルス幅は、それぞれ第１
スライスレベルでスライスしたものが、第２スライスレ
ベルでスライスしたものよりも狭い。すなわち、比較器
ＣＢ１の出力信号ＢＢ１は比較器ＣＢ２の出力信号ＢＢ
２よりも、また比較器ＣＲ１の出力信号ＢＲ１は比較器
ＣＲ２の出力信号ＢＲ２よりもそれぞれそのパルス幅は
狭い。

【００１８】このようにデジタル化された信号ＢＢ１，
ＢＢ２，ＢＲ１およびＢＲ２を、それぞれに対応するＦ
Ｆ３１，３３，３５および３７のそれぞれのＤ入力端子
に供給する。これらのＦＦ３１〜３７のそれぞれのクロ
ック端子ＣＫにクロックパルスＣＰ３を共通に供給す
る。従って、比較器の出力信号ＢＢ１，ＢＢ２，ＢＲ１
およびＢＲ２はクロックパルスＣＰ３の現出時によって
それぞれの信号に対応したＦＦ３１〜３７でラッチさ
れ、またこれらＦＦ３１〜３７のそれぞれのＱ出力端子
より、信号ＦＢ１，ＦＢ２，ＦＲ１，ＦＲ２が出力され
る。信号ＦＢ２およびＦＲ２をアンドゲートＡＤ１に供
給して、論理演算によって黒抜き信号ＳＢＮを得る。こ
の信号ＳＢＮは、原稿の黒パターンにおいてのみ高論理
レベルである。黒抜き信号ＳＢＮをアンドゲートＡＤ２
の一方入力端に供給すると共に、インバータＩＶで反転
した後アンドゲートＡＤ３およびＡＤ４のそれぞれの一
方入力端に供給する。更に、信号ＦＢ１を両アンドゲー
トＡＤ２およびＡＤ４の他方入力端に、信号ＦＲ１をア
ンドゲートＡＤ３の他方入力端にそれぞれ供給する。す
ると、アンドゲートＡＤ２から原稿上で黒パターンでの
み高論理レベルとなる信号ＳＢＫ、アンドゲートＡＤ３
から赤パターンでのみ高論理レベルとなる信号ＳＲＥ、
アンドゲートＡＤ４から青パターンでのみ高論理レベル
となる信号ＳＢＵをそれぞれ得て、ＦＦ４１，４３およ
び４５のそれぞれのＤ入力端子に供給する。これらＦＦ
４１〜４５のそれぞれのクロック端子ＣＫには共通のク
ロックパルスＣＰ３が供給されており、このクロックパ
ルスＣＰ３の現出により信号ＳＢＫ，ＳＲＥおよびＳＢ
ＵがＦＦ４１〜４５にラッチされ、そして黒データＤＢ
Ｋ，赤データＤＲＥおよび青データＤＢＵとしてそれぞ
れ得られる。

【００１９】図５に図１における主走査圧縮器ＣＤＭの
一具体例を示す。ここで、４つのＦＦ５１〜５４を縦続
接続し、ＦＦ５１，５２および５３のＱ出力信号Ｑ１，
Ｑ２およびＱ３をアンドゲート５５に供給する。また、
ＦＦ５１，５２および５４のＱ出力信号Ｑ１，Ｑ２，お
よびＱ４をアンドゲート５６に、ＦＦ５１，５３および
５４のＱ出力信号Ｑ１，Ｑ３およびＱ４をアンドゲート
５７に、ＦＦ５２，５３および５４のＱ出力信号Ｑ２，
Ｑ３およびＱ４をアンドゲート５８にそれぞれ供給す
る。これらのアンドゲート５５〜５８の出力信号に基づ
いてオアゲート５９の論理演算によって得た論理信号Ｄ
ＭＲ１を両アンドゲート６０および６１の一方入力端子
に供給する。

【００２０】１６進カウンタＣＴ１のクリア端子ＣＬＲ
に同期信号ＳＹＮＣ１が供給されると、このカウンタＣ
Ｔ１のカウントデータは０になり、そしてこのカウンタ
ＣＴ１はそのクロック端子ＣＫに導入されたクロックパ
ルスＣＰ３を計数する。カウンタＣＴ１の出力端子Ｑ_A
から出力される１／２分周信号６１と出力端子Ｑ_B から
出力される１／４分周信号６２とをアンドゲート６３に
供給し、その出力信号Ｔ１をアンドゲート６４の一方入
力端子に供給すると共に、インバータ６５によって

【００２１】

【外１】反転した信号（▲▼）

【００２２】をアンドゲート６０の他方入力端子に供給
する。両アンドゲート６０および６４の両出力信号に基
づきオアゲート６６によって得た論理和信号６７をＦＦ
６８のＤ入力端子に供給する。ＦＦ６８のＱ出力端子か
ら得られる論理信号ＤＭＲ２を両アンドゲート６１およ
び６４のそれぞれの他方入力端子に供給する。この主走
査圧縮器ＣＤＭにおいて、青データＤＢＵから主圧縮デ
ータＤＣＭを得る動作は、上述構成において、ＦＦ５１
〜５４，６８およびカウンタＣＴ１に共通にクロックパ
ルスＣＰ３を供給することによって行われる。

【００２３】図６（Ａ）〜（Ｇ）に図５における各部の
信号波形を示す。いま、原稿ＭＡＴから取得された青デ
ータＤＢＵを図６（Ｄ）に示すような信号であるとする
と、同図（Ａ）に示すクロックパルスＣＰ３に応じて、
図５に示した信号Ｔ１，ＤＭＲ１，ＤＭＲ２，およびＤ
ＣＭのそれぞれは図６（Ｃ）〜（Ｇ）に示す信号とな
る。ここで、４つのアンドゲート５５〜５８およびオア
ゲート５９は３／４の多数決論理回路を形成しており、
高論理レベルをとるデータの数が多数（４つのうち３つ
以上）であれば、その比較した一群のデータは全体とし
て高論理レベルをとる１つの大サイズのデータとみる。
このようにして、本主走査圧縮器ＣＤＭによって、例え
ば１ライン当り１７２８ビットを１／８の２１６ビット
にデータ圧縮すると共に、６／８の多数決論理による圧
縮データＤＣＭを得ている。

【００２４】図７に図１における副走査圧縮器ＣＤＳの
一具体例を示す。ここで、主圧縮データＤＣＭを２１５
ビットのシフトレジスタＳＲ１に供給し、その出力信号
７１を２１６ビットのシフトレジスタＳＲ２に供給し、
その出力信号７２を２１６ビットのシフトレジスタＳＲ
３に供給して、これら縦続接続された３つのシフトレジ
スタＳＲ１，ＳＲ２およびＳＲ３による順次出力信号７
３を得る。主圧縮データＤＣＭをアンドゲート７４，７
５および７６に、シフトレジスタＳＲ１の出力信号７１
をアンドゲート７４，７５および７７に、シフトレジス
タＳＲ２の出力信号７２をアンドゲート７４，７６およ
び７７に、シフトレジスタＳＲ３の出力信号７３をアン
ドゲート７５，７６および７７にそれぞれ供給する。こ
れら４つのアンドゲート７４〜７７の出力信号に基づ
き、オアゲート７８によって論理和演算を行って、その
出力論理信号ＤＳＲ１をアンドゲート７９に供給すると
共に２１６ビットのシフトレジスタＳＲ４に供給し、そ
の出力信号８０をアンドゲート７９に供給すると共に２
１６ビットのシフトレジスタＳＲ５に供給し、その出力
信号８１をアンドゲート７９に供給する。アンドゲート
７９による論理積の出力論理信号ＤＳＲ２（図１では圧
縮データＤＣＳに相当）を２１６ビットのシフトレジス
タＳＲ６（第１ラインメモリＭＬ１の一部）に供給し、
その出力としてサンプリングされた副圧縮データＤＣＳ
を得る。

【００２５】１６進カウンタＣＴ２のクロック端子ＣＫ
に本副走査圧縮器ＣＤＳの動作を制御するクロックパル
スＣＰ３を供給する。カウンタＣＴ２はクロックパルス
ＣＰ３を計数し、その１／２分周信号Ｑ_A ，１／４分周
信号Ｑ_B および１／８分周信号Ｑ_C をアンドゲート８２
に供給して、その論理積出力の時刻信号ＴＳ１を得る。
また、同期信号ＳＹＮＣ２をカウンタＣＴ２のクリア端
子ＣＬＲと別な１６進カウンタＣＴ３のクロック端子Ｃ
Ｋに供給する。カウンタＣＴ３は同期信号ＳＹＮＣ２を
計数し、その１／２分周信号Ｑ_A ，１／４分周信号Ｑ
_B ，１／８分周信号Ｑ_C および１／１６分周信号Ｑ_D を
デコーダＤＥＣに供給して、その復号出力である第２時
刻信号ＴＳ２を得る。さらに、１６進カウンタＣＴ３の
桁上げ出力信号をインバータ８３を介してそのクリア端
子ＣＬＲに供給し、この信号を第３時刻信号ＴＳ３とし
て得る。

【００２６】第１時刻信号ＴＳ１をシフトレジスタＳＲ
１，ＳＲ２およびＳＲ３のクロック端子ＣＫに共通に供
給する。また、第１時刻信号ＴＳ１と第２時刻信号ＴＳ
２とをアンドゲート８４に供給し、その出力信号ＬＧＳ
１を両シフトレジスタＳＲ４およびＳＲ５のクロック端
子に共通に供給する。さらに、第１時刻信号ＴＳ１と第
３時刻信号ＴＳ３とをアンドゲート８５に供給し、その
出力信号ＬＧＳ２をシフトレジスタＳＲ６のクロック端
子ＣＫに供給する。

【００２７】ここで、クロックパルスＣＰ３は主走査ｍ
用の信号であり、１ビット毎に生起するパルス信号であ
る。また、同期信号ＳＹＮＣ２は副走査ｓ用の信号であ
り、１ライン毎にカウンタＣＴ３をカウントアップさせ
る信号である。このような主走査および副走査を制御す
るクロックパルスＣＰ３および同期信号ＳＹＮＣ２に応
じて、本副走査圧縮器ＣＤＳは、主圧縮データＤＣＭ
を、１／１２のビットの数のデータＤＣＳに圧縮する。
４つのアンドゲート７４〜７７，オアゲート７８で構成
される論理回路ＬＯＧは１／４に圧縮すると共に、３／
４の多数結論回路である。すなわち、主圧縮データＤＣ
Ｍ，３シフトレジスタＳＲ１，ＳＲ２およびＳＲ３の出
力信号７１，７２および７３による４つのデータのう
ち、いずれか３つのデータが高論理レベルであれば、そ
の出力論理信号ＤＳＲ１は高論理レベルとなる。また、
アンドゲート７９は１／３のデータ圧縮をなす論理回路
である。従って、論理回路ＬＯＧおよびアンドゲート７
９により９／１２の多数決論理動作をなしている。

【００２８】このようにして、副走査圧縮器ＣＤＳによ
って、１２ライン毎のバルク処理によった副圧縮データ
ＤＣＳを得る。

【００２９】図８に図７における各部の信号波形を示
す。ここで、クロックパルスＣＰの周期をＴ_CPとする
と、同期信号ＳＹＮＣ１の周期Ｔ_SY1 は１７２８Ｔ_CPで
ある。また、同期信号ＳＹＮＣ２の周期をＴ_SY2 とする
と、第１時刻信号ＴＳ１の周期Ｔ_TS1 は８Ｔ_CP、第２時
刻信号ＴＳ２の周期Ｔ_TS2 は４Ｔ_SY2 、第３時刻信号Ｔ
Ｓ３の周期Ｔ_TS3 は１２Ｔ_SY2 となる。

【００３０】図９に図１におけるエッジ検出部の詳細を
示す。ここで、副圧縮データＤＳＲ２が供給される第１
ラインメモリＭＬ１の出力信号Ｑ９０をＦＦ９１のＤ入
力端子に供給し、そのＱ出力信号Ｑ９１を次段のＦＦ９
２のＤ入力端子に供給して、そのＱ出力信号Ｑ９２を得
る。この信号Ｑ９２が供給される第２ラインメモリＭＬ
２の出力信号Ｑ９３をＦＦ９４のＤ入力端子に供給し、
そのＱ出力信号Ｑ９４を次段のＦＦ９５のＤ入力端子に
供給して、そのＱ出力信号Ｑ９５を得る。同様にして、
信号Ｑ９５が供給される第３ラインメモリＭＬ３の出力
信号Ｑ９６をＦＦ９７のＤ入力端子に供給し、そのＱ出
力信号Ｑ９７を次段のＦＦ９８のＤ入力端子に供給し
て、そのＱ出力信号Ｑ９８を得る。この構成において、
データの読取り、読出しおよびラッチ動作の制御は、副
走査圧縮器ＣＤＳ（図７参照）で得られるタイミング信
号ＬＧＳ２を、これらのラインメモリＭＬ１，ＭＬ２お
よびＭＬ３とＦＦ９１，９２，９４，９５，９７および
９８とのクロック端子ＣＫに共通に供給することによっ
て行われる。

【００３１】３つの信号Ｑ９０，Ｑ９１およびＱ９２で
成る読出しデータＤＭ１、信号Ｑ９３，Ｑ９４およびＱ
９５で成る読出しデータＤＭ２、信号Ｑ９６，Ｑ９７お
よびＱ９８で成る読出しデータＤＭ３をエッジ検出器Ｅ
ＤＥに供給する。なお、このエッジ検出器ＥＤＥを構成
する論理回路を、読出しデータＤＭ１のパラメータを
ａ，ｂ，ｃ、読出しデータＤＭ２のパラメータをｄ，
ｅ，ｆ、読出しデータＤＭ３のパラメータをｇ，ｈ，ｉ
として論理式で示す。

【００３２】論理回路ＬＧＣ１の論理出力信号ＬＧＯ１
は、

【００３３】

【数１】ＬＧＯ１＝ｅ・ｇ・・・（ａ＋ｂ＋ｃ）

【００３４】として与えられる。また、論理回路ＬＧＣ
２の論理出力ＬＧＯ２は、

【００３５】

【数２】

【００３６】として表わされる。さらに、論理回路ＬＧ
Ｃ３の論理出力ＬＧＯ３は、

【００３７】

【数３】ＬＧＯ３＝ａ・ｅ・・・（ｇ＋ｈ＋ｉ）

【００３８】として与えられる。

【００３９】これらの論理出力ＬＧＯ１，ＬＧＯ２およ
びＬＧＯ３に基づき、オアゲート９９によって論理和演
算をなしてエッジ検出情報ＤＥを得る。

【００４０】論理回路ＬＧＣ２によって検出されるパタ
ーンを図１０（Ａ）に、論理回路ＬＧＣ３によって検出
されるパターンを図１０（Ｂ）に、論理回路ＬＧＣ１に
よって検出されるパターンを図１０（Ｃ）にそれぞれ示
す。

【００４１】なお、これらパラメータａ〜ｉと１画素を
形成する３×３マトリックスの各要素との対応関係を図
１０（Ｄ）に示す。このようなマトリックス形成の論理
判断によってエッジ情報ＤＥを得る。

【００４２】図１１に図１においてエッジ検出情報ＤＥ
から出力信号ＤＯＵＴを得る回路を具体的に示し、その
動作を説明するための信号波形を図１２（Ａ）〜（Ｄ）
に示す。ここで、領域検出器ＤＥＡのアンドゲート１１
１にエッジ検出器ＥＤＥからのエッジ情報ＤＥおよび副
走査圧縮器ＣＤＳ（図７参照）で得られる第３時刻信号
ＴＳ３を供給する。その出力信号１１２をＦＦ１１３の
クロック端子ＣＫに供給する。

【００４３】

【外２】ＦＦ１１３の出力信号

【００４４】をそのＤ入力端子に供給すると共に、その
Ｑ出力信号である領域データＤＭをループ判別器ＤＣＬ
を構成するＦＦ１１４のＤ入力端子に供給する。第３時
刻信号ＴＳ３をインバータ１１５で反転した後、ＦＦ１
１４のクロック端子ＣＫおよびデータ選択器ＳＤＴのア
ンドゲート１１６に供給する。第３時刻信号ＴＳ３と領
域データＤＭとをアンドゲート１１７に供給し、両アン
ドゲート１１６および１１７の両出力信号に基づきオア
ゲート１１８で論理和演算した後、その出力信号１１９
を第４ラインメモリＭＬ４に供給する。このラインメモ
リＭＬ４のクロック端子ＣＫに供給されるクロックパル
スＣＰ３に応じてデータ読取りをなし、それと共に読出
されるデータＤＭ４をアンドゲート１１６および１２１
に供給する。また、ループ判別器ＤＣＬ内のＦＦ１１４
のＱ出力信号であるデータ選択制御信号ＤＣＲを別なア
ンドゲート１２２に供給すると共に、インバータ１２３
で反転した後アンドゲート１２１に供給する。両アンド
ゲート１２１および１２２の両出力信号に基づきオアゲ
ート１２４によって論理和演算した後、その出力信号Ｄ
ＯＵＴを第５ラインメモリＭＬ５に供給する。このライ
ンメモリＭＬ５におけるデータ読取りはそのクロック端
子ＣＫに供給されるクロックパルスＣＰ３に従って行わ
れ、またそのクロックパルスＣＰ３に応じて読出される
データＤＭ５をアンドゲート１２２に供給する。

【００４５】なお、第３時刻信号ＴＳ３における期間Ｔ
_SNで１１ライン、期間Ｔ_SPで１ライン、つまり１周期の
間に１２ラインの処理を行う。

【００４６】図１３に図１１の動作を説明するための流
れ図を示す。以下、図１１および図１２の参照の下に図
１３に従って説明する。

【００４７】先ず、現在主走査しているラインにおい
て、ラインエンド、つまり読取り終了端ＭＥＲ１に至っ
たか否か判定する（ステップ１３１）。否定判定なら
ば、その読取り中のラインが第１２ライン目か否か判定
する（ステップ１３３）。肯定判定ならば、エッジ検出
が行われたか否か判定する（ステップ１３５）。肯定判
定ならば、ＦＦＡ（領域検出器ＤＥＡに含まれるＦＦ１
１３のＱ出力論理状態を指し、以下同様）が低論理レベ
ル“０”か否か判定する（ステップ１３７）。肯定判定
つまりＦＦＡ＝０ならばＦＦ１１３をセットし（ステッ
プ１３９）、また否定判定つまりＦＦＡ＝１ならばＦＦ
１１３をリセットし（ステップ１４１）、ステップ１３
５の否定判定の場合と同様ステップ１４３に移る。ステ
ップ１４３において、ＦＦＡを第４ラインメモリＭＬ４
に格納した後、ステップ１３３における否定判定の場合
と同様に、ＦＦＢ（ループ判定器を形成するＦＦ１１４
のＱ出力論理状態を表わし、以下同様）が低論理レベル
“０”か否か判定する（ステップ１４５）。肯定判定な
らば、第４ラインメモリＭＬ４からの読出しデータＤＭ
４を出力信号ＤＯＵＴとする（ステップ１４７）と共
に、このデータＤＭ４を第５ラインメモリＭＬ５に格納
する（ステップ１４９）ように、データ選択器ＳＤＴが
制御される。また、ステップ１４５において否定判定な
らば、第５ラインメモリＭＬ５からの読出しデータＤＭ
５を出力信号ＤＯＵＴとする（ステップ１５１）と共
に、そのデータＤＭ５を再度第５ラインメモリＭＬ５に
格納する（ステップ１５３）ように、データ選択器ＳＤ
Ｔが制御される。このようなデータ選択の後、ステップ
１３１に復帰する。

【００４８】ステップ１３１において肯定判定ならば、
当該読取りラインの読取終了端ＭＥＲ１が検出されたこ
とであり、続いてその読取終了ラインが１２ライン目か
否か判定する（ステップ１６１）。肯定判定ならば、Ｆ
ＦＡが“０”か否か判定し（ステップ１６３）、ＦＦＡ
＝０（：肯定）ならばループ判別器ＤＣＬを形成するＦ
Ｆ１１４をリセットし（ステップ１６５）、ＦＦＡ＝１
（：否定）ならばＦＦ１１４をセットし（ステップ１６
７）、しかる後、ステップ１６１において否定判定の場
合と同様にステップ１６７に移行し、ＦＦ１１３をリセ
ットする。次いで、ステップ１６９にて、読取りがライ
ンエンドでなくなるまで待ち、しかる後、次のラインに
移った状態でステップ１３３に移行する。

【００４９】このようなエッジ検出処理によって得たデ
ータ切換制御信号ＤＯＵＴに基づき、そのタイミングに
従って各ライン毎に指定領域ＡＥＲ内を赤色記録あるい
は黒色記録できる。または、指定領域ＡＥＲ内を全く記
録しないような処理も可能となり、トリミングあるいは
オーバレイを、原稿ＭＡＴ上に青色ループＬＰを描くの
みで簡単に行うことができる。また、そのループの一部
欠落あるいは読取誤差があっても、近似形状のループで
領域指定を行うことができる。

【００５０】なお、上述したようにループＬＰによる指
定領域の判別を圧縮されたデータＤＣＳに基づいて行っ
たが、データ圧縮を行わずに青データＤＢＵそのものを
用いて領域の判別を行ってもよい。つまり、青データＤ
ＢＵを第１ラインメモリＭＬ１に直接導入してエッジ検
出を行う。

【００５１】図１４に図１におけるデータ切換器ＤＳＷ
の一具体例を示す。ここで、データ切換器ＤＳＷを構成
する制御回路ＣＬに、コンソールパネル（図示せず）か
らの指令による付勢信号ＥＮと共にデータ切換制御信号
ＤＯＵＴを導入し、第１データ選択信号ＳＤ１，第２デ
ータ選択信号ＳＤ２および選択データの通過を制御する
第１および第２の論理信号ＳＤＬ１およびＳＤＬ２を発
生する。また、黒色の読出しデータＤＭＢ、赤色の読出
しデータＤＭＲ、これら両データＤＭＢ，ＤＭＲに基づ
くオアゲート２４１の出力論理和信号ＤＢＲ、および接
地電位に等しいゼロデータＧＮＤを、第１データ選択回
路ＤＳＣ１および第２データ選択回路ＤＳＣ２に含まれ
る切換スイッチ２５１および２５３の接点ｓ，ｔ，ｕお
よびｖにそれぞれ導入する。両切換スイッチ２５１およ
び２５３によって選択されたデータＤＳＬ１およびＤＳ
Ｌ２は、それぞれアンドゲート２６１，２６３に供給さ
れて、論理信号ＳＤＬ１あるいはＳＤＬ２が高論理レベ
ルのときのみ通過して、それぞれ黒色データＤＨＢある
いは赤色データＤＨＲとなる。

【００５２】いま、青色ループＬＰで囲まれた指定領域
ＡＥＲのみを通常のカラー記録する場合を考える。付勢
信号ＥＮによって、切換スイッチ２５１を接点ｓに、ス
イッチ２５３を接点ｔにそれぞれ接続するような両デー
タ選択信号ＳＤ１およびＳＤ２を発生する。さらに、デ
ータ切換制御信号ＤＯＵＴによって、ライン毎の両エッ
ジ検出の期間Ｔ_ZKにのみ高論理レベルとなる両論理信号
ＳＤＬ１およびＳＤＬ２を発生する。従って、エッジ検
出情報ＤＥに応じて、指定領域ＡＥＲ内の原稿画像がラ
イン毎に順次記録され、指定領域ＡＥＲ外については色
データＤＭＢおよびＤＭＲがあっても記録を行わない。

【００５３】次に、指定領域ＡＥＲの内外を問わず、赤
色も黒色で再現する場合を考える。まず、スイッチ２５
１を接点ｕに接続すると共にスイッチ２５３を接点ｖに
接続する。すなわち、黒色と赤色との両データの論理和
信号ＤＢＲによって黒ヘッドＨＥＢにおける黒インク突
出を行う。一方、赤ヘッドＨＥＲにはゼロデータＧＮＤ
が供給されるから赤インク突出は行われない。この状態
で、論理信号ＳＤＬ１が絶えず高論理レベルとなるよう
に制御回路ＣＬを制御すれば、指定領域ＥＲの内外にお
いて原稿ＭＡＴ全体が黒色で記録される。

【００５４】また、両エッジ情報ＤＥの検出期間Ｔ_ZKに
のみ論理信号ＳＤＬ１が高論理レベルとなるようにする
と、指定領域ＡＥＲ内のみが、赤色も黒色で記録され
る。

【００５５】ところで、このような色変換は、黒色を赤
色で記録する場合についても可能である。すなわち、切
換スイッチ２５１を接点ｖに接続して黒色ヘッドＨＥＢ
の黒インク突出を禁止する。それと共に、スイッチ２５
３を接点ｕに接続して、黒色データをも含めて赤色で記
録できる。

【００５６】また、原稿ＭＡＴにおける黒色を赤色に、
赤色を黒色にそれぞれ色変換して記録することもでき
る。この場合、切換スイッチ２５１を接点ｔに、スイッ
チ２５３を接点ｓにそれぞれ接続する。そのため、赤色
のデータＤＭＲに基づいて黒ヘッドＨＥＢの黒インク突
出が行われ、黒色のデータＤＭＢに基づいて赤ヘッドＨ
ＥＲの赤インク突出が行われて、黒，赤相互に色変換さ
れた記録を行う。なお、この場合も同様にして、両論理
信号ＳＤＬ１およびＳＤＬ２の論理レベル状態によって
指定領域ＡＥＲの内外で色変換記録をなすような制御が
できる。

【００５７】さらに、上述した色変換を青色ループＬＰ
の内と外とでそれぞれ異ならせることもできる。例え
ば、制御回路ＣＬによって両エッジの検出期間Ｔ_ZKに亘
って第１論理信号ＳＤＬ１を高論理レベル，第２論理信
号ＳＤＬ２を低論理レベルとなるように制御する。ま
た、切換スイッチ２５１を接点ｔに、スイッチ２５３を
接点ｓにそれぞれ接続する。すると、指定領域ＡＥＲ内
では赤色のデータＤＭＲに基づいて黒ヘッドＨＥＢによ
る黒インク突出が行われ、指定領域ＡＥＲ外では黒色の
データＤＭＢに基づいて赤ヘッドＨＥＲによる赤色イン
ク突出がなされる。従って、領域ＡＥＲの外では黒→赤
変換、領域ＡＥＲの内では赤→黒変換をなすことができ
る。

【００５８】また、ある色について再現不能とすること
もできる。例えば、切換スイッチ２５１を接点ｓに、ス
イッチ２５３を接点ｖにそれぞれ接続する。すると、読
取りデータの黒色のデータＤＭＢのみに基づいて黒色記
録をなし、赤色のデータＤＭＲはしゃ断されてしまう。
なお、このような赤色についての消去を指定領域ＡＥＲ
外についてのみ行う場合には、エッジ検出の期間Ｔ_ZKに
亘ってのみ論理信号ＳＤＬ２を高論理レベルとする。こ
の場合、スイッチ２５１は接点ｓに、スイッチ２５３は
接点ｔにそれぞれ接続しておく。領域ＡＥＲ内では、黒
色のデータＤＭＢによって黒ヘッドＨＥＢのインク突
出、赤色のデータＤＭＲによって赤ヘッドＨＥＲのイン
ク突出がそれぞれ行われる。しかしながら、領域ＡＥＲ
外では、赤色データＤＨＲが禁止されるから、黒色のデ
ータＤＭＢによって黒ヘッドＨＥＢの黒色インク突出の
みが行われる。従って、領域ＡＥＲ外でのみ赤色を消去
した記録を行うことができる。

【００５９】なお、上述した実施例にあっては、原稿Ｍ
ＡＴの印刷色を赤および黒としたが、それ以外の色を含
む３色以上の印刷原稿であれば、いずれの色も色相的に
赤，黒，青と判断される。そのため、領域指定のループ
ＬＰを青色とするならば、原稿ＭＡＴは青色と判断され
る印刷色を含む原稿であってはならない。

【００６０】また、青データＤＢＵに基づいてエッジ検
出を行ったが、他の色のデータに基づいてエッジ検出を
行い領域指定してもよい。また、青一色に限られること
はなく、データ圧縮およびエッジ検出部を他の色データ
（例えば赤データＤＲＥ）に対しても具えるようにし
て、複数の色データに基づいた記録処理をするようにし
てもよい。例えば、青ループで囲った領域を黒色記録
し、赤ループで囲った領域を赤色記録すれば、整理上好
都合である。また、青ループで囲った領域を全く印刷せ
ず、赤ループで囲った領域を色変換（例えば白黒原稿を
赤色に）して記録することも、データ切換制御信号ＤＯ
ＵＴに応じてデータ切換器ＤＳＷを制御することによっ
て行うこともできる。但し、かような青色および赤色で
領域指定する場合、原稿ＭＡＴの印刷色は青，赤以外で
ある必要がある。

【００６１】かような２色で領域指定の可能な記録装置
を図１５に示す。ここで、図１と異なる点は、色判別器
ＤＭＣからの青データＤＢＵからエッジ検出を行って制
御信号ＤＯＵＴを得る回路と同じ回路を、赤データＤＲ
Ｅについても設けてエッジ検出も行い、別な制御信号Ｄ
ＯＵＴＲを得るようにしたことである。なお、ここで、
赤データＤＲＥについてエッジ検出を行う個々の回路等
は、青データＤＢＵについてエッジ検出を行う回路群の
対応するそれぞれの回路等の記号に“Ｒ”を付して示し
た。

【００６２】図１６にデータ切換器ＤＳＷを示す。ここ
で、青データＤＢＵに基づくエッジ検出によって得られ
る制御信号ＤＯＵＴを、インバータＩＶＢを介してアン
ドゲートＡＤＢに供給する。赤データＤＲＥに基づくエ
ッジ検出によって得られる別な制御信号ＤＯＵＴＲを、
別なアンドゲートＡＤＲに供給すると共に、別なインバ
ータＩＶＲを介してアンドゲートＡＤＢに供給する。ラ
インメモリＭＢＫからの読出しデータＤＭＢを両アンド
ゲートＡＤＢおよびＡＤＲに供給する。アンドゲートＡ
ＤＢの出力として得られる黒色データＤＨＢを黒ヘッド
ＨＥＢに、アンドゲートＡＤＲの出力として得られる赤
色データＤＨＲを赤ヘッドＨＥＲにそれぞれ供給する。
両制御信号ＤＯＵＴおよびＤＯＵＴＲと両色データＤＨ
ＢおよびＤＨＲとの関係を図１７に示す。

【００６３】図１８（Ａ）および（Ｂ）に原稿ＭＡＴの
２色による指定領域を示す。原稿ＭＡＴの印刷色は黒と
する。図１８（Ａ）に示す如く、青色線でループＬＰＢ
を描いて領域ＡＲＢを、赤色線でループＬＰＲを描いて
領域ＡＲＲをそれぞれ指定する。それ以外を領域ＡＲＥ
とする。このような領域指定にあっては、領域ＡＲＢに
ついては図１の場合と同様に制御信号ＤＯＵＴが発生す
る。領域ＡＲＲについては制御信号ＤＯＵＴＲが発生す
る。従って、領域ＡＲＢについては両色データＤＨＢお
よびＤＨＲが発生しないから、記録が行われない（消去
モード）。領域ＡＲＲについては赤色データＤＨＲが発
生するので、赤色記録（赤出力モード１）をなす。すな
わち、原稿ＭＡＴの印刷色に応じた黒色の読出しデータ
ＤＭＢにより赤色記録をなす色変換モードとなる。さら
に、領域ＡＲＥについては、黒色のデータに基づいてそ
のまま黒色記録をなす（通常モード）。

【００６４】図１８（Ｂ）の如く、青色ループＬＰＢの
中に赤色ループＬＰＲを形成した場合を考える。領域Ａ
ＲＥについては通常モード、領域ＡＲＲについては色変
換モード（赤出力モード２）による記録をなす。青色ル
ープＬＰＢで囲まれる領域から領域ＡＲＲを除いた部分
の領域ＡＲＢＩについては、消去モードとなる。

【００６５】なお、これらの通常モード，消去モードお
よび出力モードの各種組合わせを、図１６に示したデー
タ切換器ＤＳＷの論理回路の構成を適宜選択することに
より達成することができる。

【００６６】また、上述した適用例はインクジェット記
録装置であったが、これに限られることはなく、インク
ジェットヘッドＨＥＢ，ＨＥＲを他の記録素子に代え
て、他形式の記録装置に適用することもできる。

【００６７】以上説明した様に、本発明によると、原稿
中の第１の画像領域と第１の画像領域内の第２の画像領
域を判別し、この判別に従って、第１の画像領域外の画
像、第１の画像領域内で且つ第２の画像領域外の画像及
び第２の画像領域内の画像の夫々に対して互いに異なる
処理を行うので、原稿の所望領域内の一部画像に対し
て、所望領域内の他の画像とは異なる処理を実行可能と
なる。

【図面の簡単な説明】

【図１】本発明による画像処理装置の一実施例を適用し
た記録装置を示すブロック図である。

【図２】図１におけるデータ処理の各段階の動作を説明
するための図である。

【図３】色判別部における回路構成を具体的に示すブロ
ック図である。

【図４】図３の動作を説明するための波形図である。

【図５】主走査圧縮器の一具体例を示すブロック図であ
る。

【図６】（Ａ）〜（Ｇ）は図５における各部の信号波形
図である。

【図７】副走査圧縮器の一具体例を示すブロック図であ
る。

【図８】（Ａ）〜（Ｈ）は図７における各部の信号波形
図である。

【図９】エッジ検出部の詳細ブロック図である。

【図１０】（Ａ）〜（Ｄ）はエッジ検出部における検出
パターンの説明図である。

【図１１】エッジ検出信号を処理する回路部のブロック
図である。

【図１２】（Ａ）〜（Ｄ）は図１１の動作を説明するた
めの信号波形図である。

【図１３】図１１の動作を説明するための流れ図であ
る。

【図１４】データ切換器の一具体例を示すブロック図で
ある。

【図１５】２色で領域指定可能な記録装置のブロック図
である。

【図１６】データ切換器の具体例を示すブロック図であ
る。

【図１７】データ切換器における入出力関係を示すデー
タ関係図である。

【図１８】（Ａ）および（Ｂ）は領域指定された原稿を
示す図である。

【符号の説明】

ＭＡＴ原稿ＳＯＬ光源ＢＳビームスプリッタＰＨＢ，ＰＨＲ光電変換器ＤＭＣ色判別器ＣＤＭ，ＣＤＭＲ主走査圧縮器ＣＤＳ，ＣＤＳＲ副走査圧縮器ＥＤＥ，ＥＤＥＲエッジ検出器ＤＥＡ，ＤＥＡＲ領域検出器ＤＣＬ，ＤＣＬＲループ判別器ＳＤＴ，ＳＤＴＲデータ選択器ＣＴ１，ＣＴ２，ＣＴ３カウンタＳＲ１〜ＳＲ６シフトレジスタＣＬ制御回路ＤＳＣ１，ＤＳＣ２データ選択回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/04 (72)発明者幸村昇東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者鱸英俊東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開昭56−19271（ＪＰ，Ａ) 特開昭57−89371（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】第１の画像領域と前記第１の画像領域内
で第２の画像領域が指定された原稿を読取る読取手段
と、指定された前記第１の画像領域と前記第２の画像領域を
判別する判別手段と、前記判別手段の判別に従って、前記第１の画像領域外の
画像、前記第１の画像領域内で且つ前記第２の画像領域
外の画像および前記第２の画像領域内の画像のそれぞれ
に対して互いに異なる処理を行う処理手段とを有するこ
とを特徴とする画像処理装置。