JPH0744133A - 表示器およびその駆動方法 - Google Patents
表示器およびその駆動方法Info
- Publication number
- JPH0744133A JPH0744133A JP5188028A JP18802893A JPH0744133A JP H0744133 A JPH0744133 A JP H0744133A JP 5188028 A JP5188028 A JP 5188028A JP 18802893 A JP18802893 A JP 18802893A JP H0744133 A JPH0744133 A JP H0744133A
- Authority
- JP
- Japan
- Prior art keywords
- display
- row
- wiring
- display device
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 メモリー及びシフトレジスタなどで受信信号
を一定時間記憶して表示タイミングを遅延させることで
基板の配線を簡単にする。 【構成】 表示デバイスを集合して搭載した表示器にお
いて、点灯ドライバに接続された表示デバイスが隣接し
た配置で、複数個を互いのカソード端子を共通接続し、
かつ受信したデータ信号が一定時間記憶される回路およ
びその駆動方法から成る。 【効果】 配線の接続が簡単で工数及び材料代を削減で
き、ダイナミック駆動が可能となる。
を一定時間記憶して表示タイミングを遅延させることで
基板の配線を簡単にする。 【構成】 表示デバイスを集合して搭載した表示器にお
いて、点灯ドライバに接続された表示デバイスが隣接し
た配置で、複数個を互いのカソード端子を共通接続し、
かつ受信したデータ信号が一定時間記憶される回路およ
びその駆動方法から成る。 【効果】 配線の接続が簡単で工数及び材料代を削減で
き、ダイナミック駆動が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は情報信号の入力に対応し
た表示を行う表示器に関するものである。
た表示を行う表示器に関するものである。
【０００２】
【従来の技術】表示器は、各表示デバイスが、図５に示
すように、行および列の碁盤目状に並べられ、それぞ
れ、Ｙｉ行、Ｘｉ列に対して選択するアドレスが与えら
れている。この表示器に、図６の通りにデータ信号が与
えられ、Ｙｉ行およびＸｉ行の任意の表示デバイスを選
択するために、Ｙｉ行はアドレス信号（Ｙ１〜Ｙｉ）
を、Ｘｉ列はクロック信号（１〜ｉ）を供給する方法を
とっている。従来技術のダイナミック駆動方式は、アド
レス信号Ｙ１〜Ｙｉのデータが順番に送られてくる１サ
イクルの分周数分の１をＹｉ行の点灯可能な時間として
いる。回路を簡単にするために、時間軸が重ならないよ
うにグループ分けを行い、そのグループ毎に表示デバイ
スを接続することで、駆動手段（ドライバ）を共用化し
て、ドライバの数を分周数分の１に削減していた。話を
簡単にするために、図５のＸｉ，Ｙｉを、それぞれ、ｉ
＝１６、分周数を４、表示デバイスをＬＥＤとした場合
を説明する。図７に示すように、１／４ダイナミック点
灯方式では、アドレス信号Ｙ１〜Ｙ１６のデータがＡ１
〜Ａ１６の時間で順番が送られてくる１サイクルの１／
４時間が各Ｙｉ行の表示可能な時間となる。ＬＥＤの表
示時間が重ならないように、アドレス信号Ａ２〜Ａ５の
ときＹ１行の表示時間Ｔ１と、アドレス信号Ａ６〜Ａ９
でＹ５行の表示時間Ｔ５と、アドレス信号Ａ１０〜Ａ１
３でＹ９行の表示時間Ｔ９と、アドレス信号Ａ１４〜Ａ
１でＹ１３行の表示時間Ｔ１３のように分類する。他の
グループも同様の考えで４つのグループを（Ｙ１，Ｙ
５，Ｙ９，Ｙ１３）（Ｙ２，Ｙ６，Ｙ１０，Ｙ１４）
（Ｙ３，Ｙ７，Ｙ１１，Ｙ１５）（Ｙ４，Ｙ８，Ｙ１
２，Ｙ１６）の各行ごとに各アドレス信号グループに分
ける。そのグループ毎にＬＥＤドライバを共用化してい
る。各行の表示時間は各グループ毎に１／４サイクルの
時間が与えられ、１つのＬＥＤドライバで４行の点灯が
可能となる。よってＬＥＤドライバの数は１／４に削減
される。
すように、行および列の碁盤目状に並べられ、それぞ
れ、Ｙｉ行、Ｘｉ列に対して選択するアドレスが与えら
れている。この表示器に、図６の通りにデータ信号が与
えられ、Ｙｉ行およびＸｉ行の任意の表示デバイスを選
択するために、Ｙｉ行はアドレス信号（Ｙ１〜Ｙｉ）
を、Ｘｉ列はクロック信号（１〜ｉ）を供給する方法を
とっている。従来技術のダイナミック駆動方式は、アド
レス信号Ｙ１〜Ｙｉのデータが順番に送られてくる１サ
イクルの分周数分の１をＹｉ行の点灯可能な時間として
いる。回路を簡単にするために、時間軸が重ならないよ
うにグループ分けを行い、そのグループ毎に表示デバイ
スを接続することで、駆動手段（ドライバ）を共用化し
て、ドライバの数を分周数分の１に削減していた。話を
簡単にするために、図５のＸｉ，Ｙｉを、それぞれ、ｉ
＝１６、分周数を４、表示デバイスをＬＥＤとした場合
を説明する。図７に示すように、１／４ダイナミック点
灯方式では、アドレス信号Ｙ１〜Ｙ１６のデータがＡ１
〜Ａ１６の時間で順番が送られてくる１サイクルの１／
４時間が各Ｙｉ行の表示可能な時間となる。ＬＥＤの表
示時間が重ならないように、アドレス信号Ａ２〜Ａ５の
ときＹ１行の表示時間Ｔ１と、アドレス信号Ａ６〜Ａ９
でＹ５行の表示時間Ｔ５と、アドレス信号Ａ１０〜Ａ１
３でＹ９行の表示時間Ｔ９と、アドレス信号Ａ１４〜Ａ
１でＹ１３行の表示時間Ｔ１３のように分類する。他の
グループも同様の考えで４つのグループを（Ｙ１，Ｙ
５，Ｙ９，Ｙ１３）（Ｙ２，Ｙ６，Ｙ１０，Ｙ１４）
（Ｙ３，Ｙ７，Ｙ１１，Ｙ１５）（Ｙ４，Ｙ８，Ｙ１
２，Ｙ１６）の各行ごとに各アドレス信号グループに分
ける。そのグループ毎にＬＥＤドライバを共用化してい
る。各行の表示時間は各グループ毎に１／４サイクルの
時間が与えられ、１つのＬＥＤドライバで４行の点灯が
可能となる。よってＬＥＤドライバの数は１／４に削減
される。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、各行のＬＥＤドライバの数を１／４に削減
し共用化するために、上記Ｙ行の４つのグループをＸ列
のＸ１〜Ｘ１６のそれぞれと接続しなければならない。
すなわち、図８の回路図に示すように、各Ｘｉ列ごと
に、ＸｉＹ１とＸｉＹ５とＸｉＹ９とＸｉＹ１３、Ｘｉ
Ｙ２とＸｉＹ６とＸｉＹ１０とＸｉＹ１４、ＸｉＹ３と
ＸｉＹ７とＸｉＹ１１とＸｉＹ１５、ＸｉＹ４とＸｉＹ
８とＸｉＹ１２とＸｉＹ１６（ｉは１〜１６）を接続す
ることになる。しかし、従来のＬＥＤ表示器では、各Ｌ
ＥＤが碁盤目状にかつ、相互に近接して、例えば、外径
３mmのＬＥＤでは４mmピッチで配列されるので、各グル
ープのＹ行のＬＥＤの位置が互いに離れた位置となり、
基板上の接続が複雑となる。
の構成では、各行のＬＥＤドライバの数を１／４に削減
し共用化するために、上記Ｙ行の４つのグループをＸ列
のＸ１〜Ｘ１６のそれぞれと接続しなければならない。
すなわち、図８の回路図に示すように、各Ｘｉ列ごと
に、ＸｉＹ１とＸｉＹ５とＸｉＹ９とＸｉＹ１３、Ｘｉ
Ｙ２とＸｉＹ６とＸｉＹ１０とＸｉＹ１４、ＸｉＹ３と
ＸｉＹ７とＸｉＹ１１とＸｉＹ１５、ＸｉＹ４とＸｉＹ
８とＸｉＹ１２とＸｉＹ１６（ｉは１〜１６）を接続す
ることになる。しかし、従来のＬＥＤ表示器では、各Ｌ
ＥＤが碁盤目状にかつ、相互に近接して、例えば、外径
３mmのＬＥＤでは４mmピッチで配列されるので、各グル
ープのＹ行のＬＥＤの位置が互いに離れた位置となり、
基板上の接続が複雑となる。
【０００４】本発明は、ダイナミック点灯方式のメリッ
トであるＬＥＤドライバの数を削減できる点を生かし、
かつ基板上の接続を簡単にして、前記課題を解決するも
のである。
トであるＬＥＤドライバの数を削減できる点を生かし、
かつ基板上の接続を簡単にして、前記課題を解決するも
のである。
【０００５】
【課題を解決するための手段】本発明は、各Ｙｉ行につ
き、隣接した（Ｙ１，Ｙ２，Ｙ３，Ｙ４）（Ｙ５，Ｙ
６，Ｙ７，Ｙ８）（Ｙ９，Ｙ１０，Ｙ１１，Ｙ１２）
（Ｙ１３，Ｙ１４，Ｙ１５，Ｙ１６）を、それぞれ、４
つの単位のグループに分け、４つの各グループでは、そ
れぞれのＬＥＤのカソードを共通接続する。そして、こ
の接続方式で、アドレス信号を一定時間メモリーで記憶
して時間軸の遅延を行い、表示時間の重ならないダイナ
ミック駆動を行う。
き、隣接した（Ｙ１，Ｙ２，Ｙ３，Ｙ４）（Ｙ５，Ｙ
６，Ｙ７，Ｙ８）（Ｙ９，Ｙ１０，Ｙ１１，Ｙ１２）
（Ｙ１３，Ｙ１４，Ｙ１５，Ｙ１６）を、それぞれ、４
つの単位のグループに分け、４つの各グループでは、そ
れぞれのＬＥＤのカソードを共通接続する。そして、こ
の接続方式で、アドレス信号を一定時間メモリーで記憶
して時間軸の遅延を行い、表示時間の重ならないダイナ
ミック駆動を行う。
【０００６】
【作用】本発明の構成によれば、ＬＥＤの表示時間を一
定時間遅延させているので、ＬＥＤ実装基板の配線が容
易な隣接した配線を行ってもＬＥＤドライバを共用化で
きるダイナミック駆動が実現できる。
定時間遅延させているので、ＬＥＤ実装基板の配線が容
易な隣接した配線を行ってもＬＥＤドライバを共用化で
きるダイナミック駆動が実現できる。
【０００７】
【実施例】図１は本発明の一実施例の表示器をその駆動
回路の概要と共に表わしたブロック構成図である。この
表示器は、ＬＥＤをＹ行およびＸ列に、それぞれ、Ｙ１
〜Ｙ１６，Ｘ１〜Ｘ１６の配列で、合計２５６個、碁盤
目状に並べたものである。この表示器の駆動回路は、そ
のうちの４行分のＬＥＤ、すなわち、配列位置で、Ｘ１
Ｙ１〜Ｘ１６Ｙ４の各位置のＬＥＤを駆動する場合につ
いて詳細に示し、アドレス信号を読出すデコード回路
１、デコード信号で選択される電源ライン制御用トラン
ジスタ（アレイ）３およびデータ信号を適宜記憶する１
６ビットのシフトレジスタ群５ａ〜５ｃ、１６ビットの
ラッチ回路７、ＬＥＤドライバ回路９をそなえている。
回路の概要と共に表わしたブロック構成図である。この
表示器は、ＬＥＤをＹ行およびＸ列に、それぞれ、Ｙ１
〜Ｙ１６，Ｘ１〜Ｘ１６の配列で、合計２５６個、碁盤
目状に並べたものである。この表示器の駆動回路は、そ
のうちの４行分のＬＥＤ、すなわち、配列位置で、Ｘ１
Ｙ１〜Ｘ１６Ｙ４の各位置のＬＥＤを駆動する場合につ
いて詳細に示し、アドレス信号を読出すデコード回路
１、デコード信号で選択される電源ライン制御用トラン
ジスタ（アレイ）３およびデータ信号を適宜記憶する１
６ビットのシフトレジスタ群５ａ〜５ｃ、１６ビットの
ラッチ回路７、ＬＥＤドライバ回路９をそなえている。
【０００８】図２は、デコード回路１の機能を表わした
タイムチャートであり、アドレス信号Ａ１〜Ａ１６が４
つのブロック内の各デコード回路１に順次入力され、そ
の出力信号（ＰＯＷ１〜１６）が読み出される状態を示
す。
タイムチャートであり、アドレス信号Ａ１〜Ａ１６が４
つのブロック内の各デコード回路１に順次入力され、そ
の出力信号（ＰＯＷ１〜１６）が読み出される状態を示
す。
【０００９】図１に示された実施例表示器の動作を、図
２のタイムチャートを参照して、詳しくのべると、Ｙ１
〜Ｙ４の各行に配列されたＬＥＤのグループは、アドレ
ス信号Ａ１〜Ａ１６の各入力期間のいずれかに対応させ
て、それぞれ、アクティブ状態が選択される。図２の例
では、アドレス信号Ａ４〜Ａ７の期間にＹ１行、アドレ
ス信号Ａ８〜Ａ１１の期間にＹ２行、アドレス信号Ａ１
２〜Ａ１５の期間にＹ３行、そして、アドレス信号Ａ１
６〜Ａ３の期間にＹ４行の各ＬＥＤを選択するように、
デコード回路１の出力信号ＰＯＷ１〜４が形成され、こ
の出力信号ＰＯＷ１〜４によって電源ライン制御用トラ
ンジスタ（アレイ）３が、逐次、活性化される。
２のタイムチャートを参照して、詳しくのべると、Ｙ１
〜Ｙ４の各行に配列されたＬＥＤのグループは、アドレ
ス信号Ａ１〜Ａ１６の各入力期間のいずれかに対応させ
て、それぞれ、アクティブ状態が選択される。図２の例
では、アドレス信号Ａ４〜Ａ７の期間にＹ１行、アドレ
ス信号Ａ８〜Ａ１１の期間にＹ２行、アドレス信号Ａ１
２〜Ａ１５の期間にＹ３行、そして、アドレス信号Ａ１
６〜Ａ３の期間にＹ４行の各ＬＥＤを選択するように、
デコード回路１の出力信号ＰＯＷ１〜４が形成され、こ
の出力信号ＰＯＷ１〜４によって電源ライン制御用トラ
ンジスタ（アレイ）３が、逐次、活性化される。
【００１０】データ信号は、各Ｘ列でカソード電極側を
共通接続した４個ずつのＬＥＤに対して、ＬＥＤドライ
バ回路９から供給される。データ信号の入力は、アドレ
ス信号のタイミングで、順次供給されるので、このデー
タ信号をＬＥＤのＹ１〜Ｙ４の４個ずつの単位グループ
に時系列で与えるには、三段の１６ビットのシフトレジ
スタ５ａ，５ｂ，５ｃを揃えて、これらにデータ信号を
順次シフトして蓄え、このデータ信号を、１６ビットの
ラッチ回路７を介して、ＬＥＤドライバ回路９に加え
る。この動作を図２のタイミングに照してみると、たと
えば、Ｙ１行に配置された１６個のＬＥＤ（Ｘ１Ｙ１〜
Ｘ１６Ｙ１）は、デコード回路１からの制御信号ＰＯＷ
１がアクティブ（ハイレベル）の期間、すなわち、アド
レス信号のＡ４〜Ａ７の期間に、１６ビットのラッチ回
路７に記憶されたデータ信号で、ＬＥＤドライバ回路９
が選択状態のときに表示される。このとき、１６ビット
のラッチ回路７が記憶しているデータ信号は、アドレス
信号のＡ１〜Ａ３の期間に１６ビットのシフトレジスタ
５ａ〜５ｃに蓄えられ、アドレス信号Ａ３のタイミング
のラッチ信号で記憶されたものである。Ｙ２行に配置さ
れた１６個のＬＥＤ（Ｘ１Ｙ２〜Ｘ１６Ｙ２）の表示
も、同様に、アドレス信号Ａ２〜Ａ７の期間のデータ信
号を、アドレス信号Ａ７のタイミングでラッチ回路７に
記憶し、この信号で、アドレス信号Ａ８〜Ａ１１の期間
に行われる。
共通接続した４個ずつのＬＥＤに対して、ＬＥＤドライ
バ回路９から供給される。データ信号の入力は、アドレ
ス信号のタイミングで、順次供給されるので、このデー
タ信号をＬＥＤのＹ１〜Ｙ４の４個ずつの単位グループ
に時系列で与えるには、三段の１６ビットのシフトレジ
スタ５ａ，５ｂ，５ｃを揃えて、これらにデータ信号を
順次シフトして蓄え、このデータ信号を、１６ビットの
ラッチ回路７を介して、ＬＥＤドライバ回路９に加え
る。この動作を図２のタイミングに照してみると、たと
えば、Ｙ１行に配置された１６個のＬＥＤ（Ｘ１Ｙ１〜
Ｘ１６Ｙ１）は、デコード回路１からの制御信号ＰＯＷ
１がアクティブ（ハイレベル）の期間、すなわち、アド
レス信号のＡ４〜Ａ７の期間に、１６ビットのラッチ回
路７に記憶されたデータ信号で、ＬＥＤドライバ回路９
が選択状態のときに表示される。このとき、１６ビット
のラッチ回路７が記憶しているデータ信号は、アドレス
信号のＡ１〜Ａ３の期間に１６ビットのシフトレジスタ
５ａ〜５ｃに蓄えられ、アドレス信号Ａ３のタイミング
のラッチ信号で記憶されたものである。Ｙ２行に配置さ
れた１６個のＬＥＤ（Ｘ１Ｙ２〜Ｘ１６Ｙ２）の表示
も、同様に、アドレス信号Ａ２〜Ａ７の期間のデータ信
号を、アドレス信号Ａ７のタイミングでラッチ回路７に
記憶し、この信号で、アドレス信号Ａ８〜Ａ１１の期間
に行われる。
【００１１】Ｙ３行に配置された１６個のＬＥＤ（Ｘ１
Ｙ３〜Ｘ１６Ｙ３）の表示も、同じように、アドレス信
号Ａ３〜Ａ１１まで期間のデータ信号を、アドレス信号
Ａ１１のタイミングでラッチ回路７に記憶し、この信号
により、アドレス信号Ａ１２〜Ａ１５の期間に行われ
る。
Ｙ３〜Ｘ１６Ｙ３）の表示も、同じように、アドレス信
号Ａ３〜Ａ１１まで期間のデータ信号を、アドレス信号
Ａ１１のタイミングでラッチ回路７に記憶し、この信号
により、アドレス信号Ａ１２〜Ａ１５の期間に行われ
る。
【００１２】さらに、Ｙ４行に配置された１６個のＬＥ
Ｄ（Ｘ１Ｙ４〜Ｘ１６Ｙ４）の表示も、アドレス信号Ａ
４〜Ａ１５の期間のデータ信号を、アドレス信号Ａ１５
のタイミングでラッチ回路７に記憶し、この信号によ
り、アドレス信号Ａ１６〜Ａ３の期間に行われる。
Ｄ（Ｘ１Ｙ４〜Ｘ１６Ｙ４）の表示も、アドレス信号Ａ
４〜Ａ１５の期間のデータ信号を、アドレス信号Ａ１５
のタイミングでラッチ回路７に記憶し、この信号によ
り、アドレス信号Ａ１６〜Ａ３の期間に行われる。
【００１３】上述のように、シフトレジスタによってデ
ータ信号をシフトさせた後、一定時間記憶して時間を遅
延させて、表示時間が重ならないように表示を行うこと
で、ダイナミック駆動が実現できる。
ータ信号をシフトさせた後、一定時間記憶して時間を遅
延させて、表示時間が重ならないように表示を行うこと
で、ダイナミック駆動が実現できる。
【００１４】図３は、本発明の他の実施例の表示器にお
けるＸｉ列に配列された各ＬＥＤの配線図であり、Ｘ１
列の１６個を、隣接する４個を１組として、同組内のＬ
ＥＤは互いのカソード端子を共通接続し、その共通カソ
ード端子をドライバ回路９内の駆動トランジスタを含む
１出力端子に結線したものである。
けるＸｉ列に配列された各ＬＥＤの配線図であり、Ｘ１
列の１６個を、隣接する４個を１組として、同組内のＬ
ＥＤは互いのカソード端子を共通接続し、その共通カソ
ード端子をドライバ回路９内の駆動トランジスタを含む
１出力端子に結線したものである。
【００１５】なお、データ信号の遅延には、実施例で示
したシフトレジスタのほかに、ＲＡＭ等のメモリを使用
したものであっても構わない。
したシフトレジスタのほかに、ＲＡＭ等のメモリを使用
したものであっても構わない。
【００１６】図４（ａ）は印刷配線基板１０にＬＥＤを
Ｙｉ行、Ｘｉ列に実装した配置図であり、ＬＥＤの両端
はスルーホールの位置と合致する。
Ｙｉ行、Ｘｉ列に実装した配置図であり、ＬＥＤの両端
はスルーホールの位置と合致する。
【００１７】図４（ｂ）は図３の回路に対応させた印刷
配線基板１０の表裏両面に配線を形成したときの表面配
線パターン図であり、また、図４（ｃ）は、同じく、そ
の裏面配線パターンの透視図である。なお、これらの各
配線パターンは、基板の表裏各面を入れ替えてもよい。
配線基板１０の表裏両面に配線を形成したときの表面配
線パターン図であり、また、図４（ｃ）は、同じく、そ
の裏面配線パターンの透視図である。なお、これらの各
配線パターンは、基板の表裏各面を入れ替えてもよい。
【００１８】図４（ａ）〜（ｃ）におけるＬＥＤの配置
とその結線から明らかなように、印刷配線基板１０に配
置されたＬＥＤのうち、隣接する各４個のＬＥＤの各カ
ソードは共通の配線部分１１に接続されており、これに
よって、印刷基板上の他の配線１２のパターン形成が容
易になり、行列配置の全ＬＥＤの配線１１，１２を印刷
基板の両面パターンで十分に実現できる。
とその結線から明らかなように、印刷配線基板１０に配
置されたＬＥＤのうち、隣接する各４個のＬＥＤの各カ
ソードは共通の配線部分１１に接続されており、これに
よって、印刷基板上の他の配線１２のパターン形成が容
易になり、行列配置の全ＬＥＤの配線１１，１２を印刷
基板の両面パターンで十分に実現できる。
【００１９】
【発明の効果】本発明の構成を使用することにより、Ｌ
ＥＤ実装基板の配線が容易になり高密度配線が可能な高
価な基板を使用する必要がなく製作コストの削減が可能
となる。基板を使用せず線材による配線を行う場合も配
線の接続が簡単で短くなる為工数及び材料代の削減が図
れる。
ＥＤ実装基板の配線が容易になり高密度配線が可能な高
価な基板を使用する必要がなく製作コストの削減が可能
となる。基板を使用せず線材による配線を行う場合も配
線の接続が簡単で短くなる為工数及び材料代の削減が図
れる。
【図１】本発明の一実施例表示器の駆動回路ブロック図
【図２】本発明の一実施例表示器の駆動回路におけるタ
イムチャート
イムチャート
【図３】本発明の他の実施例表示器の一部ＬＥＤ駆動回
路配線図
路配線図
【図４】（ａ）本発明の実施例表示器におけるＬＥＤの
配置図 （ｂ）同印刷基板表面配線パターン図 （ｃ）同印刷基板裏面配線パターン透視図
配置図 （ｂ）同印刷基板表面配線パターン図 （ｃ）同印刷基板裏面配線パターン透視図
【図５】従来の表示器のＬＥＤ配列図
【図６】従来の表示器の駆動用信号タイムチャート
【図７】従来の表示器の駆動回路におけるタイムチャー
ト
ト
【図８】従来の表示器の一部ＬＥＤ駆動回路配線図
１ デコード回路 ３ 電源ライン制御用トランジスタ（アレイ） ５ａ １６ビットシフトレジスタ ５ｂ １６ビットシフトレジスタ ５ｃ １６ビットシフトレジスタ ７ ラッチ回路 ９ ＬＥＤドライバ回路 １０ 印刷配線基板 １１ 配線
Claims (2)
- 【請求項１】 行および列の交点位置に個別の表示素子
を配置して、二次元面状の表示を行う表示器であって、
前記行または前記列の方向で隣接した複数個の前記表示
素子のアノード側端子またはカソード側端子を共通接続
して、この共通接続端子をデータ信号で選択されるドラ
イバ回路の所定出力線に結線したことを特徴とする表示
器。 - 【請求項２】 行および列の交点位置に個別の表示素子
を配置して、二次元面状の表示を行う表示器に対して、
前記行または前記列の方向で隣接した複数個の前記表示
素子のアノード側端子またはカソード側端子を共通接続
して、この共通接続端子に、メモリ機能回路で遅延され
た時系列データ信号を駆動信号として供給することを特
徴とする表示器の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188028A JPH0744133A (ja) | 1993-07-29 | 1993-07-29 | 表示器およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5188028A JPH0744133A (ja) | 1993-07-29 | 1993-07-29 | 表示器およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0744133A true JPH0744133A (ja) | 1995-02-14 |
Family
ID=16216404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5188028A Pending JPH0744133A (ja) | 1993-07-29 | 1993-07-29 | 表示器およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744133A (ja) |
-
1993
- 1993-07-29 JP JP5188028A patent/JPH0744133A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0035382B1 (en) | Modular display device and display module therefor | |
| CN112835474B (zh) | 触控面板及其驱动方法和显示装置 | |
| US20040239586A1 (en) | Flexible display | |
| CN109935195B (zh) | 硅基oled产品 | |
| JP7760597B2 (ja) | 表示装置、表示パネル及びその駆動方法 | |
| CN112466244A (zh) | 显示面板和显示装置 | |
| GB1585394A (en) | Display arrangements | |
| KR100538782B1 (ko) | 디스플레이장치와 그 구동방법 | |
| US20060192496A1 (en) | Display panel, display device, and display module of movable body | |
| US20020075272A1 (en) | Display control device and mobile electronic apparatus | |
| US8537147B2 (en) | Display device and flexible substrate output terminal arrangement | |
| JPH0744133A (ja) | 表示器およびその駆動方法 | |
| WO2024198141A1 (zh) | 触控显示驱动电路、驱动方法及触控显示面板 | |
| JPH0159595B2 (ja) | ||
| JPS6364793B2 (ja) | ||
| JPH09106264A (ja) | 蛍光表示装置の駆動回路 | |
| JP2000122611A (ja) | マトリクス型表示装置 | |
| CN116229832B (zh) | 一种显示面板以及显示装置 | |
| CN222750812U (zh) | 一种led显示器件及led显示模组 | |
| JP2599809B2 (ja) | 表示装置 | |
| CN114255690A (zh) | 显示面板与半导体显示装置 | |
| US6577318B1 (en) | Integrated circuit device and display device with the same | |
| JP2713887B2 (ja) | 液晶表示装置 | |
| CN120584569A (zh) | 布线基板、发光基板及显示装置 | |
| JPS6361679B2 (ja) |