JPH0744280A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0744280A JPH0744280A JP5189744A JP18974493A JPH0744280A JP H0744280 A JPH0744280 A JP H0744280A JP 5189744 A JP5189744 A JP 5189744A JP 18974493 A JP18974493 A JP 18974493A JP H0744280 A JPH0744280 A JP H0744280A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- information processing
- storage device
- additional storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】動作電源電圧の値が異なる複数種の増設記憶装
置を１台の情報処理装置で利用できるようにする。 【構成】システム３０本体に装着される増設記憶装置４
０の動作電源電圧がシステム３０本体によって３．３Ｖ
であるか、５Ｖであるかが検出され、その検出結果に応
じて増設記憶装置４０に供給する電源電圧ＶＣＣが３．
３Ｖおよび５Ｖのいずれか一方に切り替えられる。この
ため、例えば３．３Ｖ動作の増設記憶装置４０に対して
は３．３Ｖの電源電圧を供給することができ、また５Ｖ
動作の増設記憶装置４０に対しては５Ｖの電源電圧を供
給することができる。したがって、３．３Ｖ動作の増設
記憶装置と５Ｖ動作の増設記憶装置の双方を利用するこ
とができる。
置を１台の情報処理装置で利用できるようにする。 【構成】システム３０本体に装着される増設記憶装置４
０の動作電源電圧がシステム３０本体によって３．３Ｖ
であるか、５Ｖであるかが検出され、その検出結果に応
じて増設記憶装置４０に供給する電源電圧ＶＣＣが３．
３Ｖおよび５Ｖのいずれか一方に切り替えられる。この
ため、例えば３．３Ｖ動作の増設記憶装置４０に対して
は３．３Ｖの電源電圧を供給することができ、また５Ｖ
動作の増設記憶装置４０に対しては５Ｖの電源電圧を供
給することができる。したがって、３．３Ｖ動作の増設
記憶装置と５Ｖ動作の増設記憶装置の双方を利用するこ
とができる。
Description
【０００１】
【産業上の利用分野】この発明は、情報処理装置とこの
情報処理装置本体に装着されその情報処理装置本体から
供給される電源電圧によって動作する増設記憶装置とを
有する情報処理システムに関し、特にラップトップタイ
プまたはノートブックタイプのパーソナルポータブルコ
ンピュータとそれに接続されるメモリカードなどの増設
記憶装置とから構成されるシステムに関する。
情報処理装置本体に装着されその情報処理装置本体から
供給される電源電圧によって動作する増設記憶装置とを
有する情報処理システムに関し、特にラップトップタイ
プまたはノートブックタイプのパーソナルポータブルコ
ンピュータとそれに接続されるメモリカードなどの増設
記憶装置とから構成されるシステムに関する。
【０００２】
【従来の技術】近年、携帯可能なラップトップタイプま
たはノートブックタイプのポータブルコンピュータが種
々開発されている。この種のポータブルコンピュータの
システムにおいては、例えばメモリカードやメモリボー
ドなどが増設用の記憶装置として良く使用されている。
従来、この種の増設記憶装置の動作電源電圧は５Ｖであ
った。最近では、低電圧技術の進歩により、動作電源電
圧が３．３ＶのＩＣメモリが開発され、これにより増設
記憶装置の種類も５Ｖ動作と３．３Ｖ動作の２種類とな
っている。
たはノートブックタイプのポータブルコンピュータが種
々開発されている。この種のポータブルコンピュータの
システムにおいては、例えばメモリカードやメモリボー
ドなどが増設用の記憶装置として良く使用されている。
従来、この種の増設記憶装置の動作電源電圧は５Ｖであ
った。最近では、低電圧技術の進歩により、動作電源電
圧が３．３ＶのＩＣメモリが開発され、これにより増設
記憶装置の種類も５Ｖ動作と３．３Ｖ動作の２種類とな
っている。
【０００３】しかしながら、従来のポータブルコンピュ
ータは、５Ｖ動作の増設記憶装置と３．３Ｖ動作の増設
記憶装置のいずれか一方しかサポートすることができな
かった。
ータは、５Ｖ動作の増設記憶装置と３．３Ｖ動作の増設
記憶装置のいずれか一方しかサポートすることができな
かった。
【０００４】図５には、ポータブルコンピュータなどの
従来の情報処理システム１０の基本構成が示されてい
る。図示のように、従来の情報処理システム１０には、
ＣＰＵ１１、ＢＩＯＳＲＯＭ１２、電源回路１３、記憶
コントロール回路１４、Ｉ／Ｏコントロール回路１５が
設けられており、電源回路１３からの電源出力ＶＣＣは
増設記憶装置２０に直接的に接続される。このため、電
源スイッチＳＷがオンされてシステムがパワーオンされ
ると、すぐに電源電圧ＶＣＣが増設記憶装置２０に供給
されてしまう。
従来の情報処理システム１０の基本構成が示されてい
る。図示のように、従来の情報処理システム１０には、
ＣＰＵ１１、ＢＩＯＳＲＯＭ１２、電源回路１３、記憶
コントロール回路１４、Ｉ／Ｏコントロール回路１５が
設けられており、電源回路１３からの電源出力ＶＣＣは
増設記憶装置２０に直接的に接続される。このため、電
源スイッチＳＷがオンされてシステムがパワーオンされ
ると、すぐに電源電圧ＶＣＣが増設記憶装置２０に供給
されてしまう。
【０００５】このため、例えば、使用する増設記憶装置
２０の動作電源電圧が３．３Ｖで、システム１０から出
力される電源電圧ＶＣＣが５Ｖの場合には、５Ｖの電源
電圧がそのまま増設記憶装置２０に供給されてしまい、
増設記憶装置２０の破壊が招かれる危険があった。ま
た、システム１０から出力される電源電圧ＶＣＣが３．
３Ｖの場合には、５Ｖ動作の増設記憶装置２０のリード
／ライト動作を保証できなくなってしまう。
２０の動作電源電圧が３．３Ｖで、システム１０から出
力される電源電圧ＶＣＣが５Ｖの場合には、５Ｖの電源
電圧がそのまま増設記憶装置２０に供給されてしまい、
増設記憶装置２０の破壊が招かれる危険があった。ま
た、システム１０から出力される電源電圧ＶＣＣが３．
３Ｖの場合には、５Ｖ動作の増設記憶装置２０のリード
／ライト動作を保証できなくなってしまう。
【０００６】このように、従来では、３．３Ｖまたは５
Ｖの値の電源電圧ＶＣＣが一義的に増設記憶装置２０に
供給される構成であるため、５Ｖ動作の増設記憶装置と
３．３Ｖ動作の増設記憶装置の一方の種類しか利用する
ことができなかった。
Ｖの値の電源電圧ＶＣＣが一義的に増設記憶装置２０に
供給される構成であるため、５Ｖ動作の増設記憶装置と
３．３Ｖ動作の増設記憶装置の一方の種類しか利用する
ことができなかった。
【０００７】
【発明が解決しようとする課題】従来の情報処理システ
ムでは、３．３Ｖまたは５Ｖの電源電圧ＶＣＣが一義的
に増設記憶装置に供給される構成であるため、５Ｖ動作
の増設記憶装置と３．３Ｖ動作の増設記憶装置の一方の
種類しか利用することができない欠点があった。
ムでは、３．３Ｖまたは５Ｖの電源電圧ＶＣＣが一義的
に増設記憶装置に供給される構成であるため、５Ｖ動作
の増設記憶装置と３．３Ｖ動作の増設記憶装置の一方の
種類しか利用することができない欠点があった。
【０００８】この発明はこのような点に鑑みてなされた
もので、装着される増設記憶装置の動作電源電圧の種類
に応じてその増設記憶装置に供給する電源電圧の値を切
り替えられるようにし、動作電源電圧の異なる複数種の
増設記憶装置を利用することができる情報処理システム
を提供することを目的とする。
もので、装着される増設記憶装置の動作電源電圧の種類
に応じてその増設記憶装置に供給する電源電圧の値を切
り替えられるようにし、動作電源電圧の異なる複数種の
増設記憶装置を利用することができる情報処理システム
を提供することを目的とする。
【０００９】
【課題を解決するための手段および作用】この発明は、
情報処理装置本体と、この情報処理装置本体に装着され
その情報処理装置本体から供給される電源によって駆動
される増設記憶装置とを有する情報処理システムにおい
て、前記情報処理装置本体に、その情報処理装置本体に
装着された前記増設記憶装置の動作電源電圧が第１の電
源電圧およびそれよりも値の低い第２の電源電圧のどち
らの電源電圧であるかを検出する動作電源電圧検出手段
と、この動作電源電圧検出手段による検出結果に応じて
前記第１および第２の電源電圧の一方を選択し、その選
択した電源電圧を前記増設記憶装置に供給する電源電圧
切り替え手段とを具備することを特徴とする。
情報処理装置本体と、この情報処理装置本体に装着され
その情報処理装置本体から供給される電源によって駆動
される増設記憶装置とを有する情報処理システムにおい
て、前記情報処理装置本体に、その情報処理装置本体に
装着された前記増設記憶装置の動作電源電圧が第１の電
源電圧およびそれよりも値の低い第２の電源電圧のどち
らの電源電圧であるかを検出する動作電源電圧検出手段
と、この動作電源電圧検出手段による検出結果に応じて
前記第１および第２の電源電圧の一方を選択し、その選
択した電源電圧を前記増設記憶装置に供給する電源電圧
切り替え手段とを具備することを特徴とする。
【００１０】この情報処理システムにおいては、動作電
源電圧検出手段によって増設記憶装置の動作電源電圧が
第１の電源電圧かそれよりも値の低い第２の電源電圧か
が検出され、その検出結果に応じて増設記憶装置に供給
する電源電圧が第１および第２の電源電圧の一方に切り
替えられる。このため、例えば３．３Ｖ動作の増設記憶
装置に対しては３．３Ｖの電源電圧を供給することがで
き、また５Ｖ動作の増設記憶装置に対しては５Ｖの電源
電圧を供給することができる。したがって、３．３Ｖ動
作の増設記憶装置と５Ｖ動作の増設記憶装置の双方を利
用することができる。
源電圧検出手段によって増設記憶装置の動作電源電圧が
第１の電源電圧かそれよりも値の低い第２の電源電圧か
が検出され、その検出結果に応じて増設記憶装置に供給
する電源電圧が第１および第２の電源電圧の一方に切り
替えられる。このため、例えば３．３Ｖ動作の増設記憶
装置に対しては３．３Ｖの電源電圧を供給することがで
き、また５Ｖ動作の増設記憶装置に対しては５Ｖの電源
電圧を供給することができる。したがって、３．３Ｖ動
作の増設記憶装置と５Ｖ動作の増設記憶装置の双方を利
用することができる。
【００１１】また、電源電圧だけでなく、増設記憶装置
には例えば制御信号、データ、アドレスなどの各種信号
がインターフェース回路から供給される。このため、電
源投入から増設記憶装置の動作電源電圧が検出されるま
での期間インターフェース回路の信号出力を禁止する手
段をさらに設けて、それら各種信号の電圧レベルによっ
て増設記憶装置が破壊されるのを防止するように構成す
ることが好ましい。
には例えば制御信号、データ、アドレスなどの各種信号
がインターフェース回路から供給される。このため、電
源投入から増設記憶装置の動作電源電圧が検出されるま
での期間インターフェース回路の信号出力を禁止する手
段をさらに設けて、それら各種信号の電圧レベルによっ
て増設記憶装置が破壊されるのを防止するように構成す
ることが好ましい。
【００１２】このように構成すれば、システムがパワー
オンされて直ぐに電源電圧や信号がその増設記憶装置に
供給されるいった事態を防止でき、信頼性を高める事が
できる。
オンされて直ぐに電源電圧や信号がその増設記憶装置に
供給されるいった事態を防止でき、信頼性を高める事が
できる。
【００１３】さらに、増設記憶装置にその動作電源電圧
の種類に応じて接地または開放される出力端子を例えば
空き端子などを利用して設け、その電位を検出すること
によって動作電源電圧が第１の電源電圧か第２の電源電
圧かを検出することができる。
の種類に応じて接地または開放される出力端子を例えば
空き端子などを利用して設け、その電位を検出すること
によって動作電源電圧が第１の電源電圧か第２の電源電
圧かを検出することができる。
【００１４】この構成においては、増設記憶装置のＲＯ
Ｍから読み出される識別データや増設記憶装置から発生
される制御信号を利用してその動作電源電圧を検出する
方式と異なり、増設記憶装置に電源を供給すること無く
その動作電源電圧を容易に検出することができる。この
ため、実際上、検出処理のための電気信号の授受は行わ
れないので、その分だけ増設記憶装置の破壊の確率を減
少させる事ができる。
Ｍから読み出される識別データや増設記憶装置から発生
される制御信号を利用してその動作電源電圧を検出する
方式と異なり、増設記憶装置に電源を供給すること無く
その動作電源電圧を容易に検出することができる。この
ため、実際上、検出処理のための電気信号の授受は行わ
れないので、その分だけ増設記憶装置の破壊の確率を減
少させる事ができる。
【００１５】
【実施例】以下、画面を参照してこの発明の実例例を説
明する。図１にはこの発明の一実施例に係わる情報処理
システムの構成が示されている。この情報処理システム
３０は、ラップトップタイプまたはノートブックタイプ
のポータブルコンピュータであり、メモリカードやメモ
リボードから構成される増設記憶装置４０が装着できる
ように構成されている。
明する。図１にはこの発明の一実施例に係わる情報処理
システムの構成が示されている。この情報処理システム
３０は、ラップトップタイプまたはノートブックタイプ
のポータブルコンピュータであり、メモリカードやメモ
リボードから構成される増設記憶装置４０が装着できる
ように構成されている。
【００１６】情報処理システム３０の本体には、図示の
ように、ＣＰＵ３１、ＢＩＯＳＲＯＭ３２、電源制御コ
ントローラ３３、メモリコントロール回路３４、Ｉ／Ｏ
コントロール回路３５、３Ｖ／５Ｖ供給切り替え回路３
６、破壊防止回路３７、３Ｖ／５Ｖ切り替えバッファ３
８を備えている。
ように、ＣＰＵ３１、ＢＩＯＳＲＯＭ３２、電源制御コ
ントローラ３３、メモリコントロール回路３４、Ｉ／Ｏ
コントロール回路３５、３Ｖ／５Ｖ供給切り替え回路３
６、破壊防止回路３７、３Ｖ／５Ｖ切り替えバッファ３
８を備えている。
【００１７】ＣＰＵ３１は、システム全体の制御を司る
ためのものであり、例えば、電源投入時においてはＢＩ
ＯＳＲＯＭ３２に格納されたイニシャルプログラムを実
行し、増設記憶装置４０の動作電源電圧の検出、および
電源電圧ＶＣＣの電圧切り替えを行う。
ためのものであり、例えば、電源投入時においてはＢＩ
ＯＳＲＯＭ３２に格納されたイニシャルプログラムを実
行し、増設記憶装置４０の動作電源電圧の検出、および
電源電圧ＶＣＣの電圧切り替えを行う。
【００１８】電源制御コントローラ３３は、電源スイッ
チＳＷのオンに応答してシステムをパワーオンさせめた
めの各種電源電圧（３．３Ｖ、５Ｖ、など）をシステム
内の各ユニットに供給すると共に、増設記憶装置４０用
の電源電圧として３．３Ｖの電源電圧と５Ｖの電源電圧
を３Ｖ／５Ｖ供給切り替え回路３６に供給する。
チＳＷのオンに応答してシステムをパワーオンさせめた
めの各種電源電圧（３．３Ｖ、５Ｖ、など）をシステム
内の各ユニットに供給すると共に、増設記憶装置４０用
の電源電圧として３．３Ｖの電源電圧と５Ｖの電源電圧
を３Ｖ／５Ｖ供給切り替え回路３６に供給する。
【００１９】メモリコントロール回路３４は、ＣＰＵ１
１の制御の下に増設記憶装置４０を制御するためのもの
であり、ローアドレスストローブ信号ＲＡＳ、カラムア
ドレスストローブ信号ＣＡＳなどの制御信号、およびメ
モリアドレスＭＡなどを発生する。これらローアドレス
ストローブ信号ＲＡＳ、カラムアドレスストローブ信号
ＣＡＳなどの制御信号、およびメモリアドレスＭＡは、
３Ｖ／５Ｖ切り替えバッファ３８に供給される。
１の制御の下に増設記憶装置４０を制御するためのもの
であり、ローアドレスストローブ信号ＲＡＳ、カラムア
ドレスストローブ信号ＣＡＳなどの制御信号、およびメ
モリアドレスＭＡなどを発生する。これらローアドレス
ストローブ信号ＲＡＳ、カラムアドレスストローブ信号
ＣＡＳなどの制御信号、およびメモリアドレスＭＡは、
３Ｖ／５Ｖ切り替えバッファ３８に供給される。
【００２０】Ｉ／Ｏコントロール回路３５は、情報処理
システム３０本体内部の各種Ｉ／Ｏを制御するためのも
のであり、ＣＰＵ３１からのシステムアドレスＳＡおよ
びシステムデータＳＤを各種Ｉ／Ｏに供給してそのリー
ド／ライトを制御する。また、このＩ／Ｏコントロール
回路３５は、増設記憶装置４０からの所定のステータス
信号を受信し、そのステータス信号の値を内部レジスタ
に保持する。さらに、Ｉ／Ｏコントロール回路３５は、
増設記憶装置４０の動作電源電圧の検出結果を示す検出
データがＣＰＵ３１によってセットされるレジスタを有
しており、そのレジスタにセットされた検出データは検
出信号ＤＥＴとして電源制御コントローラ３３に送られ
る。
システム３０本体内部の各種Ｉ／Ｏを制御するためのも
のであり、ＣＰＵ３１からのシステムアドレスＳＡおよ
びシステムデータＳＤを各種Ｉ／Ｏに供給してそのリー
ド／ライトを制御する。また、このＩ／Ｏコントロール
回路３５は、増設記憶装置４０からの所定のステータス
信号を受信し、そのステータス信号の値を内部レジスタ
に保持する。さらに、Ｉ／Ｏコントロール回路３５は、
増設記憶装置４０の動作電源電圧の検出結果を示す検出
データがＣＰＵ３１によってセットされるレジスタを有
しており、そのレジスタにセットされた検出データは検
出信号ＤＥＴとして電源制御コントローラ３３に送られ
る。
【００２１】３Ｖ／５Ｖ供給切り替え回路３６は、ＣＰ
Ｕ１１からの指示に応じて電源制御コントローラ３３か
らの３．３Ｖおよび５Ｖの電源電圧の一方を選択し、そ
れを破壊防止回路３７を介して増設記憶装置４０に電源
電圧ＶＣＣとして供給する。この３Ｖ／５Ｖ供給切り替
え回路３６の電源電圧選択動作は、検出信号ＤＥＴの値
に応じた値を持つ電源制御コントローラ３３からのセレ
クト信号ＳＥＬによって制御される。
Ｕ１１からの指示に応じて電源制御コントローラ３３か
らの３．３Ｖおよび５Ｖの電源電圧の一方を選択し、そ
れを破壊防止回路３７を介して増設記憶装置４０に電源
電圧ＶＣＣとして供給する。この３Ｖ／５Ｖ供給切り替
え回路３６の電源電圧選択動作は、検出信号ＤＥＴの値
に応じた値を持つ電源制御コントローラ３３からのセレ
クト信号ＳＥＬによって制御される。
【００２２】破壊防止回路３７は、システムがパワーオ
ンされてから増設記憶装置４０の動作電源電圧が検出さ
れるまでの期間、増設記憶装置４０とシステム３０本体
との間の信号の授受を禁止するために設けられたもので
あり、その期間中は、３Ｖ／５Ｖ切り替えバッファ３８
をディスエーブルする。また、破壊防止回路３７は、増
設記憶装置４０の動作電源電圧が検出されると、３Ｖ／
５Ｖ切り替えバッファ３８をイネーブルにすると共に、
３Ｖ／５Ｖ供給切り替え回路３６からの電源電圧を３Ｖ
／５Ｖ切り替えバッファ３８にそのまま出力する。
ンされてから増設記憶装置４０の動作電源電圧が検出さ
れるまでの期間、増設記憶装置４０とシステム３０本体
との間の信号の授受を禁止するために設けられたもので
あり、その期間中は、３Ｖ／５Ｖ切り替えバッファ３８
をディスエーブルする。また、破壊防止回路３７は、増
設記憶装置４０の動作電源電圧が検出されると、３Ｖ／
５Ｖ切り替えバッファ３８をイネーブルにすると共に、
３Ｖ／５Ｖ供給切り替え回路３６からの電源電圧を３Ｖ
／５Ｖ切り替えバッファ３８にそのまま出力する。
【００２３】破壊防止回路３７による３Ｖ／５Ｖ切り替
えバッファ３８のディスエーブル／イネーブルの制御動
作は、セレクト信号ＳＥＬに応答して３Ｖ／５Ｖ供給切
り替え回路３６から出力される制御信号ＣＯＮＴによっ
て制御される。
えバッファ３８のディスエーブル／イネーブルの制御動
作は、セレクト信号ＳＥＬに応答して３Ｖ／５Ｖ供給切
り替え回路３６から出力される制御信号ＣＯＮＴによっ
て制御される。
【００２４】３Ｖ／５Ｖ切り替えバッファ３８は、３．
３Ｖと５Ｖの双方の電源電圧によって駆動可能に構成さ
れており、５Ｖの電源電圧が供給された際にはその５Ｖ
の電源電圧値に対応する電圧レベルの各種制御信号を出
力し、３．３Ｖの電源電圧が供給された際には５Ｖの電
源電圧が供給された際の電圧レベルよりも小さい電圧レ
ベルの各種制御信号を出力する。
３Ｖと５Ｖの双方の電源電圧によって駆動可能に構成さ
れており、５Ｖの電源電圧が供給された際にはその５Ｖ
の電源電圧値に対応する電圧レベルの各種制御信号を出
力し、３．３Ｖの電源電圧が供給された際には５Ｖの電
源電圧が供給された際の電圧レベルよりも小さい電圧レ
ベルの各種制御信号を出力する。
【００２５】増設記憶装置４０は、情報処理システム３
０の本体のコネクタやスロットに必要に応じて接続され
るメモリカードまたはメモリボードであり、ＩＣメモリ
を内蔵している。
０の本体のコネクタやスロットに必要に応じて接続され
るメモリカードまたはメモリボードであり、ＩＣメモリ
を内蔵している。
【００２６】次に、図２および図３を参照して、増設記
憶装置４０の動作電源電圧を判別動作の原理を説明す
る。図２は、５Ｖ動作の増設記憶装置４０を利用した場
合の例である。図示のように、５Ｖ動作の増設記憶装置
４０においては、そのステータス信号（ＳＴＡＴＵＳ）
出力ピンが開放されており、フローティング状態となっ
ている。このため、ステータス信号（ＳＴＡＴＵＳ）出
力ピンはハイインピーダンス状態である。
憶装置４０の動作電源電圧を判別動作の原理を説明す
る。図２は、５Ｖ動作の増設記憶装置４０を利用した場
合の例である。図示のように、５Ｖ動作の増設記憶装置
４０においては、そのステータス信号（ＳＴＡＴＵＳ）
出力ピンが開放されており、フローティング状態となっ
ている。このため、ステータス信号（ＳＴＡＴＵＳ）出
力ピンはハイインピーダンス状態である。
【００２７】このステータス信号（ＳＴＡＴＵＳ）出力
ピンは、情報処理システム３０本体内で抵抗を介してプ
ルアップされている。このため、５Ｖ動作の増設記憶装
置４０が装着された場合には、動作電源電圧情報は“Ｈ
ＩＧＨ”レベルになり、これによって“１”のステータ
スデータがＩ／Ｏコントロール回路３５のレジスタにセ
ットされる。
ピンは、情報処理システム３０本体内で抵抗を介してプ
ルアップされている。このため、５Ｖ動作の増設記憶装
置４０が装着された場合には、動作電源電圧情報は“Ｈ
ＩＧＨ”レベルになり、これによって“１”のステータ
スデータがＩ／Ｏコントロール回路３５のレジスタにセ
ットされる。
【００２８】一方、図３に示されているように、３．３
Ｖ動作の増設記憶装置４０においては、そのステータス
信号（ＳＴＡＴＵＳ）出力ピンはグランド端子に接続さ
れており、その電位は電気的に接地レベルに固定されて
いる。
Ｖ動作の増設記憶装置４０においては、そのステータス
信号（ＳＴＡＴＵＳ）出力ピンはグランド端子に接続さ
れており、その電位は電気的に接地レベルに固定されて
いる。
【００２９】そのステータス信号（ＳＴＡＴＵＳ）出力
ピンは、情報処理システム３０本体内で抵抗を介してプ
ルアップされる。このため、３．３Ｖ動作の増設記憶装
置４０が装着された場合には、動作電源電圧情報は“Ｌ
ＯＷ”レベルになり、これによって“０”のステータス
データがＩ／Ｏコントロール回路３５のレジスタにセッ
トされる。
ピンは、情報処理システム３０本体内で抵抗を介してプ
ルアップされる。このため、３．３Ｖ動作の増設記憶装
置４０が装着された場合には、動作電源電圧情報は“Ｌ
ＯＷ”レベルになり、これによって“０”のステータス
データがＩ／Ｏコントロール回路３５のレジスタにセッ
トされる。
【００３０】ステータス信号（ＳＴＡＴＵＳ）出力ピン
としては、空きピン、例えばＪＥＩＤＡ仕様のメモリカ
ードの場合には、使用してない４本のＰＤ信号のうちの
１ピンを利用することができる。
としては、空きピン、例えばＪＥＩＤＡ仕様のメモリカ
ードの場合には、使用してない４本のＰＤ信号のうちの
１ピンを利用することができる。
【００３１】次に、図４のフローチャートを参照して、
情報処理システアム３０の電源投入時の動作を説明す
る。この電源投入時の動作は、ＢＩＯＳＲＯＭ３２のイ
ニシャルプログラムによって制御される。
情報処理システアム３０の電源投入時の動作を説明す
る。この電源投入時の動作は、ＢＩＯＳＲＯＭ３２のイ
ニシャルプログラムによって制御される。
【００３２】まず、電源スイッチＳＷがオンされるとシ
ステム３０がパワーオンされ、ＢＩＯＳＲＯＭ３２のイ
ニシャルプログラムがＣＰＵ３１によって実行される。
ＣＰＵ３１は、Ｉ／Ｏコントロール回路３５、電源制御
コントローラ３３、３Ｖ／５Ｖ供給切り替え回路３６を
通じて“０”レベルの制御信号ＣＯＮＴを破壊防止回路
３７に与え、その破壊防止回路３７をイネーブルにする
（ステップＳ１１）。この結果、３Ｖ／５Ｖ切り替えバ
ッファ３８は、破壊防止回路３７によってディスエーブ
ルされる。
ステム３０がパワーオンされ、ＢＩＯＳＲＯＭ３２のイ
ニシャルプログラムがＣＰＵ３１によって実行される。
ＣＰＵ３１は、Ｉ／Ｏコントロール回路３５、電源制御
コントローラ３３、３Ｖ／５Ｖ供給切り替え回路３６を
通じて“０”レベルの制御信号ＣＯＮＴを破壊防止回路
３７に与え、その破壊防止回路３７をイネーブルにする
（ステップＳ１１）。この結果、３Ｖ／５Ｖ切り替えバ
ッファ３８は、破壊防止回路３７によってディスエーブ
ルされる。
【００３３】次いで、ＣＰＵ３１は、システムの初期化
シーケンスを実行して、各種ハードウェアやメモリの初
期設定を初め、増設記憶装置４０の装着チェックを行う
（ステップＳ１２）。増設記憶装置４０の装着チェック
は、その増設記憶装置４０がメモリカードの場合にはカ
ード検出信号を利用して行うことができる。このカード
検出信号は、カード内のグランド端子に接続されている
信号である。
シーケンスを実行して、各種ハードウェアやメモリの初
期設定を初め、増設記憶装置４０の装着チェックを行う
（ステップＳ１２）。増設記憶装置４０の装着チェック
は、その増設記憶装置４０がメモリカードの場合にはカ
ード検出信号を利用して行うことができる。このカード
検出信号は、カード内のグランド端子に接続されている
信号である。
【００３４】増設記憶装置４０が装着されている時、Ｃ
ＰＵ３１は、Ｉ／Ｏコントロール回路３５のレジスタか
らステータスデータを読取り、そのステータスデータの
値に応じて増設記憶装置４０の動作電源電圧が５Ｖであ
るか３．３Ｖ動作であるかを判別する（ステップＳ１
３、Ｓ１４）。
ＰＵ３１は、Ｉ／Ｏコントロール回路３５のレジスタか
らステータスデータを読取り、そのステータスデータの
値に応じて増設記憶装置４０の動作電源電圧が５Ｖであ
るか３．３Ｖ動作であるかを判別する（ステップＳ１
３、Ｓ１４）。
【００３５】前述したように、５Ｖ動作の増設記憶装置
４０が装着されている時には“１”のステータスデータ
がセットされ、３．３Ｖ動作の増設記憶装置４０が装着
されている時には“０”のステータスデータがセットさ
れるので、ＣＰＵ３１は、読み取ったステータスデータ
が“１”の時は動作電源電圧を５Ｖと判定し、読み取っ
たステータスデータが“０”の時は動作電源電圧を３．
３Ｖと判定する。
４０が装着されている時には“１”のステータスデータ
がセットされ、３．３Ｖ動作の増設記憶装置４０が装着
されている時には“０”のステータスデータがセットさ
れるので、ＣＰＵ３１は、読み取ったステータスデータ
が“１”の時は動作電源電圧を５Ｖと判定し、読み取っ
たステータスデータが“０”の時は動作電源電圧を３．
３Ｖと判定する。
【００３６】次いで、ＣＰＵ３１は、Ｉ／Ｏコントロー
ル回路３５および電源制御コントローラ３３を通じて３
Ｖ／５Ｖ供給切り替え回路３６を制御し、３．３Ｖの電
源電圧および５Ｖの電源電圧の一方を選択させると共
に、破壊防止回路３７をディスエーブルして３Ｖ／５Ｖ
切り替えバッファ３８をイネーブルにする（ステップＳ
１５，Ｓ１６，Ｓ１７）。
ル回路３５および電源制御コントローラ３３を通じて３
Ｖ／５Ｖ供給切り替え回路３６を制御し、３．３Ｖの電
源電圧および５Ｖの電源電圧の一方を選択させると共
に、破壊防止回路３７をディスエーブルして３Ｖ／５Ｖ
切り替えバッファ３８をイネーブルにする（ステップＳ
１５，Ｓ１６，Ｓ１７）。
【００３７】以上のように、この実施例においては、シ
ステム３０本体に装着される増設記憶装置４０の動作電
源電圧がシステム３０本体によって３．３Ｖか５Ｖかが
検出され、その検出結果に応じて増設記憶装置４０に供
給する電源電圧ＶＣＣが３．３Ｖおよび５Ｖの一方に切
り替えられる。
ステム３０本体に装着される増設記憶装置４０の動作電
源電圧がシステム３０本体によって３．３Ｖか５Ｖかが
検出され、その検出結果に応じて増設記憶装置４０に供
給する電源電圧ＶＣＣが３．３Ｖおよび５Ｖの一方に切
り替えられる。
【００３８】このため、例えば３．３Ｖ動作の増設記憶
装置４０に対しては３．３Ｖの電源電圧を供給すること
ができ、また５Ｖ動作の増設記憶装置４０に対しては５
Ｖの電源電圧を供給することができる。したがって、
３．３Ｖ動作の増設記憶装置と５Ｖ動作の増設記憶装置
の双方を利用することができる。
装置４０に対しては３．３Ｖの電源電圧を供給すること
ができ、また５Ｖ動作の増設記憶装置４０に対しては５
Ｖの電源電圧を供給することができる。したがって、
３．３Ｖ動作の増設記憶装置と５Ｖ動作の増設記憶装置
の双方を利用することができる。
【００３９】また、増設記憶装置４０の動作電源電圧が
検出されるまでの期間、３Ｖ／５Ｖ切り替えバッファに
よる信号出力が破壊防止回路３７によって禁止されるの
で、電源電圧以外の他の信号によって増設記憶装置４０
が破壊されるといった事態を防ぐ事もできる。
検出されるまでの期間、３Ｖ／５Ｖ切り替えバッファに
よる信号出力が破壊防止回路３７によって禁止されるの
で、電源電圧以外の他の信号によって増設記憶装置４０
が破壊されるといった事態を防ぐ事もできる。
【００４０】特に、システム３０がそのシステム内の全
ユニットが３．３Ｖ動作する次世代のシステム構成であ
る場合には、そのシステム３０に従来の５Ｖ動作の装置
を装着して使用できるので、メモリカード、メモリボー
ド、モデムカードなど既存の各種メモリや周辺装置を次
世代システムで有効利用することが可能となる。
ユニットが３．３Ｖ動作する次世代のシステム構成であ
る場合には、そのシステム３０に従来の５Ｖ動作の装置
を装着して使用できるので、メモリカード、メモリボー
ド、モデムカードなど既存の各種メモリや周辺装置を次
世代システムで有効利用することが可能となる。
【００４１】なお、ここでは、メモリカードやメモリボ
ードから構成される増設記憶装置４０についてだけ説明
したが、この発明は、システム本体に装着されてそのシ
ステム本体からの電源によって駆動される装置であるこ
とが肝要であるので、ＩＣを含むカード状（またはボー
ド状）の装置であれば、記憶装置に限らず、例えばモデ
ムカードなどの各種周辺装置に対しても適用可能であ
る。
ードから構成される増設記憶装置４０についてだけ説明
したが、この発明は、システム本体に装着されてそのシ
ステム本体からの電源によって駆動される装置であるこ
とが肝要であるので、ＩＣを含むカード状（またはボー
ド状）の装置であれば、記憶装置に限らず、例えばモデ
ムカードなどの各種周辺装置に対しても適用可能であ
る。
【００４２】また、システム３０がそのシステム内の全
ユニットが３．３Ｖ動作する次世代のシステム構成であ
る場合には、電源回路が５Ｖの電源電圧を発生する必要
がなくなるので、３Ｖ／５Ｖ供給切り替え回路３６の代
わりに３．３Ｖの電源電圧を５Ｖに昇圧させる昇圧回路
を設け、その昇圧回路をセレクト信号ＳＥＬによって動
作制御することが好ましい。
ユニットが３．３Ｖ動作する次世代のシステム構成であ
る場合には、電源回路が５Ｖの電源電圧を発生する必要
がなくなるので、３Ｖ／５Ｖ供給切り替え回路３６の代
わりに３．３Ｖの電源電圧を５Ｖに昇圧させる昇圧回路
を設け、その昇圧回路をセレクト信号ＳＥＬによって動
作制御することが好ましい。
【００４３】
【発明の効果】以上詳記したように、この発明によれ
ば、装着される増設記憶装置の動作電源電圧の種類に応
じてその増設記憶装置に供給する電源電圧の値を切り替
えられるようになり、動作電源電圧の異なる複数種の増
設記憶装置を利用することが可能となる。
ば、装着される増設記憶装置の動作電源電圧の種類に応
じてその増設記憶装置に供給する電源電圧の値を切り替
えられるようになり、動作電源電圧の異なる複数種の増
設記憶装置を利用することが可能となる。
【図１】この発明の一実施例に係る情報処理システムの
システム構成を示すブロック図。
システム構成を示すブロック図。
【図２】同実施例の情報処理システムにおいて使用され
る５Ｖ動作の増設記憶装置の動作電源電圧を識別するた
めの原理を説明するための図。
る５Ｖ動作の増設記憶装置の動作電源電圧を識別するた
めの原理を説明するための図。
【図３】同実施例の情報処理システムにおいて使用され
る３．３５Ｖ動作の増設記憶装置の動作電源電圧を識別
するための原理を説明するための図。
る３．３５Ｖ動作の増設記憶装置の動作電源電圧を識別
するための原理を説明するための図。
【図４】同実施例の情報処理システムの電源投入時の動
作を説明するフローチャート。
作を説明するフローチャート。
【図５】従来の情報処理システムの構成を示すブロック
図。
図。
３０…情報処理システム本体、３１…ＣＰＵ、３２…Ｂ
ＩＯＳＲＯＭ、３３…電源制御コントローラ、３４…メ
モリコントロール回路、３５…Ｉ／Ｏコントロール回
路、３６…３Ｖ／５Ｖ供給切り替え回路、３７…破壊防
止回路、３８…３Ｖ／５Ｖ切り替えバッファ。
ＩＯＳＲＯＭ、３３…電源制御コントローラ、３４…メ
モリコントロール回路、３５…Ｉ／Ｏコントロール回
路、３６…３Ｖ／５Ｖ供給切り替え回路、３７…破壊防
止回路、３８…３Ｖ／５Ｖ切り替えバッファ。
Claims (4)
- 【請求項１】 情報処理装置本体と、この情報処理装置
本体に装着されその情報処理装置本体から供給される電
源によって駆動される増設記憶装置とを有する情報処理
システムにおいて、 前記情報処理装置本体は、 その情報処理装置本体に装着された前記増設記憶装置の
動作電源電圧が、第１の電源電圧およびそれよりも値の
低い第２の電源電圧のどちらの電源電圧であるかを検出
する動作電源電圧検出手段と、 この動作電源電圧検出手段による検出結果に応じて前記
第１および第２の電源電圧の一方を選択し、その選択し
た電源電圧を前記増設記憶装置に供給する電源電圧切り
替え手段とを具備することを特徴とする情報処理システ
ム。 - 【請求項２】 前記情報処理装置本体は、 前記増設記憶装置が接続されるコネクタと、 前記電源電圧切り替え手段から前記第１または第２の電
源電圧が供給され、その供給された電源電圧の値に対応
する電圧レベルを持つ各種信号を前記スロットを介して
前記増設記憶装置に出力するインターフェース回路と、 このインターフェース回路からの出力信号による前記増
設記憶装置の破壊が防止されるように、前記情報処理シ
ステムの電源が投入されてから前記動作電源電圧検出手
段によって前記増設記憶装置の動作電源電圧が検出され
るまでの期間、前記インターフェース回路の信号出力を
禁止する出力禁止手段とをさらに具備することを特徴と
する請求項１記載の情報処理システム。 - 【請求項３】 前記増設記憶装置は、その動作電源電圧
の種類に応じて接地または開放される出力端子を有し、 前記動作電源電圧検出手段は、前記出力端子の電位を検
出することによって前記増設記憶装置の動作電源電圧が
第１の電源電圧か第２の電源電圧かを検出することを特
徴とする請求項１記載の情報処理システム。 - 【請求項４】 情報処理装置本体と、この情報処理装置
本体に装着されその情報処理装置本体から供給される電
源によって駆動される周辺装置とを有する情報処理シス
テムにおいて、 前記情報処理装置本体は、 その情報処理装置本体に装着された前記周辺装置の動作
電源電圧が、第１の電源電圧およびそれよりも値の低い
第２の電源電圧のどちらの電源電圧であるかを検出する
動作電源電圧検出手段と、 この動作電源電圧検出手段による検出結果に応じて前記
第１および第２の電源電圧の一方を選択し、その選択し
た電源電圧を前記周辺装置に供給する電源電圧切り替え
手段とを具備することを特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5189744A JPH0744280A (ja) | 1993-07-30 | 1993-07-30 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5189744A JPH0744280A (ja) | 1993-07-30 | 1993-07-30 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0744280A true JPH0744280A (ja) | 1995-02-14 |
Family
ID=16246456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5189744A Pending JPH0744280A (ja) | 1993-07-30 | 1993-07-30 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744280A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003085484A (ja) * | 2001-09-11 | 2003-03-20 | Ricoh Co Ltd | Ｉｃカードシステム |
| JP2008037206A (ja) * | 2006-08-03 | 2008-02-21 | Sumitomo Wiring Syst Ltd | 電子制御ユニット |
| JP2009038831A (ja) * | 2001-08-01 | 2009-02-19 | Sanyo Electric Co Ltd | 画像信号処理装置 |
-
1993
- 1993-07-30 JP JP5189744A patent/JPH0744280A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038831A (ja) * | 2001-08-01 | 2009-02-19 | Sanyo Electric Co Ltd | 画像信号処理装置 |
| JP2003085484A (ja) * | 2001-09-11 | 2003-03-20 | Ricoh Co Ltd | Ｉｃカードシステム |
| JP2008037206A (ja) * | 2006-08-03 | 2008-02-21 | Sumitomo Wiring Syst Ltd | 電子制御ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5878238A (en) | Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge | |
| JP3556340B2 (ja) | コンピュータシステム | |
| US6070255A (en) | Error protection power-on-self-test for memory cards having ECC on board | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| US6269416B1 (en) | Adaptive PCI slot | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| JPH03500944A (ja) | 電気的消去及び再プログラムが可能な不揮発性メモリを含むデータ処理システム | |
| EP1163571B1 (en) | Add-on card with automatic bus power line selection circuit | |
| US7327612B2 (en) | Method and apparatus for providing the proper voltage to a memory | |
| JPH0962584A (ja) | データ処理装置 | |
| JPH03144879A (ja) | 携帯型半導体記憶装置 | |
| US5432938A (en) | Method and system for controlling resume process in computer unit capable of connecting expansion unit | |
| US5485585A (en) | Personal computer with alternate system controller and register for identifying active system controller | |
| US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
| JP4843796B2 (ja) | 高電力効率のメモリ及びカード | |
| US6256744B1 (en) | Personal computer component signal line isolation for an auxiliary powered component | |
| US6434653B1 (en) | Method and apparatus for disabling power-on in a system requiring add-in modules | |
| JP2004145733A (ja) | メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム | |
| JP3450070B2 (ja) | Ｉｃカード | |
| US8041846B2 (en) | Apparatus with reduced latency for master and slave storage devices | |
| KR100310098B1 (ko) | 내장및확장vga카드의접속제어기능을갖는컴퓨터시스템 | |
| EP0439988A2 (en) | Computer monitoring of installed options | |
| KR100810795B1 (ko) | 집적 반도체 메모리 및 그의 작동 방법 | |
| US20060185006A1 (en) | Flash card capable of enabling or disabling CPRM function | |
| KR100819298B1 (ko) | 그라운드 신호를 이용한 보조장치의 감지시스템 |