JPH0744402B2 - 電力増幅用スイッチング増幅器 - Google Patents

電力増幅用スイッチング増幅器

Info

Publication number
JPH0744402B2
JPH0744402B2 JP59090319A JP9031984A JPH0744402B2 JP H0744402 B2 JPH0744402 B2 JP H0744402B2 JP 59090319 A JP59090319 A JP 59090319A JP 9031984 A JP9031984 A JP 9031984A JP H0744402 B2 JPH0744402 B2 JP H0744402B2
Authority
JP
Japan
Prior art keywords
switching
stage
power supply
stages
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59090319A
Other languages
English (en)
Other versions
JPS59208913A (ja
Inventor
アンドレアス・フラ−
Original Assignee
トムカスト アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=4236226&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0744402(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by トムカスト アクチェンゲゼルシャフト filed Critical トムカスト アクチェンゲゼルシャフト
Publication of JPS59208913A publication Critical patent/JPS59208913A/ja
Publication of JPH0744402B2 publication Critical patent/JPH0744402B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アナログ入力信号を電力増幅するスイッチン
グ増幅器であって、信号変換器と、直列に接続された同
一形式の複数スイッチング段とを有し、 該スイッチング段は、実質的に同じ出力電圧を有する直
流電源および所属のスイッチング素子からなり、 前記信号変換器は、入力信号領域を前記スイッチング段
の数に相応する数の均等な電圧ステップに分割し、前記
アナログ入力信号を瞬時振幅値を入力側を介して連続的
に標本化し、いくつかの電圧ステップが当該アナログ入
力信号の標本化された瞬時振幅値に含まれているかを検
出して、出力側に前記スイッチング段に対して制御命令
を発生するものであり、 該制御命令により、入力信号の振幅が１電圧ステップだ
け変化した際に、前記スイッチング段のうちの１つの直
流電源が直列回路に付加接続されるかまたは直列回路か
ら橋絡されるように制御される形式の電力増幅用スイッ
チング増幅器に関する。
従来の技術 アナログ入力信号の可能全電圧領域を同じ電圧ステップ
からなる複数のステップに分割し、各電圧ステップに１
つのスイッチング段に配属した増幅器は、例えば西独特
許願公開公報3044956号明細書から公知である。この増
幅器では、アナログ入力信号のそれぞれの振幅内の電圧
ステップに相応する数のスイッチング段が直列に接続さ
れるその出力電圧に加算される。この方式では出力信号
として、時間に依存する階段形状の電圧が発生される。
この階段形状の電圧は低域フィルタで平滑化された後、
相応に増幅されたアナログ入力信号に近似する。
このような増幅器は既に放送用送信機の変調増幅器とし
て使用されており、使用される電気エネルギの点で送信
機効率が格段に改善されている。
公知の増幅器の特徴は、入力信号領域の電圧ステップと
出力側の相応するスイッチング段との配属関係が固定的
であるということである。すなわち、所定の入力信号振
幅に対して出力側で直列に接続されるスイッチング段は
常に同じである。例えば、入力信号の振幅が増加して所
定の電圧ステップに達した際は常に、この電圧ステップ
に所属するスイッチング段が付加接続され、このスイッ
チング段の出力電圧が出力側で加算される。また、入力
信号の振幅が減少してこの所定の電圧ステップを下回る
際には常に、同じスイッチング段が直列回路に橋絡さ
れ、このスイッチング段の出力電圧が加算に関与しなく
なる。従って、入力信号の振幅が常にこの電圧ステップ
より下側または上側にあれば、この電圧ステップと配属
関係にあるスイッチング段は常に橋絡されているか、ま
たは常に付加接続されている。
例えば放送局に使用されるような増幅器の動作では統計
的分布に基づき、非常に小さい信号振幅および非常に大
きい信号振幅は、アナログ入力信号の場合、平均的振幅
として発生頻度が非常に小さい。従って、この信号振幅
領域に所属するスイッチング段ではスイッチング過程が
比較的低頻度でしか行われない。小さな振幅を管轄する
スイッチング段はほとんどの時間付加接続されており、
大きな振幅を管轄するスイッチング段は相応してほとん
どの時間橋絡されている。従い振幅分布が不均質である
ことと関連して、公知の増幅器では電圧ステップとこの
電圧ステップを管轄するスイッチング段との配属関係が
固定的であるため、種々のスイッチング段に対して不均
等の動作条件が存在する。
スイッチング過程が不均等に分割されていることの他
に、スイッチング段の負荷においても重大な不均等が生
じる。この不均等は直列回路の原理から生じるものであ
る。負荷が同じに留まる場合、出力側に直列に接続され
るスイッチング段の数が多ければ多いほど、直列に接続
された出力電圧の電圧和は高くなり、従い各スイッチン
グ段を流れる電流も大きくなる。例えば、多数のスイッ
チング段の直列回路が既に存在する際に、１つのスイッ
チング段が付加接続されるかまたは橋絡されると、この
段には、直列回路の始端に接続されている段を流れる電
流よりも格段に大きい電流が流れなければならない。従
って、このスイッチング素子に配属された電圧ステップ
の入力信号振幅が大きければ大きいほど、スイッチング
段のスイッチング素子の電流負荷も大きくなる。簡単に
言えば従来技術による固定的な配属関係では、上位の電
圧ステップに所属するスイッチング段には常に高い切換
負荷がかかり、一方低位のスイッチング段の切換負荷は
低い。
さらに公知の増幅器では所定の条件の下で、個々のスイ
ッチング段に対して非常に短い付加接続および切橋絡周
期が生じ、スイッチング段は不必要に高いスイッチング
周波数をスイッチング段に使用されているスイッチング
素子に対して必要とする。そのため、例えばサイリスタ
は内部遅延および外部接続素子による遅延のため、制限
的にしか使用できない。例えば、振幅が２つの隣接する
電圧ステップ間でのみ変化する高周波の入力信号を増幅
すると、所属するスイッチング段が同じ高周波数により
付加接続ないし橋絡され、別のスイッチング段は変化せ
ず、付加接続ないし橋絡されたままとなる。このように
各スイッチング段の間に駆動条件のばらつきが生じて
は、各スイッチング段の寿命にもばらつきが生じ、ひい
ては機器の保守効率が低下する。
発明が解決しようとする課題 本発明の課題は、アナログ入力信号の電力増幅用のスイ
ッチング増幅器を次のように構成する。すなわち、個々
のスイッチング段の動作が均質であることが保証され、
またスイッチング段での所要スイッチング周波数を低減
することができるように構成することである。
課題を解決するための手段 上記課題は本発明により、選択ユニットが設けられてお
り、該選択ユニットは直流電源の付加接続の際には最も
長く橋絡されたままである直流電源を有するスイッチン
グ段選択し、直流電源の橋絡の際には最も長く付加接続
されたままである直流電源を有するスイッチング段を選
択し、 制御装置が設けられており、該制御装置は前記選択ユニ
ットによる選択と前記制御命令に基づいて、前記スイッ
チング段のうちの１つの直流電源を直列回路に付加接続
または橋絡することにより解決される。
作用 電圧ステップとスイッチング段との配属関係を各スイッ
チング過程の前毎に、所定の規準に従い新たに設定する
ことにより、スイッチング段をアナログ入力信号の種類
およびその振幅分布に依存せず、均質に駆動することが
できる。
本発明では、直流電源の切り替え状態が変化しないまま
になっている２つのスイッチング過程間の時間を測定
し、スイッチング段の各段から、その直流電源が最も長
時間にわたって接続されたままになっている段および橋
絡されたままになっている段を選択し、例えば入力信号
が低下して直流電源を１つ橋絡すべき場合は最も長時間
にわたって投入接続されたままになっている直流電源を
有するスイッチング段を選択してこれの直流電源を橋絡
し、入力信号が増大して直流電源を１つ付加接続すべき
場合は最も長時間にわたって橋絡されたままになってい
る直流電源を有するスイッチング段を選択して、これの
直流電源を付加接続するのである。このようにして、ス
イッチング段の各段が均等に使用されるようになり、特
定の段の寿命が比較的短くなることが回避され、延いて
は装置全体の寿命が延長される。
実施例 以下、添付図面を参照し、本発明の実施例と関連して詳
細に説明する。
なお以下の記載で使用される、「スイッチング段の付加
接続」ないし「スイッチング段の切離し」は、そのスイ
ッチング段の直流電源を付加接続ないし橋絡することと
同義である。
第６図には、従来技術によるスイッチング増幅器が示さ
れている。このスイッチング増幅器は同一形式の多数の
直流電圧源Vmを有しており、これらの直流電圧源は相応
するスイッチS1〜Snにより選択的に直列に接続すること
ができる。出力電圧Voutとして、付加接続されている直
流電圧源Vmの電圧の和が出力される。
スイッチS1〜Snの制御はレベル検出器100により制御さ
れる。レベル検出器はA/D変換器として作用し、アナロ
グ入力信号Vinの大きさに応じて、出力信号Voutが入力
信号Vinに波形的に近似するのに必要な数のスイッチン
グを投入接続する。
レベル検出器100により分割されたＮ個の各電圧ステッ
プにはスイッチS1〜SNのうちの１つ、すなち電圧源Vmの
うちの１つが固定的に配属されている。従って、入力信
号Vinが上昇すると、まずスイッチSNが次にSN−1,SN−
２が投入接続され、Vinが最大振幅に達したとき最後に
スイッチS1が投入接続される。入力信号が降下すると、
スイッチは逆の固定的順序で再び切り離される。すなわ
ち、まずS1、次にS2、そしてS3等である。Vin＝０に達
するとき最後にスイッチSNが開放される。
入力信号Vinは通常、平均的値を取るから、前に述べた
ようなレベル検出器100のそれぞれのレベルとスイッチS
1〜SNとの固定的な配属関係では、下方の直流電源Vm
（スイッチSNからSN/2）はほとんどの時間投入接続され
ており、上方の直流電源（スイッチSN/2−１からS1）は
ほとんどの時間切り離されている。スイッチング損失の
ある付加接続および切離過程はほとんどが中央のスイッ
チで生じる。このように従来の技術のスイッチング増幅
器では個々のスイッチング段および直流電圧段の負荷に
不均等が生じ、そのため素子の寿命にばらつきが発生す
る。
第１図には、選択ユニット３を備えている本発明による
スイッチング増幅器の実施例がブロックダイヤフラムで
示してある。増幅されるアナログ信号は入力端子14から
信号変換器１に達する。該信号変換器１は出力端A1に制
御命令を発生する。この制御命令は入力端E2を介して制
御装置２に供給される。制御装置２から、複数のスイッ
チング段S1,…,S6に制御導体が出ている。なおスイッチ
ング段は本実施例の場合、図示を明瞭にするために６つ
の段しか使用されていない。スイッチング段S1,…,S6は
実質的に同じ出力電圧を有する直流電源U1,…,U6および
所属のスイッチング素子SE1,…,SE6を備えている。この
スイッチング素子は、例えば切換スイッチとして構成さ
れており、直流電源U1,…,U6が直列回路に選択的に付加
接続または橋絡されるように配設されている。スイッチ
ング段S1,…,S6の各々からは、本例の場合一本の監視導
体が１つの共通の選択ユニット３に到っており、この選
択ユニット３によりスイッチング段S1,…,S6の所定の駆
動パラメータが監視される。この選択ユニット３により
出力端A3を介して制御命令およびアドレス命令が発生さ
れ、これら命令は入力端E2′を介して制御装置２に帰還
される。このようにして帰還ループが形成されている。
スイッチング段S1,…,S6は直列接続されたとき負荷４に
給電する。この負荷は、例えば放送用送信器の高周波終
段として構成することができ、付加的に平滑用の低域フ
ィルタを有することができる。スイッチング増幅器の時
間的動作経過は共通のクロック発生器５により制御され
同期される。該クロック発生器５は、対応のクロック導
体を介して少なくとも信号変換器１および選択ユニット
３に接続され、そして必要に応じ、制御装置２とも接続
される。
信号変換器１は、第5a図に示すように、入力信号領域ES
Bを複数の同じ電圧ステップV1,…,V6に分割する。この
信号変換器１は周期的にクロック発生器５のクロック周
波数でアナログ入力信号の瞬時振幅を標本化し、標本化
された振幅値に幾つの電圧ステップがそぞれ含まれてい
るかを確定する。この電圧ステップの数が先行の標本化
で得られた値よりも「１」だけ大きい場合には、出力端
A1に対応の制御命令が発生され、この制御命令は、追加
のスイッチング段を付加接続するためにこのスイッチン
グ段に供給される。これに対して現在の電圧ステップの
数が先行の標本化の電圧ステップの数よりも「１」だけ
減少すると、類似の仕方で制御命令が発生され、この制
御命令で直列接続からスイッチング段S1,…,S6の１つが
切離される。この場合、スイッチング段S1,…,S6のうち
のいずれのスイッチング段を切離すかは、選択ユニット
３の制御およびアドレス命令により指定される。
第１図に示してある信号変換器１の実施例が第４図に示
してある。アナログ入力信号は、入力端14を介してA/D
変換器11に達する。この変換器11はクロック入力端T1を
介してクロック発生器５のクロック信号により制御さ
れ、例えばサンプリングタイム10μ秒で入力信号を標本
化する。A/D変換器11は、信号振幅に対応するディジタ
ル値を発生し、このディジタル値はこの振幅値メモリ12
に記憶される。振幅値メモリ12への格納と同時にディジ
タル値は比較論理回路13の入力端に印加される。比較論
理回路13はクロック入力端T1を介してクロック制御され
る。比較論理回路13の他方の入力端には、先行する標本
化過程で得られ、振幅値メモリ12に新たなディジタル値
が記憶される前に記憶されていたディジタル振幅値が供
給される。このディジタル振幅値は、新たなディジタル
値の書込みと同時に読出される。
このようにして、比較論理回路13においては、現在標本
化された振幅値とその前に標本化されて等価のディジタ
ル値の形態にある振幅値とが比較される。振幅が大きく
なった場合には、比較論理回路13は付加接続用線路Ｚを
介し制御命令を発生し、振幅が減少した場合には接続切
離用線路Ｗを介して制御命令を発生する。これら２つの
制御命令が出力A1を形成する。
しかしながらまた比較論理回路13のための比較値とし
て、先行の標本化から導出され、A/D変換器11から取り
出されるディジタル振幅値ではなく、実際に閉成されて
いるスイッチング段の数に対応するディジタル値を用い
ることも可能である。このようにすれば、信号変換器１
とスイッチング段S1,…,S6との間における何らかの制御
誤りが修正不可能にスイッチング増幅器の出力に現れる
信号の変化を誤謬化することは回避される。
線路ＺおよびＷは制御装置２の対応の入力端E2に接続さ
れている。この制御装置２の構成例は第３図に示してあ
る。付加接続用線路Ｚは制御装置２内の切換論理回路７
に接続されており、接続切離用線路Ｗも類似の切換論理
回路８に接続されている。これら２つの切換論理回路７
および８は関連のデコーダ９および10により制御され
る。これらデコーダは比較ユニット３からの入力E2′に
よって、次に付加接続および切離すべき２つのスイッチ
ング段に関するアドレス情報を符号化された形態で受け
る。到来のアドレス情報が投入されたデコーダ９または
10で復号されると直ちに、これらのデコーダは関連の制
御論理回路７または８を作動する。そこで、これら制御
論理回路７または８は、入力側の付加接続用線路Ｚまた
は接続切離用線路Ｗと、処理されたアドレス情報に関連
のスイッチング段に到る出力側の付加接続または接続切
離用線路との間に接続を形成する。
要約すると、各スイッチング段S1,…,S6は、付加接続用
線路Ｚおよび接続切離用線路Ｗからなる線路の対を介し
て制御装置２に接続され、これらの線路を介し付加接続
制御命令かまたは切離制御命令をスイッチング段に与え
ることができる。例えば、スイッチング段S5を付加接続
すべき場合で切離論理回路７が次続の付加接続命令がこ
のスイッチング段S5に達するように設定されている場合
には、このスイッチング段S5の直流電源U5が直列回路と
接続関係に引入れられて出力電圧は相応の値だけ大きく
なる。そこで選択ユニット３においては、総てのスイツ
チング段の駆動データを用いて、新しい付加接続されて
いないスイツチング段を選択し、関連のアドレス情報を
デコーダ９を介して切換論理回路７に伝送する。そこで
切換論理回路７は上記アドレス情報に対応する新しい入
出力間の関係を設定し、それにより信号変換器１から次
の付加接続命令が印加されら際に新たに選択されるスイ
ツチング段が付加接続されることになる。デコーダ10を
用いての切離においても論理回路８に類似の過程もしく
はプロセスが生ずる。
選択ユニット３の内部構成は、その細部に関し、どの様
な仕方でスイツチング段S1,…,S6の駆動状態を監視する
かに応じて決定される。本発明の方法の好ましい実施例
によれば、各スイツチング段に対して２つの相続くスイ
ツチング過程間の時間が測定されそして現在の付加接続
もしくは切離過程に対しては、最後の切換過程から最も
長い時間に亘つて付加接続もしくは切離されていたスイ
ッチング段が選択される。このような監視に適した選択
ユニット３の回路構成は第２図に示してある。
スイツチング段S1,…,S6からは、複数対の監視線路が選
択ユニット３に出ており、この場合にも各対は付加接続
用線路Ｚおよび接続切離線路Ｗからなつている。監視線
路の各対は、メモリF1,…,F6のセット入力端Ｓおよびリ
セット入力端Ｒに接続されている。なお、これらメモリ
は２安定スイツチング段もしくはフリツプフロツプとし
て構成されている。メモリもしくはフリツプフロツプF
1,…,F6の出力端Ｑは線路を介して比較論理回路６の対
応数の入力端に接続されている。さらに、監視線路の各
対はオアゲートG1,…，……G6を介して直列の計数器Z1,
…,Z6のリセツト入力端Ｒに接続されている。これら計
数器の各々はスイツチング段S1,…,S6の１つに対応して
設けられている。計数器Z1,…,Z6は、クロツク発生器５
により発生されて、クロツク入力端T3を介し計数器Z1,
…,Z6の個々のクロツク入力端Ｔに印加されるクロツク
パルスを計数する。計数器Z1,…,Z6の瞬時計数状態は線
路を介して比較論理回路６に転送されそこで評価され
る。
上に述べた選択ユニット３の動作態様は、次の通りであ
る。スイツチング段S1,…,S6の１つが信号変換器１から
の制御命令により例えば切換論理回路７を介して付加接
続される都度、関連の監視線路対の付加接続用線路Ｚを
介してパルスが対応のメモリもしくはフリツプフロツプ
のセツト入力端Ｓに印加されてこのフリツプフロツプの
出力端Ｑを論理「１」にセツトする。そこで比較論理回
路６は、関連のスイツチング段が付加接続されており、
したがって、再び切離することができることを表示す
る。同時に、オアゲートを介してパルスが対応の計数器
のリセツト入力端Ｒに達して、この計数器を零にリセツ
トする。このようにクロツクパルスの計数ならびに関連
のスイツチング段の各切換過程におけるリセツトや、当
該計数器の計数状態が、最後の切換過程，この場合には
付加接続から経過した時間の尺度となる。
スイツチング段が制御命令により切換論理回路８を介し
て直列接続さら切離されると、監視線路対の接続切離用
線路Ｗを介してパルスが、フリツプフロツプのリセツト
入力端Ｒに供給されてその出力Ｑを論理「０」にセツト
する。したがって、比較論理回路６は、接続されている
スイツチング段が切離されたこと、したがつて必要に応
じ再び付加接続することができることを表示する。同時
にまた、このパルスはオアゲートを介して計数きのリセ
ツト入力端Ｒに印加されて該計数器を新たに零にリセッ
トする。
各クロツクパルスで一般に「１」ずつ増分される計数器
Z1,…,Z6の計数状態がこのようにして常に、各スイツチ
ング段で最後の切換過程から経過した時間を表わす尺度
となる。その際その切換過程が当該スイツチング段の付
加接続を意味するものであるか或いは切離を意味するも
のであるかは関係ない。他方、フリツプフロツプF1,…,
F6はその出力側Ｑで、スイツチ段S1,…,S6のいずれが現
在付加接続されており、そしていずれか現在切離されて
いるかを表わす。スイツチング段このような２つの群へ
の分割および計数器状態情報から、比較論理回路６は、
比較により付加接続されているスイツチング段の群に対
しては既に最長時間付加接続されているスイツチング段
を求め、そして切離されているスイツチング段を決定す
る。アドレス情報、即ち、２つのスイツチング段の符号
化された数は出力A3から別々の付加接続および接続切離
用線路を介して制御装置２内のデコーダ９および10に伝
送される。
以上、第１図および第４図を参照して述べ且つ説明した
スイツチング増幅器の実施例ならびにその構成要素は当
業者により本発明の精神から逸脱することなくいろいろ
な仕方で変形することができ且つ特定な要件に適合させ
ることが可能であろう。例えば特に、第２図に示す選択
ユニット３の上述の実施例において、スイツチング段S
1,…,S6から選択ユニット３に到る監視線路を省略し且
つ制御装置２と選択ユニット３とを１つの共通の単位に
結合することが可能であろう。その場合、スイツチング
段の付加接続ならびに切離制御命令は同時に且つ並列に
スイツチング段S1,…,S6および選択ユニットのメモリも
しくはフリツプフロツプF1,…,F6に供給され、したがつ
て、スイツチング段S1,…,S6の帰還結合ループは省略さ
れる。
さらに、スイツチング増幅器内部の総ての制御線路を別
々の付加接続および接続切離用線路ＺおよびＷからなる
対にして形成することは無条件的に必要なことではな
い。例えば、スイツチング段のための制御命令を共通の
導体、特にオプチカルフアイバを介して伝送することが
でき、その場合には付加接続または切離命令はそれぞれ
異なつて符号化された信号、例えば論理「０」と「１」
の形態あるいはまた正および負のパルス縁の形態とする
ことができる。
上に述べた実施例から得られる入力信号領域ESBの電圧
ステツプV1,…,V6とスイツチング段S1,…,S6との間の関
係は第5a図，第5c図および第5e図に示されており、他方
第5b図および第5d図は従来技術による比較の関係が示さ
れている。第5a図は、２つ正弦波の信号振幅uiの時間的
変化ui(t)を示し、そのうち一方の正弦波信号振幅は全
入力信号領域USBに亘り、他方、他の正弦波信号振幅は
各振幅の約３分の１の部分に対応する。このような関係
は、異なつた変調率に対応し、電力送信器の変調に増幅
器を用いる場合に相当する。
入力信号領域FSBは、スイツチング段S1,…,S6の数と一
致して６つの電圧ステツプV1,…,V6に分割されている。
先ず、２つの正弦波信号のうちの大きい方の信号を考察
すると振幅uiは零から出発して逐次電圧ステツプV4,V5
およびV6を通り最大値に達し、次いで、逆方向の順序即
ちV6からV1の順序で最小値もしくは負の最大値に到るこ
とが判る。同様にして、従来の増幅器（第5b図）におい
ては、先ずスイツチング段S4,S5およびS6が付加接続さ
れ、次いで逆の順序、即ちS6からS1に向つて順次切離さ
れる。第5b図から個々のスイツチング段S1,…,S6に対す
るこの固定の関係においては、冒頭に述べた不均等な駆
動条件が設定されることが直ちに理解されるであろう。
スイツチング段S1およびS6が主に付加接続もしくは切離
され、したがつて非常に短い切離もしくは付加接続相を
有しており、他方スイツチング段S4およびS5においては
これら２つの相はほぼ等しい長さである。
本発明による増幅器で用いられ、実施例と関連して上に
詳細に説明したスイツチング段S1,…,S6と電圧ステツプ
V1,…,V6との間の可変の相関関係に関して第5c図に示す
ように、上述のものとは完全に異なつた動作が達成され
る。即ち、この場合には、従来技術の場合と同様に、入
力信号振幅uiが立上る際には、先ずスイツチング段S4,S
5およびS6が逐次付加接続される。しかしながら振幅ui
が立下り、最小値に向うと直ちに、公知の増幅器に対す
る本質的な相違が明確になる、即ちスイツチング段S6が
最初のスイツチング段として再び切離されるのではなく
スイツチング段S1が切離されるのである。と言うのはこ
のスイツチング段S1がこの時点では最も長い時間付加接
続されていたからである。同じことがスイツチング段S
2,S3,…,S6に対して当嵌りこれらスイツチは逐次切離さ
れる。即ち、この特定の実施例においては、スイツチン
グ段S1,…,S6の付加接続における順序は公知の増幅器の
それと一致するが、切離は強制的に将に反対の順序で行
なわれるのである。
付加接続されたスイツチング段の出力電圧をそれぞれの
電流電圧と加算して得られる出力電圧振幅u0は容易に理
解されるように２つの場合（第5a図および第5b図）にお
いて同じ階段状電圧となり、この階段状電圧は平滑後増
幅された入力信号に対応する。しかしながら、スイツチ
ング段S1,…,S6の動作は完全に異なる。即ち第5b図に示
した例においては、異なつた長さの開閉相に起因し上述
のように駆動条件が均等でないのに対し、第5c図に示し
た例ではスイツチング段S1,…,S6ほとんど均等に切換さ
れ、各スイツチング段の開閉相は近似的に等しい長さと
なる。
最大入力信号振幅の代りに、例えば放送局において振幅
分割に起因し非常にしばしば生ずるような小さな振幅を
有する入力信号について観察すれば、本発明による増幅
器における作用効果および利点がさらに明瞭になるであ
ろう。２つの電圧ステツプV3とV4との間でだけ変化する
このような信号は第5a図にも示されている。従来技術に
よれば、スイツチング段S1,…S6は第5d図に示されてい
る仕方で制御される。即ちスイツチング段S1およびS2は
この場合連続的に付加接続され、そしてスイツチング段
S5およびS6もそれに対応して連続的に切離される。した
がつて、上に述べた４つの総てのスイツチング段は開閉
損失を惹起しない。総ての開閉負荷は専ら、電圧ステツ
プV3およびV4に固定的に関連している２つのスイツチン
グ段S3およびV4によつて担われる。
これとは全く対照的に、第5e図に示す制御において電圧
ステツプV1,…,V6とスイツチング段S1,…,S6との間の関
係は可変である。総てのスイツチング段は均等に付加接
続および切離され、開閉負荷はそれに対応し総てのスイ
ツチング段に分割される。さらに、第5d図と比較すれば
別の利点が明らかである。即ち、第5d図の場合には、ス
イツチング段S3およびS4のスイツチング周波数は入力信
号の周波数に等しいが、第5e図の場合にはスイツチング
周波数の信号周波数の３分の１に減少されて総てのスイ
ツチング段S1,…,S6に分割される。と言うのは入力信号
振幅も入力信号領域ESBの約３分の１に過ぎないからで
ある。
上の関係から、入力信号の振幅が減少するに伴い信号周
波数と比較時し個々のスイツチング段のスイツチング周
波数も減少すると言う一般的関係が演繹される。
言い換えるならば、総てのスイツチング段におけるスイ
ツチング過程の総数は全体的に公知の増幅器と比較して
不変に留まるが、スイツチング過程はいずれの場合にも
総てのスイツチング段に非常に均等に分割されるのであ
り、そのため一般に個々のスイツチング段におけるスイ
ツチング周波数が減少され、開閉される電流に関して総
ての段に均等な負荷が与えられる。
特に、スイツチング段にサイリスタ、特に公知の遮断ま
たはゲートターンオフ（GTO）サイリスタをスイツチン
グ素子として用いれば、上述の制御方式は大きな利点を
斎らす。サイリスタはそのターンオン時間ならびに外部
接続の作用に起因してその用途が相当に制限され満足の
ゆく機能を確保するためには、付加接続もしくはターン
オンと切離もしくはターンオフ過程との間に、電力トラ
ンジスタと比較して相当に長い時間が介在する。このよ
うな介在時間は、本発明方法によれば、平均的に相当に
伸長されるので、サイリスタにより新たな使用領域が提
供されることになる。
発明の効果 本発明のデイジタル電力増幅用スイツチング増幅器によ
れば、アナログ入力信号の種類やその振幅分布に関係な
く個々のスイッチング段の均等な駆動が保証され、さら
に、スイツチング段における所要のスイツチング周波数
の減少が可能となる。
【図面の簡単な説明】
第１図は、選択ユニットを備えた本発明によるスイッチ
ング増幅器の実施例を示すブロックダイヤフラム、 第２図は、第１図に示した選択ユニットの実施例を示す
回路図、 第３図は、第１図に示した制御装置の実施例を示す回路
図、 第４図は、第１図に示した信号変換器の実施例を示す回
路図、 第5a図ａから第5e図は、２つの異なった入力信号振幅に
対する電圧ステップとスイッチング段との配属関係を示
す線図、 第６図は、従来技術のスイッチング増幅器のブロック回
路図である。 １……信号変換器、２……制御装置、３……制御ユニッ
ト、４……負荷、５……クロック発生器、６、13……比
較論理回路、7,8……切換論理回路、9,10……復号器、1
1……A/D変換器、12……振幅値メモリ、S1〜S6……スイ
ツチング段、F1〜F6……メモリ、Z1〜Z6……計数器、U1
〜U6……直流電源、SE1〜SE6……スイツチング素子

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】アナログ入力信号を電力増幅するスイッチ
    ング増幅器であって、信号変換器（１）と、直列に接続
    された同一形式の複数スイッチング段（S1〜S6）とを有
    し、 該スイッチング段（S1〜S6）は、実質的に同じ出力電圧
    を有する直流電源（U1〜U6）および所属のスイッチング
    素子（SE1〜SE6）からなり、 前記信号変換器（１）は、入力信号領域（ESB）を前記
    スイッチング段（S1〜S6）の数に相応する数の均等な電
    圧ステップ（V1〜V6）に分割し、前記アナログ入力信号
    を瞬時振幅値を入力側（14）を介して連続的に標本化
    し、いくつの電圧ステップが当該アナログ入力信号の標
    本化された瞬時振幅値に含まれているかを検出して、出
    力側（A1）に前記スイッチング段（S1〜S6）に対して制
    御命令を発生するものであり、 該制御命令により、入力信号の振幅が１電圧ステップ
    （V1〜V6）だけ変化した際に、前記スイッチング段（S1
    〜S6）のうちの１つの直流電源（U1〜U6）が直列回路に
    付加接続されるかまたは直列回路から橋絡されるように
    制御される形式の電力増幅用スイッチング増幅器におい
    て、 選択ユニット（３）が設けられており、該選択ユニット
    （３）は直流電源の付加接続の際には最も長く橋絡され
    たままである直流電源を有するスイッチング段選択し、
    直流電源の橋絡の際には最も長く付加接続されたままで
    ある直流電源を有するスイッチング段を選択し、 制御装置（２）が設けられており、該制御装置は前記選
    択ユニットによる選択と前記制御命令に基づいて、前記
    スイッチング段（S1〜S6）のうちの１つの直流電源（U1
    〜U6）を直列回路に付加接続または橋絡することを特徴
    とする電力増幅用スイッチング増幅器。
  2. 【請求項２】各スイッチング段（S1〜S6）には、２つの
    連続するスイッチング過程間の時間を測定するための時
    間測定装置と、それぞれの接続状態を記憶するためのメ
    モリ（F1〜F6）が接続されており、 前記時間測定装置およびメモリは比較論理回路（６）と
    接続されており、 該比較論理回路（６）は時間測定装置の値を比較し、次
    のスイッチング過程に対して、接続状態が適切であり、
    かつ切換状態が最も長い時間にわたって変化していない
    スイッチング段を選択する特許請求の範囲第１項記載の
    電力増幅用スイッチング増幅器。
  3. 【請求項３】前記信号変換器（１）および選択ユニット
    （３）はクロック発生器（５）と接続されており、 前記時間測定装置はディジタル計数器（Z1〜Z6）として
    構成されており、該計数器はクロック入力端（Ｔ）を介
    してクロック発生器（５）から計数パルスを受ける特許
    請求の範囲第１項または第２項記載の電力増幅用スイッ
    チング増幅器。
  4. 【請求項４】メモリ（F1〜F6）はフリップフロップとし
    て構成されており、制御装置（２）からの制御命令に同
    期してセットまたはリセットされる特許請求の範囲第２
    項または第３項記載の電力増幅用スイッチング増幅器。
  5. 【請求項５】前記直流電源（U1〜U6）とスイッチング素
    子（SE1〜SE6）とは、前記直流電源（U1〜U6）が前記ス
    イッチング段（S1〜S6）の直流回路に選択的に橋絡され
    るか、または他のスイッチング段の直流電源に直列に付
    加接続されるよう配設されている特許請求の範囲第１項
    記載の電力増幅用スイッチング増幅器。
  6. 【請求項６】スイッチング段（S1〜S6）は、スイッチン
    グ素子（SE1〜SE6）としてサイリスタを有している特許
    請求の範囲第５項記載の電力増幅用スイッチング増幅
    器。
  7. 【請求項７】信号変換器（１）は、アナログ／ディジタ
    ル変換器（11）と、後置接続された振幅値メモリ（12）
    とを有し、 該振幅値メモリ（12）には瞬時のディジタル振幅値がそ
    れぞれ記憶され、 比較論理回路（13）は、前記振幅値メモリ（12）からの
    振幅値をそれぞれ後続する瞬時のディジタル振幅値と比
    較し、 その出力側（A1）から比較結果に相応して、付加接続命
    令または橋絡命令を制御装置（２）に伝送する特許請求
    の範囲第１項から第６項までのいずれかに記載の電力増
    幅用スイッチング増幅器。
JP59090319A 1983-05-10 1984-05-08 電力増幅用スイッチング増幅器 Expired - Lifetime JPH0744402B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH2546/833 1983-05-10
CH254683 1983-05-10

Publications (2)

Publication Number Publication Date
JPS59208913A JPS59208913A (ja) 1984-11-27
JPH0744402B2 true JPH0744402B2 (ja) 1995-05-15

Family

ID=4236226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59090319A Expired - Lifetime JPH0744402B2 (ja) 1983-05-10 1984-05-08 電力増幅用スイッチング増幅器

Country Status (9)

Country Link
US (1) US4560944A (ja)
EP (1) EP0124765B1 (ja)
JP (1) JPH0744402B2 (ja)
BR (1) BR8402148A (ja)
CS (1) CS273313B2 (ja)
DE (1) DE3465857D1 (ja)
IN (1) IN160485B (ja)
SU (1) SU1264850A3 (ja)
YU (1) YU45608B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH666148A5 (de) * 1984-05-10 1988-06-30 Bbc Brown Boveri & Cie Verfahren zur traegersteuerung eines amplitudenmodulierten senders und schaltungsanordnung zur durchfuehrung des verfahrens.
DE3502135A1 (de) * 1985-01-19 1986-07-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung eines schaltverstaerkers
FR2583233B1 (fr) * 1985-06-07 1992-05-15 Thomson Csf Amplificateur de puissance a commutation
DE3534979A1 (de) * 1985-07-25 1987-01-29 Licentia Gmbh Netzgeraet
JPS6331308A (ja) * 1985-07-25 1988-02-10 リツエンツイア・パテント−フエルヴアルツングス−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 電源装置
DE3534678A1 (de) * 1985-09-28 1987-04-09 Licentia Gmbh Schaltverstaerker
EP0218152B1 (de) * 1985-09-28 1990-12-05 Licentia Patent-Verwaltungs-GmbH Schaltverstärker
DE3541663A1 (de) * 1985-11-26 1987-05-27 Licentia Gmbh Schaltverstaerker fuer analoge nf-signale
DE3632716A1 (de) * 1986-09-26 1988-03-31 Licentia Gmbh Schneller digitaler leistungsverstaerker
DE3637934A1 (de) * 1986-11-07 1988-05-19 Licentia Gmbh Schaltverstaerker
US4831334A (en) * 1987-06-08 1989-05-16 Hughes Aircraft Company Envelope amplifier
DE3805754A1 (de) * 1988-02-24 1989-09-07 Olympia Aeg Digitaler schaltverstaerker
US5099203A (en) * 1990-06-05 1992-03-24 Continental Electronics Corporation Power amplifier having multiple switched stages and method of operating same
US5200707A (en) * 1990-06-05 1993-04-06 Continental Electronics Corporation Amplifier with multiple switched stages and noise suppression
US5249201A (en) * 1991-02-01 1993-09-28 Mst, Inc. Transmission of multiple carrier signals in a nonlinear system
US5345198A (en) * 1993-06-10 1994-09-06 Crown International, Inc. Power supply modulator circuit for transmitter
JPH0715253A (ja) * 1993-06-25 1995-01-17 Nec Corp 振幅変調送信機
US5309114A (en) * 1993-06-30 1994-05-03 Harris Corporation Pulse step modulator
WO1995010881A1 (de) * 1993-10-11 1995-04-20 Thomcast Ag Schaltverstärker
US5381109A (en) * 1994-04-12 1995-01-10 Harris Corporation Pulse step modulator having faulted module detection and compensation
US5436592A (en) * 1994-06-29 1995-07-25 Harris Corporation Modulator having encoder for fault-adaptive pulse step modulation
US5461341A (en) * 1994-06-29 1995-10-24 Harris Corporation Pulse step modulator
US5781066A (en) * 1996-03-11 1998-07-14 The Mitre Corporation Pulse waveform generator
US5710520A (en) * 1996-06-28 1998-01-20 Harris Corporation Pulse step modulator and transformer
US5903188A (en) * 1998-02-17 1999-05-11 Harris Corporation Modulator having improved discharging unwanted capacitance
GB2376819A (en) * 2001-06-21 2002-12-24 Ericsson Telefon Ab L M Electronic circuit having series connected circuit blocks
US7221223B2 (en) * 2005-07-28 2007-05-22 Motorola, Inc. Methods and apparatus of managing a power amplifier
US7719377B2 (en) * 2006-06-28 2010-05-18 Harris Corporation Alternating digital RF modulation
RU2366077C1 (ru) * 2007-11-30 2009-08-27 Федеральное государственное унитарное предприятие "Всероссийский электротехнический институт имени В.И. Ленина" Импульсный модулятор
US8278904B2 (en) * 2009-07-23 2012-10-02 Quantance, Inc. High bandwidth power supply system with high efficiency and low distortion
JP2013066100A (ja) * 2011-09-20 2013-04-11 Hitachi Kokusai Electric Inc 電源回路
KR101491658B1 (ko) * 2013-04-25 2015-02-09 주식회사 피에스텍 스위칭 증폭기 장치 및 그 제어 방법
JP6466186B2 (ja) * 2015-02-02 2019-02-06 株式会社東芝 変調信号生成装置及び無線装置
JP2020516192A (ja) * 2017-04-06 2020-05-28 テレフオンアクチーボラゲット エルエム エリクソン（パブル） 広帯域電力増幅器装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515533A (ja) * 1974-07-02 1976-01-17 Mitsubishi Electric Corp Tansoburitsujiseiryukairo
JPS5916443B2 (ja) * 1976-02-06 1984-04-16 ソニー株式会社 パワ−アンプ
US4164714A (en) * 1977-09-26 1979-08-14 Harris Corporation Polyphase PDM amplifier
JPS556959A (en) * 1978-06-30 1980-01-18 Shigeyuki Ohara Digital-analog converter
GB2064901B (en) * 1979-11-30 1984-11-07 Harris Corp Digital high power amplifier
EP0058443B1 (de) * 1981-02-16 1985-07-10 BBC Brown Boveri AG Verfahren zum Verstärken eines analogen NF-Signals mit einem Schaltverstärker sowie Schaltverstärker zum Ausführen des Verfahrens
JPH0115218Y2 (ja) * 1981-03-05 1989-05-08
JPS57186811A (en) * 1981-05-12 1982-11-17 Marantz Japan Inc Amplifier
DE3265563D1 (en) * 1981-06-01 1985-09-26 Bbc Brown Boveri & Cie Switching amplifier

Also Published As

Publication number Publication date
YU66784A (en) 1988-02-29
CS339084A2 (en) 1990-08-14
JPS59208913A (ja) 1984-11-27
CS273313B2 (en) 1991-03-12
IN160485B (ja) 1987-07-11
DE3465857D1 (en) 1987-10-08
EP0124765B1 (de) 1987-09-02
EP0124765A1 (de) 1984-11-14
SU1264850A3 (ru) 1986-10-15
US4560944A (en) 1985-12-24
YU45608B (sh) 1992-07-20
BR8402148A (pt) 1984-12-18

Similar Documents

Publication Publication Date Title
JPH0744402B2 (ja) 電力増幅用スイッチング増幅器
US7489118B2 (en) Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples
JP6208803B2 (ja) モジュール型マルチレベルコンバータ及びモジュール型マルチレベルコンバータの電圧バランシング制御方法
CN101741249B (zh) 电流平衡电路和方法
JPH0690151A (ja) 並列トランジスタのスイッチング損失を強制分担させるための装置及び方法
US20170133865A1 (en) Battery system and control method thereof
JP2017523761A (ja) 直列に接続された電力スイッチの電圧平衡
US20050036255A1 (en) Multichannel DC/DC converter
US20150372513A1 (en) Multiple battery charger and method for controlling the same
KR101505706B1 (ko) 컨버터 디바이스 및 컨버터 디바이스를 제어하기 위한 방법
US20210011083A1 (en) Power circuit and testing device
US10014690B2 (en) Double-stage inverter apparatus for energy conversion systems and control method thereof
CN102075076B (zh) 一种控制绝缘栅器件关断暂态过程的方法
CN117791504B (zh) 一种激光器异常掉电保护方法
EP2991222A1 (en) Switching amplifier and control method therefor
US20240258931A1 (en) Fault tolerance control of solid state transformer
US20040245973A1 (en) Digital power converting method and device with zero voltage
US20180367134A1 (en) Voltage balancing of voltage source converters
CN102098033B (zh) 一种控制绝缘栅器件开通暂态过程的方法
CN117955315A (zh) 一种igbt并联均流电路、变频器及控制方法
CN101179255A (zh) 用于交流电动机的h桥逆变器
US11431240B2 (en) Frequency converter with reduced pre-charging time
US5036449A (en) Power supply and method for producing high voltage high power outputs in response to variable voltage DC inputs
RU187306U1 (ru) Устройство энергосбережения для 3-х фазной сети
CN115864836B (zh) 开关电源控制电路及电子设备

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term