JPH0744422B2 - デイジタル低域通過フイルタ - Google Patents
デイジタル低域通過フイルタInfo
- Publication number
- JPH0744422B2 JPH0744422B2 JP61259631A JP25963186A JPH0744422B2 JP H0744422 B2 JPH0744422 B2 JP H0744422B2 JP 61259631 A JP61259631 A JP 61259631A JP 25963186 A JP25963186 A JP 25963186A JP H0744422 B2 JPH0744422 B2 JP H0744422B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- adder
- register
- supplied
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 28
- 230000015654 memory Effects 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000005428 wave function Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 本発明はｍ個の直列配置のレジスタを具え、クロック信
号で決まるサンプリング周波数を有する振幅離散サンプ
ル値の系列で与えられるディジタル入力信号をこれらレ
ジスタの第１レジスタに供給し、更にこの第１レジスタ
の入力端子及び前記ｍ個のレジスタの出力端子における
（ｍ＋１）個のサンプル値の副系列に切換可能な係数を
乗算する乗算器と、これら乗算器の出力信号が供給され
る第１加算器とを具えて成るディジタル低域通過フィル
タに関するものである。
号で決まるサンプリング周波数を有する振幅離散サンプ
ル値の系列で与えられるディジタル入力信号をこれらレ
ジスタの第１レジスタに供給し、更にこの第１レジスタ
の入力端子及び前記ｍ個のレジスタの出力端子における
（ｍ＋１）個のサンプル値の副系列に切換可能な係数を
乗算する乗算器と、これら乗算器の出力信号が供給され
る第１加算器とを具えて成るディジタル低域通過フィル
タに関するものである。
斯る低域通過フィルタは定期刊行物「Elektrinik」,14.
/15.07.1983,PP.61〜64に開示されており、オーディオ
信号のディジタル−アナログ変換に使用されている。信
号はこの低域通過フィルタに44.1KHzの周波数で供給さ
れ、176.4KHzの周波数で読出される。
/15.07.1983,PP.61〜64に開示されており、オーディオ
信号のディジタル−アナログ変換に使用されている。信
号はこの低域通過フィルタに44.1KHzの周波数で供給さ
れ、176.4KHzの周波数で読出される。
16ビットの入力信号のワード長はこの低域通過フィルタ
において12ビットの係数が乗算されて28ビットに増大す
る。次段のノイズシェーパにおいて信号は14ビットに丸
められ、その丸め誤差がレジスタを介してノイズシェー
パの入力信号に加えらえ、丸めた出力信号をディジタル
−アナログ変換器に供給する。この回路配置の出力信号
は上記の低域通過フィルタ及びノイズシェーパのない14
ビットディジタル−アナログ変換器からの出力信号より
も大きな信号対雑音比を有する。
において12ビットの係数が乗算されて28ビットに増大す
る。次段のノイズシェーパにおいて信号は14ビットに丸
められ、その丸め誤差がレジスタを介してノイズシェー
パの入力信号に加えらえ、丸めた出力信号をディジタル
−アナログ変換器に供給する。この回路配置の出力信号
は上記の低域通過フィルタ及びノイズシェーパのない14
ビットディジタル−アナログ変換器からの出力信号より
も大きな信号対雑音比を有する。
ディジタルビデオ信号処理は例えば遅延素子のコストを
不必要に増大しないようにするためにサンプリング理論
を丁度満足するサンプリング周波数を必要とする。この
目的のために4.43MHzの色副搬送波に対し13.5MHzのサン
プリング周波数で動作する現在のアナログ−ディジタル
変換器は、色副搬送波の奇数高調波を発生し、この高調
波は輝度信号に悪影響を与える。特に、30.3MHzに位置
する色副搬送波の第３高調波がスペクトルの周期性のた
めに0.2MHzにも位置して輝度信号に妨害を与えるので有
害である。この色副搬送波の第３高調波の妨害はアナロ
グ−ディジタル変換器のサンプリング周波数を増大する
ことにより避けることができる。後続のディジタル回路
のコスト及び設計の労力を増大しないように、サンプリ
ング周波数を低減する目的で従来のディジタル低域通過
フィルタを付加することができる。アナログ−ディジタ
ル変換器に対して有利なサンプリング周波数は20.25MHz
の周波数である。13.5MHzのサンプリング周波数を用い
る後続の信号処理に対し、ディジタル低域通過フィルタ
は1.5の周波数低域比を与える必要がある。
不必要に増大しないようにするためにサンプリング理論
を丁度満足するサンプリング周波数を必要とする。この
目的のために4.43MHzの色副搬送波に対し13.5MHzのサン
プリング周波数で動作する現在のアナログ−ディジタル
変換器は、色副搬送波の奇数高調波を発生し、この高調
波は輝度信号に悪影響を与える。特に、30.3MHzに位置
する色副搬送波の第３高調波がスペクトルの周期性のた
めに0.2MHzにも位置して輝度信号に妨害を与えるので有
害である。この色副搬送波の第３高調波の妨害はアナロ
グ−ディジタル変換器のサンプリング周波数を増大する
ことにより避けることができる。後続のディジタル回路
のコスト及び設計の労力を増大しないように、サンプリ
ング周波数を低減する目的で従来のディジタル低域通過
フィルタを付加することができる。アナログ−ディジタ
ル変換器に対して有利なサンプリング周波数は20.25MHz
の周波数である。13.5MHzのサンプリング周波数を用い
る後続の信号処理に対し、ディジタル低域通過フィルタ
は1.5の周波数低域比を与える必要がある。
本発明の目的は、入力信号の周波数と出力信号の周波数
との比が１より大きく、その２倍が奇数であるときに低
コストで実現し得る頭書に記載した種類のディジタル低
域通過フィルタを提供することにある。
との比が１より大きく、その２倍が奇数であるときに低
コストで実現し得る頭書に記載した種類のディジタル低
域通過フィルタを提供することにある。
本発明は、この目的を達成するために、各乗算器の２個
の入力端子の一方に切換スイッチを配置して、該スイッ
チの一方の位置において前記サンプル値の副系列の第ｊ
番サンプル値を、他方の位置において前記サンプル値の
副系列の第ｋ番サンプル値を常に同じ係数で乗算するよ
うにし（ここで、ｊ＋ｋ＝ｍ＋２）、且つ前記切換スイ
ッチの切換周波数に対するサンプリング周波数の比ｎを
２より大きい整数にすると共に前記切換スイッチの２個
の切換瞬時を前記サンプル値の系列のｎ番目毎のサンプ
リング瞬時に対し対称にしたことを特徴とする。
の入力端子の一方に切換スイッチを配置して、該スイッ
チの一方の位置において前記サンプル値の副系列の第ｊ
番サンプル値を、他方の位置において前記サンプル値の
副系列の第ｋ番サンプル値を常に同じ係数で乗算するよ
うにし（ここで、ｊ＋ｋ＝ｍ＋２）、且つ前記切換スイ
ッチの切換周波数に対するサンプリング周波数の比ｎを
２より大きい整数にすると共に前記切換スイッチの２個
の切換瞬時を前記サンプル値の系列のｎ番目毎のサンプ
リング瞬時に対し対称にしたことを特徴とする。
本発明の低域通合フィルタにおいては切換瞬時がｎ番目
毎のサンプル値に対し対称であるため、係数の数が乗算
器の数以上にならない。切換スイッチは回路内に、例え
ば第１位置の間は第１レジスタの入力端子にあるサンプ
ル値を第１係数で乗算すると共に最終レジスタの出力端
子にあるサンプル値を最終係数で乗算し、第２位置の間
は第１レジスタの入力端子にあるサンプル値を最終係数
で乗算すると共に最終レジスタの出力端子にあるサンプ
ル値を第１係数で乗算するように組み込む。従って、切
換スイッチの第２位置のときはサンプル値の副系列は第
１位置のときと対称に入れ換えられた係数が乗算される
ことになる。直列配置のレジスタの数が偶数のときはこ
の直列配置レジスタの中心に位置するサンプル値は常に
同じ係数で乗算されるため、この乗算器に対し切換スイ
ッチは不要になる。
毎のサンプル値に対し対称であるため、係数の数が乗算
器の数以上にならない。切換スイッチは回路内に、例え
ば第１位置の間は第１レジスタの入力端子にあるサンプ
ル値を第１係数で乗算すると共に最終レジスタの出力端
子にあるサンプル値を最終係数で乗算し、第２位置の間
は第１レジスタの入力端子にあるサンプル値を最終係数
で乗算すると共に最終レジスタの出力端子にあるサンプ
ル値を第１係数で乗算するように組み込む。従って、切
換スイッチの第２位置のときはサンプル値の副系列は第
１位置のときと対称に入れ換えられた係数が乗算される
ことになる。直列配置のレジスタの数が偶数のときはこ
の直列配置レジスタの中心に位置するサンプル値は常に
同じ係数で乗算されるため、この乗算器に対し切換スイ
ッチは不要になる。
本発明低域通過フィルタによれば後続の回路において切
換周波数の２倍の周波数で更に処理される信号が第１加
算器の出力端子に得られる。この低域通過フィルタの出
力信号のワード長は係数のワード長だけ増大する。
換周波数の２倍の周波数で更に処理される信号が第１加
算器の出力端子に得られる。この低域通過フィルタの出
力信号のワード長は係数のワード長だけ増大する。
切換スイッチは乗算器の２個の入力端子の一方の前に配
置することができる。乗算器の他方の入力端子は少なく
とも１個の係数蓄積用読出し専用メモリに結合すること
ができる。
置することができる。乗算器の他方の入力端子は少なく
とも１個の係数蓄積用読出し専用メモリに結合すること
ができる。
この低域通過フィルタはテレビジョン受信機内に、ビデ
オ変調器に結合されたアナログ−ディジタル変換器のサ
ンプリング周波数を低減するために用いることができ
る。実際上、この用途に対しては３に等しいサンプリン
グ周波数−切換周波数比に対してレジスタの数ｍは５個
にすれば十分であるたとが確かめられた。
オ変調器に結合されたアナログ−ディジタル変換器のサ
ンプリング周波数を低減するために用いることができ
る。実際上、この用途に対しては３に等しいサンプリン
グ周波数−切換周波数比に対してレジスタの数ｍは５個
にすれば十分であるたとが確かめられた。
本発明をもっと発展させた例では、第１加算器の出力端
子を、第２加算器と前記切換周波数の２倍のクロック周
波数を有する第２クロック信号が供給される少なくとも
１個のレジスタを具え、その第２加算器に第１加算器の
出力信号を供給すると共に当該第２加算器の出力信号の
下位ビットを前記少なくとも１個のレジスタを介して供
給するよう構成された第１ノイズシェーパに接続する。
このノイズシェーパは、前記刊行物の第２図からも既知
のように、雑音信号の一部分を当該低域通過フィルタが
その通過帯域を有する周波数範囲からそれより高い周波
数範囲へシフトさせる。
子を、第２加算器と前記切換周波数の２倍のクロック周
波数を有する第２クロック信号が供給される少なくとも
１個のレジスタを具え、その第２加算器に第１加算器の
出力信号を供給すると共に当該第２加算器の出力信号の
下位ビットを前記少なくとも１個のレジスタを介して供
給するよう構成された第１ノイズシェーパに接続する。
このノイズシェーパは、前記刊行物の第２図からも既知
のように、雑音信号の一部分を当該低域通過フィルタが
その通過帯域を有する周波数範囲からそれより高い周波
数範囲へシフトさせる。
実際の試行により証明されているように、輝度信号中の
雑音を低減するのが特に重要である。この目的のために
色信号を抑圧する別の低域通過フィルタを第１ノイズシ
ェーパの前に配置する。この場合は、色信号を再生する
ために第１加算器の出力端子を色信号を通す帯域通過フ
ィルタに接続する。
雑音を低減するのが特に重要である。この目的のために
色信号を抑圧する別の低域通過フィルタを第１ノイズシ
ェーパの前に配置する。この場合は、色信号を再生する
ために第１加算器の出力端子を色信号を通す帯域通過フ
ィルタに接続する。
色信号中の雑音も第２のノイズシェーパを用いて低減す
ることができる。この目的のために、前記の帯域通過フ
ィルタを、第３加算器と前記の第２クロック信号が供給
される少なくとも２個の直列配置のレジスタを具え、そ
の第３加算器に第１加算器の出力信号を供給すると共に
当該第３加算器の出力信号の下位ビットを前記少なくと
も２個のレジスタを介して供給するように構成された第
２ノイズシェーパに接続する。
ることができる。この目的のために、前記の帯域通過フ
ィルタを、第３加算器と前記の第２クロック信号が供給
される少なくとも２個の直列配置のレジスタを具え、そ
の第３加算器に第１加算器の出力信号を供給すると共に
当該第３加算器の出力信号の下位ビットを前記少なくと
も２個のレジスタを介して供給するように構成された第
２ノイズシェーパに接続する。
図面につき本発明を説明する。
第１図は本発明によるディジタル低域通過フィルタを含
むテレビジョン受信機の一部を示すもので、高周波ビデ
オ信号がアンテナ１から受信されて、チューナ、画像中
間周波増幅器及び画像中間周波復調器を含む回路２に供
給される。中間周波テレビジョン信号はビデオ復調器３
において低周波テレビジョン信号に変換される。次のア
ナログ−ディジタル変換器４においてアナログ信号がデ
ィジタル信号に変換され、このディジタル信号は２進符
号サンプル値として変換器４の出力端子に得られる。サ
ンプリング周波数T1が20.25MHzのこのアナログ−ディジ
タル変換器４のディジタル出力信号は７ビットの分解能
を有し、ディジタル低域通過フィルタ６の入力端子５に
供給される。
むテレビジョン受信機の一部を示すもので、高周波ビデ
オ信号がアンテナ１から受信されて、チューナ、画像中
間周波増幅器及び画像中間周波復調器を含む回路２に供
給される。中間周波テレビジョン信号はビデオ復調器３
において低周波テレビジョン信号に変換される。次のア
ナログ−ディジタル変換器４においてアナログ信号がデ
ィジタル信号に変換され、このディジタル信号は２進符
号サンプル値として変換器４の出力端子に得られる。サ
ンプリング周波数T1が20.25MHzのこのアナログ−ディジ
タル変換器４のディジタル出力信号は７ビットの分解能
を有し、ディジタル低域通過フィルタ６の入力端子５に
供給される。
第２図はディジタル低域通過フィルタの第１の実施例を
示す。この低域通過フィルタの入力端子５はレジスタ10
の入力端子でもあり、切換スイッチ20の第１入力端子30
にも接続する。このレジスタの後に更に４個の直列配置
のレジスタ11〜14がある。レジスタ10の出力端子を切換
スイッチ21の第１入力端子31に、レジスタ11の出力端子
を切換スイッチ22の第１入力端子32に、レジスタ12の出
力端子を切換スイッチ23の第１入力端子33に、レジスタ
13の出力端子を切換スイッチ24の第１入力端子34にそれ
ぞれ接続する。更に、レジスタ14の出力端子を切換スイ
ッチ20の第２入力端子35に、レジスタ13の出力端子を切
換スイッチ21の第２入力端子36に、レジスタ12の出力端
子を切換スイッチ22の第２入力端子37に、レジスタ11の
出力端子を切換スイッチ23の第２入力端子38に、レジス
タ10の出力端子を切換スイッチ24の第２入力端子39にそ
ぞれ接続する。更に、クロック信号T1をレジスタ10〜14
に供給する。
示す。この低域通過フィルタの入力端子５はレジスタ10
の入力端子でもあり、切換スイッチ20の第１入力端子30
にも接続する。このレジスタの後に更に４個の直列配置
のレジスタ11〜14がある。レジスタ10の出力端子を切換
スイッチ21の第１入力端子31に、レジスタ11の出力端子
を切換スイッチ22の第１入力端子32に、レジスタ12の出
力端子を切換スイッチ23の第１入力端子33に、レジスタ
13の出力端子を切換スイッチ24の第１入力端子34にそれ
ぞれ接続する。更に、レジスタ14の出力端子を切換スイ
ッチ20の第２入力端子35に、レジスタ13の出力端子を切
換スイッチ21の第２入力端子36に、レジスタ12の出力端
子を切換スイッチ22の第２入力端子37に、レジスタ11の
出力端子を切換スイッチ23の第２入力端子38に、レジス
タ10の出力端子を切換スイッチ24の第２入力端子39にそ
ぞれ接続する。更に、クロック信号T1をレジスタ10〜14
に供給する。
切換スイッチ20〜24の出力信号はレジスタ46〜50に供給
する。即ち、切換スイッチ20の出力端子40をレジスタ46
に、切換スイッチ21の出力端子41をレジスタ47に、切換
スイッチ22の出力端子42をレジスタ48に、切換スイッチ
23の出力端子43をレジスタ49に、切換スイッチ24の出力
端子44をレジスタ50にそれぞれ接続する。6.75MHzの周
波数を有するスイッチング信号T2を切換スイッチ20〜24
に供給する。切換スイッチ20〜24は第１位置のときその
第１入力端子を出力端子に接続し、第２位置のときは第
２入力端子を出力端子に接続する。レジスタ46〜50には
13.5MHzの周波数を有するクロック信号T3を供給する。
する。即ち、切換スイッチ20の出力端子40をレジスタ46
に、切換スイッチ21の出力端子41をレジスタ47に、切換
スイッチ22の出力端子42をレジスタ48に、切換スイッチ
23の出力端子43をレジスタ49に、切換スイッチ24の出力
端子44をレジスタ50にそれぞれ接続する。6.75MHzの周
波数を有するスイッチング信号T2を切換スイッチ20〜24
に供給する。切換スイッチ20〜24は第１位置のときその
第１入力端子を出力端子に接続し、第２位置のときは第
２入力端子を出力端子に接続する。レジスタ46〜50には
13.5MHzの周波数を有するクロック信号T3を供給する。
レジスタ46〜50の出力信号は各別の乗算器において読出
し専用メモリにストアされている当該乗算器に割当てら
れた係数で乗算する。従って、乗算器51を読出し専用メ
モリ52とレジスタ46に接続し、乗算器53を読出し専用メ
モリ54とレジスタ47に接続し、乗算器55を読出し専用メ
モリ56とレジスタ48に接続し、乗算器57を読出し専用メ
モリ58とレジスタ49に接続し、乗算器59を読出し専用メ
モリ60とレジスタ50に接続する。読出し専用メモリ52,5
4,56,58及び60には係数u1〜u5がストアしてある。乗算
器51,53,55,57及び59の出力信号は加算器61において互
いに加算する。この加算器61での加算処理の結果をクロ
ック信号T3を受信するレジスタ62に供給する。
し専用メモリにストアされている当該乗算器に割当てら
れた係数で乗算する。従って、乗算器51を読出し専用メ
モリ52とレジスタ46に接続し、乗算器53を読出し専用メ
モリ54とレジスタ47に接続し、乗算器55を読出し専用メ
モリ56とレジスタ48に接続し、乗算器57を読出し専用メ
モリ58とレジスタ49に接続し、乗算器59を読出し専用メ
モリ60とレジスタ50に接続する。読出し専用メモリ52,5
4,56,58及び60には係数u1〜u5がストアしてある。乗算
器51,53,55,57及び59の出力信号は加算器61において互
いに加算する。この加算器61での加算処理の結果をクロ
ック信号T3を受信するレジスタ62に供給する。
レジスタ14の出力端子に接続された第１入力端子とレジ
スタ10の入力端子５に接続された第２入力端子を有する
第６切換スイッチと、この切換スイッチの出力端子に接
続された第６レジスタと、このレジスタ及び第６読出し
専用メモリに結合された第６乗算器は、後述するように
係数u6が略々０に等しいために不要になる。
スタ10の入力端子５に接続された第２入力端子を有する
第６切換スイッチと、この切換スイッチの出力端子に接
続された第６レジスタと、このレジスタ及び第６読出し
専用メモリに結合された第６乗算器は、後述するように
係数u6が略々０に等しいために不要になる。
第３図は３個のクロック信号T1,T2,及びT3の波形を示
し、この図を参照して第２図のディジタル低域通過フィ
ルタを説明する。新しいサンプル値はクロック信号T1の
正エッジ毎にレジスタ10〜14に入力される。切換スイッ
チ20〜24を経て供給されるサンプル値はクロック信号T3
の正エッジにレジスタ46〜50に入力される。また、同時
に切換スイッチ20〜24がクロック信号T2により切換えら
える。これら切換スイッチはクロックパルスT2の正エッ
ジの発生後に第１位置になり、負エッジの発生後に第２
位置になる。従って、新しいサンプル値は各切換動作後
に演算される。切換瞬時はこれら瞬時がクロック信号T1
の所定の基準正エッジに対し常に対称に位置するように
選定する。第３図において矢印は斯る基準正エッジを示
す。上述したように、切換スイッチ20〜24の切換瞬時は
クロック信号T2の負エッジと正エッジである。基準エッ
ジと２個の切換瞬時との間の時間隔は互いに等しく（第
３図はこの時間隔をＡで示してある）、クロック信号T1
の１周期の3/4に相当する。このクロック信号T1とT2及
び従ってクロック信号T3の時間系列の選択によって係数
の数は乗算器の数に等しくなる。
し、この図を参照して第２図のディジタル低域通過フィ
ルタを説明する。新しいサンプル値はクロック信号T1の
正エッジ毎にレジスタ10〜14に入力される。切換スイッ
チ20〜24を経て供給されるサンプル値はクロック信号T3
の正エッジにレジスタ46〜50に入力される。また、同時
に切換スイッチ20〜24がクロック信号T2により切換えら
える。これら切換スイッチはクロックパルスT2の正エッ
ジの発生後に第１位置になり、負エッジの発生後に第２
位置になる。従って、新しいサンプル値は各切換動作後
に演算される。切換瞬時はこれら瞬時がクロック信号T1
の所定の基準正エッジに対し常に対称に位置するように
選定する。第３図において矢印は斯る基準正エッジを示
す。上述したように、切換スイッチ20〜24の切換瞬時は
クロック信号T2の負エッジと正エッジである。基準エッ
ジと２個の切換瞬時との間の時間隔は互いに等しく（第
３図はこの時間隔をＡで示してある）、クロック信号T1
の１周期の3/4に相当する。このクロック信号T1とT2及
び従ってクロック信号T3の時間系列の選択によって係数
の数は乗算器の数に等しくなる。
前述のように、サンプリング周波数はこのディジタル低
域通過フィルタにより1.5の比率で低減され、当該周波
数範囲（5MHzまで）内に位置する周波数成分は抑圧され
る。この低域通過フィルタの係数は次の式を用いて計算
することができる。
域通過フィルタにより1.5の比率で低減され、当該周波
数範囲（5MHzまで）内に位置する周波数成分は抑圧され
る。この低域通過フィルタの係数は次の式を用いて計算
することができる。
但し、ｄ（ｎ）＝g1（ｎ）＊g2（ｎ） （２） g1（ｎ）＝sin（（ｔ−ｎ）ｃ＊π）／（（ｔ−ｎ）
π） （３） g2（ｎ）＝0.45＋0.46＊cos（π（ｎ−ｔ）/N） （４） ここで、−Ｎ＋１ｎＮであり、ｆ（ｎ）はレジスタ
10〜14にストアされたサンプル値の副系列である。ｆ
（ｔ）は低域通過フィルタ６の出力端子の演算されたサ
ンプル値である。ｔはクロック信号T1の周期に対するク
ロック信号T1の正エッジと次の切換瞬時との間の間隔の
比であり、ｔは値0.25及び0.75を示し得る。ｄ（ｎ）は
係数の系列である。関数g1（ｎ）は周波数範囲内におけ
る矩形波関数のフーリェ変換である。理想的な低域通過
フィルタは周波数範囲内では斯かる矩形波関数で表わさ
れる。係数は有限個のサンプル値に基づくため、理想的
な低域通過フィルタの周波数応答は周波数範囲内で実現
されない。これがため、関数g1（ｎ）を窓関数g2（ｎ）
で重み付けする。ここでは窓関数g2（ｎ）としてハミン
グ−窓関数を使用する。低域通過フィルタの帯域幅は式
（３）中の係数ｃで決まり、その値としては例えば0.7
を選択した。
π） （３） g2（ｎ）＝0.45＋0.46＊cos（π（ｎ−ｔ）/N） （４） ここで、−Ｎ＋１ｎＮであり、ｆ（ｎ）はレジスタ
10〜14にストアされたサンプル値の副系列である。ｆ
（ｔ）は低域通過フィルタ６の出力端子の演算されたサ
ンプル値である。ｔはクロック信号T1の周期に対するク
ロック信号T1の正エッジと次の切換瞬時との間の間隔の
比であり、ｔは値0.25及び0.75を示し得る。ｄ（ｎ）は
係数の系列である。関数g1（ｎ）は周波数範囲内におけ
る矩形波関数のフーリェ変換である。理想的な低域通過
フィルタは周波数範囲内では斯かる矩形波関数で表わさ
れる。係数は有限個のサンプル値に基づくため、理想的
な低域通過フィルタの周波数応答は周波数範囲内で実現
されない。これがため、関数g1（ｎ）を窓関数g2（ｎ）
で重み付けする。ここでは窓関数g2（ｎ）としてハミン
グ−窓関数を使用する。低域通過フィルタの帯域幅は式
（３）中の係数ｃで決まり、その値としては例えば0.7
を選択した。
第２図に示す低域通過フィルタに対して次の係数が計算
された。
された。
ｔ＝0.25のときのｄ（３）に対する係数及び従ってｔ＝
0.75のときのｄ（−２）に対する係数は極めて小さいの
で、零に等しいものとみなして乗算器を節約する。これ
がため、第１レジスタの入力端子及び最終レジスタの出
力端子間を切換える第６切換スイッチも第２図では使用
しない。
0.75のときのｄ（−２）に対する係数は極めて小さいの
で、零に等しいものとみなして乗算器を節約する。これ
がため、第１レジスタの入力端子及び最終レジスタの出
力端子間を切換える第６切換スイッチも第２図では使用
しない。
基準サンプリング瞬時を中心に対称に位置する切換瞬時
を選択したために、係数の系列ｄ（ｎ）はｔ＝0.25のと
きとｔ＝0.75のときとで逆の順序になる。係数の計算の
ためには0.25と0.75の時間隔ｔを選択して正確な値の計
算を可能にするのが好適である。実際の例ではクロック
信号T1及びT2及び従ってクロック信号T3も多少シフトさ
せることができ、スイッチング瞬時を基準サンプリング
瞬時に対し対称にしてサンプル値が同じ係数で乗算され
るようにする必要があるだけである。
を選択したために、係数の系列ｄ（ｎ）はｔ＝0.25のと
きとｔ＝0.75のときとで逆の順序になる。係数の計算の
ためには0.25と0.75の時間隔ｔを選択して正確な値の計
算を可能にするのが好適である。実際の例ではクロック
信号T1及びT2及び従ってクロック信号T3も多少シフトさ
せることができ、スイッチング瞬時を基準サンプリング
瞬時に対し対称にしてサンプル値が同じ係数で乗算され
るようにする必要があるだけである。
本発明回路配置を用いて1.5より大きい比率の周波数低
域を得ることもできる。本発明回路は入力信号周波数と
出力信号周波数との間で比W/2（ここでＷは奇数の整
数）の周波数低域を達成するので特に有利である。この
場合には係数の数が乗算器の数より多くならない。
域を得ることもできる。本発明回路は入力信号周波数と
出力信号周波数との間で比W/2（ここでＷは奇数の整
数）の周波数低域を達成するので特に有利である。この
場合には係数の数が乗算器の数より多くならない。
乗算処理をできるだけ簡単にするために、下記の値を係
数として使用した。簡単のため、これら係数は次のよう
に表わす。
数として使用した。簡単のため、これら係数は次のよう
に表わす。
ｄ（n,t＝0.25）＝un+3 （５） 係数u1〜u5に対し次の値が得られた。
u1＝−0.0625 u2＝0.0703 u3＝0.672 u4＝0.3906 u5＝0.0703 これらの係数の場合における低域通過フィルタの周波数
応答を第４図に示す。低域通過フィルタの異なる周波数
応答を実現する必要がある場合には他の係数を計算する
必要がある。
応答を第４図に示す。低域通過フィルタの異なる周波数
応答を実現する必要がある場合には他の係数を計算する
必要がある。
第１図に更に示すように、ディジタル低域通過フィルタ
６の出力信号はクロミナンス信号を抑圧するディジタル
低域通過フィルタ70に供給される。この低域通過フィル
タ70の出力端子はノイズシェーパ72の入力端子71に接続
する。このノイズシェーパは加算器73とレジスタ74とを
具える。加算器73の入力端子でもあるこのノイズシェー
パ72の入力端子71には例えば15ビットのサンプル値が現
われる。低域通過フィルタ６における係数の乗算により
入力信号は７ビットから15ビットに増大する。レジスタ
74の出力信号が加算器73の他方の入力端子に供給され
る。加算器73の出力信号の上位の７ビットがノイズシェ
ーパ72の出力信号を構成する。下位の８ビットはレジス
タ74に供給される。低域通過フィルタ70のレジスタ74は
クロック信号T3を受信する。
６の出力信号はクロミナンス信号を抑圧するディジタル
低域通過フィルタ70に供給される。この低域通過フィル
タ70の出力端子はノイズシェーパ72の入力端子71に接続
する。このノイズシェーパは加算器73とレジスタ74とを
具える。加算器73の入力端子でもあるこのノイズシェー
パ72の入力端子71には例えば15ビットのサンプル値が現
われる。低域通過フィルタ６における係数の乗算により
入力信号は７ビットから15ビットに増大する。レジスタ
74の出力信号が加算器73の他方の入力端子に供給され
る。加算器73の出力信号の上位の７ビットがノイズシェ
ーパ72の出力信号を構成する。下位の８ビットはレジス
タ74に供給される。低域通過フィルタ70のレジスタ74は
クロック信号T3を受信する。
ノイズシェーパ72の出力信号は７ビットに丸められた輝
度信号である。下位ビットはレジスタ74を経て加算器73
に供給され、入力信号に加えられる。前記の定期刊行物
に記載されているように、ノイズシェーパによって雑音
が当該周波数範囲から異なる周波数範囲へシフトして信
号対雑音比が改善される。第５図はノイズシェーパ72の
動作の態様を示すものである。この図には当該周波数範
囲に亘る雑音を示してある。ノイズシェーパがない場合
には信号は破線で示すようにＮ＝１の一定の雑音スペク
トルを有する。ノイズシェーパ72は雑音を低周波数の信
号において低減し、高周波数の信号において増大する。
度信号である。下位ビットはレジスタ74を経て加算器73
に供給され、入力信号に加えられる。前記の定期刊行物
に記載されているように、ノイズシェーパによって雑音
が当該周波数範囲から異なる周波数範囲へシフトして信
号対雑音比が改善される。第５図はノイズシェーパ72の
動作の態様を示すものである。この図には当該周波数範
囲に亘る雑音を示してある。ノイズシェーパがない場合
には信号は破線で示すようにＮ＝１の一定の雑音スペク
トルを有する。ノイズシェーパ72は雑音を低周波数の信
号において低減し、高周波数の信号において増大する。
低域通過フィルタ６は更にクロミナンス信号のみを通す
帯域通過フィルタ80に接続する。このフィルタ80の出力
端子をノイズシェーパ82の入力端子81に接続する。この
ノイズシェーパの出力端子83にクロミナンス信号が得ら
れる。このノイズシェーパ82は加算器84と３個のレジス
タ85,86及び87を具える。ノイズシェーパ82の入力端子8
1は加算器84の入力端子である。ノイズシェーパ82の出
力として加算器84の15ビット出力信号の上位の７ビット
を用いる。下位の８ビットはレジスタ85,86及び87を介
して加算器84の他方の入力端子に供給する。更にクロッ
ク信号T3をレジスタ85,86及び87に供給すると共に帯域
通過フィルタ80に供給する。ノイズシェーパ82は4.43MH
zの色副搬送波を中心とする周波数範囲内の雑音を低減
すると共に２〜3MHzの範囲内の雑音を増大する。これを
第６図に線図的に示してある。
帯域通過フィルタ80に接続する。このフィルタ80の出力
端子をノイズシェーパ82の入力端子81に接続する。この
ノイズシェーパの出力端子83にクロミナンス信号が得ら
れる。このノイズシェーパ82は加算器84と３個のレジス
タ85,86及び87を具える。ノイズシェーパ82の入力端子8
1は加算器84の入力端子である。ノイズシェーパ82の出
力として加算器84の15ビット出力信号の上位の７ビット
を用いる。下位の８ビットはレジスタ85,86及び87を介
して加算器84の他方の入力端子に供給する。更にクロッ
ク信号T3をレジスタ85,86及び87に供給すると共に帯域
通過フィルタ80に供給する。ノイズシェーパ82は4.43MH
zの色副搬送波を中心とする周波数範囲内の雑音を低減
すると共に２〜3MHzの範囲内の雑音を増大する。これを
第６図に線図的に示してある。
低域通過フィルタ70及び帯域通過フィルタ80においても
係数の乗算によりワード長が増大する。ワード長は切捨
てにより減少させることもできる。
係数の乗算によりワード長が増大する。ワード長は切捨
てにより減少させることもできる。
低域通過フィルタ６の出力信号をノイズシェーパ72に直
接供給することもできる。これにより低周波数輝度信号
の信号対雑音比の改善が得られるが、高周波数輝度信号
及びクロミナンス信号の信号対雑音比が僅かに悪くな
る。
接供給することもできる。これにより低周波数輝度信号
の信号対雑音比の改善が得られるが、高周波数輝度信号
及びクロミナンス信号の信号対雑音比が僅かに悪くな
る。
第７図はディジタル低域通過フィルタ６の第２の実施例
を示す。低域通過フィルタの入力端子５はレジスタ100
及び乗算器105の入力端子でもある。複数個のレジスタ1
01,102,103及び104をレジスタ100に直列に接続する。各
レジスタ100〜104はクロック信号T1を受信する。レジス
タ100の出力信号を乗算器106の一方の入力端子に供給
し、その他方の入力端子を切換スイッチ121の出力端子1
20に接続する。切換スイッチ121の入力端子122を読出し
専用メモリ123に接続すると共にその他方の入力端子124
に読出し専用メモリ125に接続する。更に、読出し専用
メモリ123を切換スイッチ127の入力端子126に接続する
と共に読出し専用メモリ125をこの切換スイッチ127の他
方の入力端子128に接続する。切換スイッチ127の出力端
子129を乗算器109の一方の入力端子に接続すると共にそ
の他方の入力端子にレジスタ103の出力信号を供給す
る。
を示す。低域通過フィルタの入力端子５はレジスタ100
及び乗算器105の入力端子でもある。複数個のレジスタ1
01,102,103及び104をレジスタ100に直列に接続する。各
レジスタ100〜104はクロック信号T1を受信する。レジス
タ100の出力信号を乗算器106の一方の入力端子に供給
し、その他方の入力端子を切換スイッチ121の出力端子1
20に接続する。切換スイッチ121の入力端子122を読出し
専用メモリ123に接続すると共にその他方の入力端子124
に読出し専用メモリ125に接続する。更に、読出し専用
メモリ123を切換スイッチ127の入力端子126に接続する
と共に読出し専用メモリ125をこの切換スイッチ127の他
方の入力端子128に接続する。切換スイッチ127の出力端
子129を乗算器109の一方の入力端子に接続すると共にそ
の他方の入力端子にレジスタ103の出力信号を供給す
る。
更に他の読出し専用メモリ130を切換スイッチ132の入力
端子131と切換スイッチ134の入力端子133とに接続する
と共に、読出し専用メモリ135を切換スイッチ132の入力
端子136と切換スイッチ134の入力端子137とにする。切
換スイッチ134の出力端子138を乗算器107の一方の入力
端子に接続すると共にその他方の入力端子にレジスタ10
1の出力信号を供給し、切換スイッチ132の出力端子139
を乗算器108の一方の入力端子に接続すると共にその他
方の入力端子にレジスタ102の出力信号を供給する。
端子131と切換スイッチ134の入力端子133とに接続する
と共に、読出し専用メモリ135を切換スイッチ132の入力
端子136と切換スイッチ134の入力端子137とにする。切
換スイッチ134の出力端子138を乗算器107の一方の入力
端子に接続すると共にその他方の入力端子にレジスタ10
1の出力信号を供給し、切換スイッチ132の出力端子139
を乗算器108の一方の入力端子に接続すると共にその他
方の入力端子にレジスタ102の出力信号を供給する。
最終レジスタ104の出力端子を他の乗算器110の入力端子
に供給し、その他方の入力端子を切換スイッチ141の出
力端子140に接続する。この切換スイッチ141の一方の入
力端子142を読出し専用メモリ143に、その他方の入力端
子144を読出し専用メモリ145にそれぞれ接続する。出力
端子148を乗算器105の他方の入力端子に接続した切換ス
イッチ147の一方の入力端子146を読出し専用メモリ143
に、その他方の入力端子149を読出し専用メモリ145にそ
れぞれ接続する。乗算器105〜110の出力信号を加算器15
0で加算する。加算器150の出力信号を他のレジスタ151
に供給する。斯くしてこの低域通過フィルタの出力信号
はレジスタ151の出力端子に得られる。切換スイッチ12
1,127,132、134,141及び147はクロック信号T2で制御さ
れ、レジスタ151にはクロック信号T3が供給される。
に供給し、その他方の入力端子を切換スイッチ141の出
力端子140に接続する。この切換スイッチ141の一方の入
力端子142を読出し専用メモリ143に、その他方の入力端
子144を読出し専用メモリ145にそれぞれ接続する。出力
端子148を乗算器105の他方の入力端子に接続した切換ス
イッチ147の一方の入力端子146を読出し専用メモリ143
に、その他方の入力端子149を読出し専用メモリ145にそ
れぞれ接続する。乗算器105〜110の出力信号を加算器15
0で加算する。加算器150の出力信号を他のレジスタ151
に供給する。斯くしてこの低域通過フィルタの出力信号
はレジスタ151の出力端子に得られる。切換スイッチ12
1,127,132、134,141及び147はクロック信号T2で制御さ
れ、レジスタ151にはクロック信号T3が供給される。
切換スイッチ121,127,132,134,141及び147が第１位置の
とき、切換スイッチ121の出力端子が入力端子124に、切
換スイッチ127の出力端子129が入力端子126に、切換ス
イッチ132の出力端子139が入力端子136に、切換スイッ
チ134の出力端子138が入力端子133に、切換スイッチ141
の出力端子140が入力端子142に、切換スイッチ147の出
力端子148が入力端子149にそれぞれ接続される。第２位
置では各切換スイッチの出力端子が他方の入力端子に接
続される。読出し専用メモリ123,125,130,135及び145に
は係数u1〜u5が蓄積される。読出し専用メモリ143は前
述したように零に等しい第６係数用に使用し得るもので
ある。
とき、切換スイッチ121の出力端子が入力端子124に、切
換スイッチ127の出力端子129が入力端子126に、切換ス
イッチ132の出力端子139が入力端子136に、切換スイッ
チ134の出力端子138が入力端子133に、切換スイッチ141
の出力端子140が入力端子142に、切換スイッチ147の出
力端子148が入力端子149にそれぞれ接続される。第２位
置では各切換スイッチの出力端子が他方の入力端子に接
続される。読出し専用メモリ123,125,130,135及び145に
は係数u1〜u5が蓄積される。読出し専用メモリ143は前
述したように零に等しい第６係数用に使用し得るもので
ある。
第１図は本発明ディジタル低域通過フィルタを含むテレ
ビジョン受信機の一部のブロック回路図、 第２図は本発明ディジタル低域通過フィルタの第１実施
例のブロック回路図、 第３図は第２図の回路の動作説明用波形図、 第４図は第２図のディジタル低域通過フィルタの周波応
答を示す図、 第５図及び第６図は第１図のノイズシェーパ72及び82の
出力の雑音スペクトルを示す図、 第７図は本発明ディジタル低域通過フィルタの第２実施
例のブロック回路図である。 ６……ディジタル低域通過フィルタ 10〜14……直列配置のレジスタ 20〜24……切換スイッチ、46〜50……レジスタ 51,53,55,57,59……乗算器 52,54,56,58,60……読出し専用メモリ 61……加算器、62……レジスタ T1,T2,T3……クロック信号 u1,u2,u3,u4,u5……係数 70……ディジタル低域通過フィルタ 72……ノイズシェーパ、73……加算器 74……レジスタ、80……帯域通過フィルタ 82……ノイズシェーパ、84……加算器 84,86,87……レジスタ、100〜104……レジスタ 105〜110……乗算器 121,127,132,134,141,147……切換スイッチ 123,125,130,135,143,145……読出し専用メモリ 150……加算器、151……レジスタ
ビジョン受信機の一部のブロック回路図、 第２図は本発明ディジタル低域通過フィルタの第１実施
例のブロック回路図、 第３図は第２図の回路の動作説明用波形図、 第４図は第２図のディジタル低域通過フィルタの周波応
答を示す図、 第５図及び第６図は第１図のノイズシェーパ72及び82の
出力の雑音スペクトルを示す図、 第７図は本発明ディジタル低域通過フィルタの第２実施
例のブロック回路図である。 ６……ディジタル低域通過フィルタ 10〜14……直列配置のレジスタ 20〜24……切換スイッチ、46〜50……レジスタ 51,53,55,57,59……乗算器 52,54,56,58,60……読出し専用メモリ 61……加算器、62……レジスタ T1,T2,T3……クロック信号 u1,u2,u3,u4,u5……係数 70……ディジタル低域通過フィルタ 72……ノイズシェーパ、73……加算器 74……レジスタ、80……帯域通過フィルタ 82……ノイズシェーパ、84……加算器 84,86,87……レジスタ、100〜104……レジスタ 105〜110……乗算器 121,127,132,134,141,147……切換スイッチ 123,125,130,135,143,145……読出し専用メモリ 150……加算器、151……レジスタ
フロントページの続き (72)発明者 オットー・レオ・ヴァルムス ドイツ連邦共和国 2000 ハンブルク 20 オスターシュトラーセ 156 (72)発明者 ヴァルター・ハインリッヒ・デマー ドイツ連邦共和国 2000 ハンブルク 54 ゾルトマンヴェーク 15 (56)参考文献 特開 昭59−23614（ＪＰ，Ａ) 特開 昭60−20616（ＪＰ，Ａ) 特開 昭60−225278（ＪＰ，Ａ) 特開 昭59−90472（ＪＰ，Ａ) 特公 昭60−31127（ＪＰ，Ｂ２) 米国特許4779128（ＵＳ，Ａ) 欧州特許出願公開221617（ＥＰ，Ａ)
Claims (10)
- 【請求項１】ｍ個の直列配置のレジスタ（10〜14;100〜
104）を具え、第１クロック信号（T1）で決まる第１サ
ンプリング周波数を有する振幅離散サンプル値の系列で
与えられるディジタル入力信号をこれらレジスタの第１
レジスタ（10;100）に供給し、更にこの第１レジスタの
入力端子及び前記ｍ個のレジスタの出力端子における
（ｍ＋１）個のサンプル値の副系列に切換可能な係数を
第３クロック信号（T3）により決まる第３サンプリング
周波数で乗算する乗算器（51,53,55,57,59;105〜110）
と、これら乗算器の出力信号が供給される第１加算器
（61;150）とを具えて成るディジタル低域通過フィルタ
において、各乗算器の２個の入力端子の一方に切換スイ
ッチ（20〜24;121,127,132,134,141,147）を配置して、
該スイッチの一方の位置において前記サンプル値の副系
列の第ｊ番サンプル値を、他方の位置において前記サン
プル値の副系列の第ｋ番サンプル値を常に同じ係数で乗
算するようにし（ここで、１ｊｍ＋1,1ｋｍ＋
１及びｊ＋ｋ＝ｍ＋２）、且つ第２クロック信号（T2）
の周波数に相当する前記切換スイッチの切換周波数に対
する前記第１サンプリング周波数の比ｎを２より大きい
整数にすると共に前記切換スイッチの２個の切換瞬時を
前記第１サンプリング周波数を有する振幅離散サンプル
値の系列のｎ番目毎のサンプリング瞬時に対し対称にし
てあることを特徴とするディジタル低域通過フィルタ。 - 【請求項２】前記切換スイッチは前記乗算器の、前記副
系列のサンプル値が供給される入力端子の前に配置して
あることを特徴とする特許請求の範囲第１記載のディジ
タル低域通過フィルタ（第２図）。 - 【請求項３】前記切換スイッチは前記乗算器の、係数が
供給される入力端子の前に配置してあることを特徴とす
る特許請求の範囲第１記載のディジタル低域通過フィル
タ（第７図）。 - 【請求項４】前記乗算器の一方の入力端子が係数を蓄積
する少なくとも１個の読出し専用メモリ（52,54,56,58,
60;123,125,130,135,143,145）に結合されるようにして
あることを特徴とする特許請求の範囲第１〜３の何れか
に記載のディジタル低域通過フィルタ。 - 【請求項５】前記直列配置のレジスタの数ｍを５にする
と共に第１前記サンプリング周波数対切換周波数比ｎを
３にしてあることを特徴とする特許請求の範囲第１〜４
の何れかに記載のディジタル低域通過フィルタ。 - 【請求項６】ｍ個の直列配置のレジスタ（10〜14;100〜
104）を具え、第１クロック信号（T1）で決まる第１サ
ンプリング周波数を有する振幅離散サンプル値の系列で
与えられるディジタル入力信号をこれらレジスタの第１
レジスタ（10;100）に供給し、更にこの第１レジスタの
入力端子及び前記ｍ個のレジスタの出力端子における
（ｍ＋１）個のサンプル値の副系列に切換可能な係数を
第３クロック信号（T3）により決まる第３サンプリング
周波数で乗算する乗算器（51,53,55,57,59;105〜110）
と、これら乗算器の出力信号が供給される第１加算器
（61;150）とを具えて成るディジタル低域通過フィルタ
において、各乗算器の２個の入力端子の一方に切換スイ
ッチ（20〜24;121,127,132,134,141,147）を配置して、
該スイッチの一方の位置において前記サンプル値の副系
列の第ｊ番サンプル値を、他方の位置において前記サン
プル値の副系列の第ｋ番サンプル値を常に同じ係数で乗
算するようにし（ここで、１ｊｍ＋1,1ｋｍ＋
１及びｊ＋ｋ＝ｍ＋２）、且つ第２クロック信号（T2）
の周波数に相当する前記切換スイッチの切換周波数に対
する前記第１サンプリング周波数の比ｎを２より大きい
整数にすると共に前記切換スイッチの２個の切換瞬時を
前記第１サンプリング周波数を有する振幅離散サンプル
値の系列のｎ番目毎のサンプリング瞬時に対し対称にし
てあるディジタル低域通過フィルタを具えるカラーテレ
ビジョン受信機において、ビデオ復調器（３）をA/D変
換器（４）に結合し、該変換器の出力端子を前記フィル
タの第１レジスタに接続してあることを特徴とするカラ
ーテレビジョン受信機。 - 【請求項７】前記直列配置のレジスタの数ｍを５にする
と共に前記第１サンプリング周波数対切換周波数比ｎを
３にしてある特許請求の範囲第６記載のカラーテレビジ
ョン受信機において、前記第１加算器の出力端子を、第
２加算器（73）と前記切換周波数の２倍のクロック周波
数を有する第３クロック信号を受信する少なくとも１個
のレジスタ（74）とを具え、その第２加算器に前記第１
加算器の出力信号を供給すると共に当該第２加算器の出
力信号の下位ビットを前記少なくとも１個のレジスタを
経て供給するように構成された第１ノイズシェーパ（7
2）に結合してあることを特徴とするカラーテレビジョ
ン受信機。 - 【請求項８】特許請求の範囲７記載のカラーテレビジョ
ン受信機において、色信号を抑圧する他の低域通過フィ
ルタ（70）を前記第１ノイズシェーパの前に配置してあ
ることを特徴とするカラーテレビジョン受信機。 - 【請求項９】特許請求の範囲７又は８記載のカラーテレ
ビジョン受信機において、前記第１加算器の出力端子を
色信号を通す帯域通過フィルタ（30）に結合してあるこ
とを特徴とするカラーテレビジョン受信機。 - 【請求項１０】特許請求の範囲９記載のカラーテレビジ
ョン受信機において、前記の帯域通過フィルタを、第３
加算器（84）と前記の第３クロック信号が供給される少
なくとも２個の直列配置のレジスタ（85,86,87）を具
え、その第３加算器に前記第１加算器の出力信号を供給
すると共に当該第３加算器の出力信号の下位ビットを前
記少なくとも２個のレジスタを介して供給するように構
成された第２ノイズシェーパ（82）に結合してあること
を特徴とするカラーテレビジョン受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19853539172 DE3539172A1 (de) | 1985-11-05 | 1985-11-05 | Digitales tiefpassfilter |
| DE3539172.3 | 1985-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114314A JPS62114314A (ja) | 1987-05-26 |
| JPH0744422B2 true JPH0744422B2 (ja) | 1995-05-15 |
Family
ID=6285186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259631A Expired - Lifetime JPH0744422B2 (ja) | 1985-11-05 | 1986-11-01 | デイジタル低域通過フイルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4779128A (ja) |
| EP (1) | EP0221617B1 (ja) |
| JP (1) | JPH0744422B2 (ja) |
| DE (2) | DE3539172A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3539172A1 (de) | 1985-11-05 | 1987-05-21 | Philips Patentverwaltung | Digitales tiefpassfilter |
| JP2508616B2 (ja) * | 1992-12-21 | 1996-06-19 | 日本プレシジョン・サーキッツ株式会社 | サンプリングレ―トコンバ―タ |
| DE59401661D1 (de) * | 1993-03-24 | 1997-03-06 | Blaupunkt Werke Gmbh | Digitales filter |
| JP3414336B2 (ja) * | 1999-11-04 | 2003-06-09 | 日本電気株式会社 | Ｆｉｒフィルタ、ランプアップ・ランプダウン回路 |
| DE60127126T2 (de) * | 2001-09-28 | 2007-11-22 | Sony Deutschland Gmbh | Realisierung eines digitalen Filters |
| JP4952622B2 (ja) * | 2008-03-11 | 2012-06-13 | 本田技研工業株式会社 | 自動二輪車のスクリーン装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4779128A (en) | 1985-11-05 | 1988-10-18 | U.S. Philips Corp. | Digital low-pass filter with improved frequency reduction characteristics |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031127B2 (ja) * | 1976-02-06 | 1985-07-20 | 日本電気株式会社 | デイジタル・フイルタ |
| US4422094A (en) * | 1981-11-06 | 1983-12-20 | Rca Corporation | Digital signal processor with symmetrical transfer characteristic |
| US4355326A (en) * | 1981-02-11 | 1982-10-19 | Zenith Radio Corporation | Bandwidth enhancement network for color television signals |
| AU1739283A (en) * | 1982-08-04 | 1984-02-09 | Rca Corp. | Decimating and demodulating fir filters for digital video processors |
| DE3268445D1 (en) * | 1982-10-09 | 1986-02-20 | Itt Ind Gmbh Deutsche | Integrated digital filter circuit for the luminance channel of colour television sets |
| DE3333275A1 (de) * | 1983-09-15 | 1985-04-18 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Uebertragungsanordnung fuer digitale signale |
-
1985
- 1985-11-05 DE DE19853539172 patent/DE3539172A1/de not_active Withdrawn
-
1986
- 1986-11-01 JP JP61259631A patent/JPH0744422B2/ja not_active Expired - Lifetime
- 1986-11-03 EP EP86201913A patent/EP0221617B1/de not_active Expired - Lifetime
- 1986-11-03 DE DE3650487T patent/DE3650487D1/de not_active Expired - Fee Related
- 1986-11-05 US US06/927,782 patent/US4779128A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4779128A (en) | 1985-11-05 | 1988-10-18 | U.S. Philips Corp. | Digital low-pass filter with improved frequency reduction characteristics |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62114314A (ja) | 1987-05-26 |
| DE3539172A1 (de) | 1987-05-21 |
| EP0221617B1 (de) | 1996-02-28 |
| DE3650487D1 (de) | 1996-04-04 |
| EP0221617A3 (en) | 1989-03-29 |
| EP0221617A2 (de) | 1987-05-13 |
| US4779128A (en) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU683082B2 (en) | UHF/L-band monolithic direct digital receiver | |
| US4506228A (en) | Digital FM detector | |
| CA2277756C (en) | Flexible and programmable delta-sigma analog signal converter | |
| US4591832A (en) | Digital-to-analog conversion system as for use in a digital TV receiver | |
| US5512946A (en) | Digital video signal processing device and TV camera device arranged to use it | |
| JP3392670B2 (ja) | サンプリング装置 | |
| JP2696901B2 (ja) | サンプリング周波数変換回路 | |
| EP0962057A1 (en) | A method of and a device for analog signal sampling | |
| US5798724A (en) | Interpolating digital to analog converter architecture for improved spurious signal suppression | |
| US4736392A (en) | Demodulator for digital FM signals | |
| CA2152658A1 (en) | Sample rate converter and sample rate conversion method | |
| US5113189A (en) | Frequency translating coherent analog to digital conversion system for modulated signals | |
| KR100540304B1 (ko) | 다중 표준 수신 | |
| JPH07105956B2 (ja) | テレビジヨン信号の原色アナログ信号を発生する回路 | |
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| US4167731A (en) | Integrating code converter | |
| US4506294A (en) | Solid state camera | |
| JPH0744422B2 (ja) | デイジタル低域通過フイルタ | |
| US5825756A (en) | Receiver for FM data multiplex broadcasting | |
| US5410498A (en) | Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response | |
| US4106053A (en) | Digital sampling rate conversion of color TV signal | |
| KR100360632B1 (ko) | 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법 | |
| US20020105594A1 (en) | Signal processing apparatus | |
| US5848100A (en) | Frequency conversion and modulation circuits | |
| JP2811647B2 (ja) | デジタル色差信号の変調方式 |