JPH0744545B2 - Ａｔｍセル分解／組立てシステム - Google Patents

Ａｔｍセル分解／組立てシステム

Info

Publication number
JPH0744545B2
JPH0744545B2 JP5027297A JP2729793A JPH0744545B2 JP H0744545 B2 JPH0744545 B2 JP H0744545B2 JP 5027297 A JP5027297 A JP 5027297A JP 2729793 A JP2729793 A JP 2729793A JP H0744545 B2 JPH0744545 B2 JP H0744545B2
Authority
JP
Japan
Prior art keywords
address
cell
atm
address table
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5027297A
Other languages
English (en)
Other versions
JPH06224930A (ja
Inventor
正浩 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5027297A priority Critical patent/JPH0744545B2/ja
Priority to EP94100676A priority patent/EP0609692B1/en
Priority to DE69423923T priority patent/DE69423923T2/de
Priority to US08/182,987 priority patent/US5440552A/en
Publication of JPH06224930A publication Critical patent/JPH06224930A/ja
Publication of JPH0744545B2 publication Critical patent/JPH0744545B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＡＴＭ（Ａｓｙｎｃｈｒ
ｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セルの分解
／組立てシステムに関し、特にＡＴＭセルを分解し組立
てる際に送信アドレス情報を学習するためのアドレステ
ーブルの管理制御方式に関するものである。
【０００２】
【従来の技術】イサーネット等のＬＡＮ（ローカルエリ
アネットワーク）から受信したパケットの様なＶＢＲ
（Ｖａｒｉａｂｌｅ ｂｉｔ ｒａｔｅ：可変速度）系
データを、ＡＴＭセルに分解／組立てるＣＬＡＤ（Ｃｅ
ｌｌ ａｓｓｅｍｂｌｙ／ｄｅａｓｓｅｍｂｌｙ：クラ
ッド）部においては、アドレス情報を登録するためのア
ドレステーブルを設けておき、受信ＡＴＭセルに含まれ
るアドレス情報、すなわち送信元を示す送信元アドレス
ＳＡや、ＡＴＭレイヤ上で同一物理レイヤコネクション
に多重される異なる仮想パスリンクを識別するための仮
想パス識別子ＶＰＩ（Ｖｉｒｔｕａｌ ｐａｔｈ ｉｄ
ｅｎｔｉｆｉｅｒ）や、仮想パスコネクション内の異な
る仮想チャネルリンクを識別するための仮想チャネル識
別子ＶＣＩ（Ｖｉｒｔｕａｌ ｃｈａｎｎｅｌ ｉｄｅ
ｎｔｉｆｉｅｒ）を登録しておく。
【０００３】そして、ＬＡＮからの受信パケットデータ
をＡＴＭセルに分解生成するときに、この受信パケット
データの送信先アドレスＤＡを検索キーとして当該アド
レステーブルを検索し、この検索されたＶＰＩ，ＶＣＩ
を用いてＡＴＭセルを生成するようになっている。
【０００４】従来のこのアドレステーブルの管理制御方
式では、一般に、受信したＡＴＭセルのメッセージに含
まれる送信元アドレスＳＡ，ＶＰＩ，ＶＣＩをアドレス
テーブルに登録する際には、このテーブルを検索して未
登録であれば追加登録し、登録済みであれば登録内容の
更新を行うようになっている。
【０００５】
【発明が解決しようとする課題】この様な従来のアドレ
ス学習時のアドレステーブル管理制御方式では、ＡＴＭ
セルによって受信したメッセージ毎にアドレステーブル
を検索しているので、検索時間が大となり、よってアド
レス学習のための負荷が大きくなるという欠点がある。
【０００６】そこで、本発明はかかる従来技術の欠点を
解決すべくなされたものであって、その目的とするとこ
ろは、アドレス学習のための負荷を大きくすることなく
効率良いアドレス学習を可能としたＡＴＭセル分解／組
立てシステムを提供することにある。
【０００７】
【課題を解決するための手段】本発明によるＡＴＭセル
分解／組立てシステムは、受信ＡＴＭ（Ａｓｙｎｃｈｒ
ｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セルを順次
蓄積するセル受信バッファと、このセル受信バッファに
蓄積されたＡＴＭセルをパケットデータに組立てるパケ
ット生成手段と、前記受信ＡＴＭセルに含まれるアドレ
ス情報を登録するアドレステーブルと、受信パケットデ
ータを順次蓄積するパケット受信バッファと、このパケ
ット受信バッファに蓄積されたパケットデータを、前記
アドレステーブルに登録されているアドレス情報を検索
参照しつつＡＴＭセルに分解するセル生成手段と、前記
アドレステーブルの登録及び検索制御を行う制御手段と
を含み、前記制御手段は、登録時に前記受信ＡＴＭセル
の全てのアドレス情報を前記アドレステーブルへ登録
し、前記ＡＴＭセルをパケットデータに組立てる処理の
空き時間があるか前記アドレステーブルの空きが無くな
ったときに、前記アドレステーブルの同一アドレス情報
の単一化処理を行うよう構成したことを特徴とする。
【０００８】
【実施例】以下に本発明の実施例を図面を用いて説明す
る。
【０００９】図１は本発明の実施例を示す概略システム
ブロックである。図において、セル受信バッファ１は受
信したＡＴＭセルを順次蓄積し、そのセルのうちＢＯＭ
セル（Ｂｅｇｉｎｉｎｇ ｏｆ ｍｅｓｓａｇｅ のセ
ルであり、１つのメッセージの先頭セル）に含まれるＶ
ＰＩ，ＶＣＩ及び送信元アドレスＳＡ等のアドレス情報
をアドレステーブル２へ登録する。
【００１０】パケット生成部３はセル受信バッファ１の
蓄積セルをパケットデータに組立ててパケットの形式と
してＬＡＮへ送出する。
【００１１】パケット送信バッファ４はＬＡＮからのパ
ケットデータを順次蓄積し、各パケットの宛先アドレス
ＤＡに対応するＶＰＩ及びＶＣＩをアドレステーブル２
から検索する。セル生成部５はパケット受信バッファ４
から取出したパケットとアドレステーブル２から検索し
たＶＰＩ及びＶＣＩを用いてＡＴＭセルを生成し、装置
内のバスへ送信する。
【００１２】このアドレステーブル２の登録状態は図３
にその一例が示されており、宛先アドレスＤＡフィール
ド，ＶＰＩフィールド，ＶＣＩフィールドが夫々対応す
るエントリとして登録される。
【００１３】この登録は、先述した如く、セル受信バッ
ファ１にて受信されたＡＴＭセルのＢＯＭセル内の送信
元アドレスＳＡが、テーブル２内の宛先アドレスＤＡに
登録されることになるが、その理由は、セル生成部５で
受信パケットデータをＡＴＭセルに分解するときに、受
信パケットデータの宛先アドレスＤＡに対応するＶＰＩ
及びＶＣＩが必要であり、この宛先アドレスＤＡはすな
わち登録時の送信元アドレスＳＡに他ならないからであ
る。
【００１４】アドレステーブル制御部６はアドレステー
ブル２の登録，検索制御及びソート制御等を行うもので
あり、登録時は受信ＡＴＭセルの全てのアドレス情報を
テーブル２へ登録する様制御し、テーブル２の空き領域
がなくなったり、また受信ＡＴＭセルをパケットデータ
に組立てる処理の空き時間があるときに、テーブルのソ
ートを行って同一アドレス情報の単一化処理を行うもの
である。
【００１５】図２は図１に示した本発明の実施例の動作
を示すフローチャートである。受信されたＡＴＭセルは
セル受信バッファ１から順番に取出される（ステップＳ
１）。この取出されたセルのうちＢＯＭセルに付加され
ているアドレス情報でいるＶＰＩ，ＶＣＩ及び送信元ア
ドレスＳＡをアドレステーブル２へ登録する（ステップ
Ｓ２）。
【００１６】この場合のアドレステーブル２への登録方
法は、既登録の有無にかかわらず全てのＢＯＭセルのア
ドレス情報を登録するものであり、よって従来の様に登
録の有無を調べる学習は行わないので、登録時の時間は
少くなるのである。
【００１７】尚、ステップＳ２に示す如く、セルの送信
元アドレスＳＡはテーブル２のＤＡフィールドに、ＶＰ
ＩはＶＰＩフィールドに、ＶＣＩはＶＣＩフィールドに
夫々登録されることは前述した如くであり、空き領域に
順次追加登録されて行うことになる。
【００１８】パケット生成部３においては、受信ＡＴＭ
セルをパケットデータに組立ててパケットの形式にして
ＬＡＮへ送出する。
【００１９】一方、ＬＡＮから受信したパケットはパケ
ット受信バッファ４へ順次蓄積され、この蓄積パケット
は順番に取出されて各パケットの宛先アドレスＤＡを検
索キーとしてテーブル２の検索が行われ、宛先アドレス
ＤＡに対応するＶＰＩ，ＶＣＩがテーブル２から読出さ
れる。
【００２０】このバッファ４から取出されたパケットを
アドレステーブル２から検索されて読出されたＶＰＩ，
ＶＣＩを用いて、セル生成部５はＡＴＭセルを作成し、
装置内のバスへ送信する。
【００２１】ステップＳ２において、アドレス情報が順
次テーブル２内へ登録されて行くが、このとき送信元が
同じセルを複数受信したとすると、登録の有無は調べな
いため、テーブル２には同じアドレス情報が複数登録さ
れることになる。
【００２２】アドレステーブル２に未だ空き領域が存在
し（ステップＳ３）、セル受信バッファ１に蓄えられた
セルの数が予め定められている閾値以上であれば（ステ
ップＳ４）、セル受信バッファ１からのセルの引取り
（ステップＳ１）とアドレステーブル２へのアドレス情
報の登録（ステップＳ２）との処理は続行される。
【００２３】セル受信バッファ１に蓄えられたセルの数
が閾値に満たなければ（ステップＳ４）、パケットデー
タ生成処理の空き時間が存在することになるので、この
処理の空き時間を利用してアドレステーブル２をＤＡフ
ィールドによるデータの並べ替え（ソート）を行う（ス
テップＳ５）。その結果、同じアドレスの値を有するエ
ントリが複数存在すれば、１つを残して他は削除する
（ステップＳ６）。
【００２４】また、アドレステーブル２の全ての領域に
データが書込まれてそれ以上書込めなくなった場合には
（ステップＳ３）、ステップＳ５，Ｓ６と同一処理を行
って登録データの単一化を行う。以上のステップＳ３〜
Ｓ６の処理はアドレステーブル制御部６が行う。
【００２５】
【発明の効果】この様に、アドレス情報をアドレステー
ブルへ登録するときには、登録の有無を調べることなく
全て登録を行い、テーブルに空きがなくなったり、また
はセル処理のための空き時間がある場合に、テーブルを
ＤＡフィールドによりソートして同一アドレスの単一化
を行うことで、以下の如き効果がある。
【００２６】ＡＴＭセルのメッセージ受信の度にテーブ
ルを検索してアドレス情報を登録するか否かを判定する
従来例よりも、アドレス情報は全て登録してしまい、あ
るタイミングでテーブルのソート及び単一化を行う方
が、アドレス学習の負荷を小さくでき、効率良く高速に
アドレス学習が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例のシステムブロック図である。
【図２】本発明の実施例の動作を示すフローチャートで
ある。
【図３】アドレステーブルの登録例を示す図である。
【符号の説明】
１ セル受信バッファ ２ アドレステーブル ３ パケット生成部 ４ パケット受信バッファ ５ セル生成部 ６ アドレステーブル制御部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 受信ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ
    ＴｒａｎｓｆｅｒＭｏｄｅ）セルを順次蓄積するセル
    受信バッファと、このセル受信バッファに蓄積されたＡ
    ＴＭセルをパケットデータに組立てるパケット生成手段
    と、前記受信ＡＴＭセルに含まれるアドレス情報を登録
    するアドレステーブルと、受信パケットデータを順次蓄
    積するパケット受信バッファと、このパケット受信バッ
    ファに蓄積されたパケットデータを、前記アドレステー
    ブルに登録されているアドレス情報を検索参照しつつＡ
    ＴＭセルに分解するセル生成手段と、前記アドレステー
    ブルの登録及び検索制御を行う制御手段とを含み、前記
    制御手段は、登録時に前記受信ＡＴＭセルの全てのアド
    レス情報を前記アドレステーブルへ登録し、前記ＡＴＭ
    セルをパケットデータに組立てる処理の空き時間がある
    か前記アドレステーブルの空きが無くなったときに、前
    記アドレステーブルの同一アドレス情報の単一化処理を
    行うよう構成したことを特徴とするＡＴＭセル分解／組
    立てシステム。
JP5027297A 1993-01-21 1993-01-21 Ａｔｍセル分解／組立てシステム Expired - Lifetime JPH0744545B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5027297A JPH0744545B2 (ja) 1993-01-21 1993-01-21 Ａｔｍセル分解／組立てシステム
EP94100676A EP0609692B1 (en) 1993-01-21 1994-01-18 ATM cell assembling/disassembling system
DE69423923T DE69423923T2 (de) 1993-01-21 1994-01-18 System für Zusammenfügen/Auseinandernehmen von ATM-Zellen
US08/182,987 US5440552A (en) 1993-01-21 1994-01-19 ATM cell assembling/disassembling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5027297A JPH0744545B2 (ja) 1993-01-21 1993-01-21 Ａｔｍセル分解／組立てシステム

Publications (2)

Publication Number Publication Date
JPH06224930A JPH06224930A (ja) 1994-08-12
JPH0744545B2 true JPH0744545B2 (ja) 1995-05-15

Family

ID=12217160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5027297A Expired - Lifetime JPH0744545B2 (ja) 1993-01-21 1993-01-21 Ａｔｍセル分解／組立てシステム

Country Status (4)

Country Link
US (1) US5440552A (ja)
EP (1) EP0609692B1 (ja)
JP (1) JPH0744545B2 (ja)
DE (1) DE69423923T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682459B2 (ja) * 1994-08-23 1997-11-26 日本電気株式会社 通信制御装置
US5712853A (en) * 1995-09-11 1998-01-27 General Datacomm, Inc. Apparatus and method for transferring operation, administration and management cells across and ATM data frame user network interface
JPH09181729A (ja) * 1995-12-22 1997-07-11 Nec Corp Ａｔｍ端末用時分割多重通信制御回路
US6240065B1 (en) 1996-01-08 2001-05-29 Galileo Technologies Ltd. Bit clearing mechanism for an empty list
IL116988A (en) 1996-01-31 1999-12-31 Galileo Technology Ltd Bus protocol
IL116989A (en) 1996-01-31 1999-10-28 Galileo Technology Ltd Switching ethernet controller
US5757796A (en) * 1996-04-26 1998-05-26 Cascade Communications Corp. ATM address translation method and apparatus
US5860148A (en) * 1996-05-09 1999-01-12 Maker Communications, Inc. Asynchronous transfer mode cell processing system with cell buffer space gathering
US6128303A (en) * 1996-05-09 2000-10-03 Maker Communications, Inc. Asynchronous transfer mode cell processing system with scoreboard scheduling
US5794025A (en) * 1996-05-09 1998-08-11 Maker Communications, Inc. Method and device for performing modulo-based arithmetic operations in an asynchronous transfer mode cell processing system
US6765908B1 (en) * 1996-06-25 2004-07-20 Lucent Technologies Inc. System and method for transferring packets in a “connectionless” network
US5991850A (en) * 1996-08-15 1999-11-23 Micron Technology, Inc. Synchronous DRAM modules including multiple clock out signals for increasing processing speed
US5940415A (en) * 1996-09-17 1999-08-17 Lucent Technologies Inc. Error tolerant addressing system and method for noisy ATM links
GB9621774D0 (en) * 1996-10-18 1996-12-11 Northern Telecom Ltd Digital communications system
US6034958A (en) * 1997-07-11 2000-03-07 Telefonaktiebolaget Lm Ericsson VP/VC lookup function
US6088359A (en) * 1997-07-11 2000-07-11 Telefonaktiebolaget Lm Ericsson ABR server
US6154459A (en) * 1997-07-11 2000-11-28 Telefonaktiebolaget Lm Ericsson Data shaper for ATM traffic
US5963553A (en) * 1997-07-11 1999-10-05 Telefonaktiebolaget Lm Ericsson Handling ATM multicast cells
US6185209B1 (en) 1997-07-11 2001-02-06 Telefonaktiebolaget Lm Ericsson VC merging for ATM switch
US6982991B1 (en) 2000-03-10 2006-01-03 International Business Machines Corporation Cell or fram assembly method and apparatus optimizing the moving of data
JP2002064565A (ja) * 2000-08-23 2002-02-28 Fujitsu Ltd 通信モード切替方法および交換機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352540A (ja) * 1986-08-22 1988-03-05 Mitsubishi Electric Corp パケツト組立分解装置
JPS6352541A (ja) * 1986-08-22 1988-03-05 Hitachi Ltd 電源制御方式
JPS6352542A (ja) * 1986-08-22 1988-03-05 Fuji Electric Co Ltd 端末ユニツト用電源装置
JP3085391B2 (ja) * 1989-06-19 2000-09-04 株式会社日立製作所 通信装置
JP2964151B2 (ja) * 1989-07-03 1999-10-18 富士通株式会社 通信制御方式
JP2825961B2 (ja) * 1990-10-18 1998-11-18 富士通株式会社 Ｈｄｌｃ系データのａｔｍセル処理装置
JP3001953B2 (ja) * 1990-10-20 2000-01-24 富士通株式会社 仮想識別子変換装置
JP3037476B2 (ja) * 1991-08-28 2000-04-24 富士通株式会社 Ａｔｍセル組立・分解方式
JP3124647B2 (ja) * 1993-03-19 2001-01-15 富士通株式会社 フレームリレーモジュール制御方式

Also Published As

Publication number Publication date
EP0609692B1 (en) 2000-04-12
DE69423923D1 (de) 2000-05-18
EP0609692A3 (en) 1994-12-21
DE69423923T2 (de) 2000-11-30
US5440552A (en) 1995-08-08
EP0609692A2 (en) 1994-08-10
JPH06224930A (ja) 1994-08-12

Similar Documents

Publication Publication Date Title
JPH0744545B2 (ja) Ａｔｍセル分解／組立てシステム
JP2546505B2 (ja) Ｃｌａｄにおけるアドレス学習装置
US6633565B1 (en) Apparatus for and method of flow switching in a data communications network
EP0441787B1 (en) Communication switching element for transferring cells divided into subcells
US5027350A (en) Method and apparatus for providing a local area network bridge
EP1019833B1 (en) Mechanism for packet field replacement in a multi-layered switched network element
US6735670B1 (en) Forwarding table incorporating hash table and content addressable memory
JP3035868B2 (ja) Ａｔｍ交換のための方法および装置
US20020059197A1 (en) Longest best match search
WO1999013587B1 (en) A high speed cache management unit for use in a bridge/router
JP2000115243A (ja) パケット中継装置およびマルチキャスト高速化方式
SE515419C2 (sv) Förfarande och anordning för resekvensiering
JP2682459B2 (ja) 通信制御装置
JPH08510102A (ja) パケットネットワーク内ラベル処理
JPH07183898A (ja) Ａｔｍ交換技術における不整順序のセル流に対して所定の順序を回復する方法
JP2000196672A (ja) ネットワ―ク間中継装置
US6591317B1 (en) Queue incorporating a duplicate counter per entry
US20020133619A1 (en) Pointer based binary search engine and method for use in network devices
US20110255544A1 (en) System and method for an exact match search using pointer based pipelined multibit trie traversal technique
US6510159B1 (en) Router and routing method
US7809008B2 (en) Methods and apparatus for routing packets
JPH09326807A (ja) 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ
US6343289B1 (en) Efficient search and organization of a forwarding database or the like
JP3123462B2 (ja) コネクション番号変換装置及びその方法並びにその方法を実行するためのプログラムを格納した記録媒体
US7075938B1 (en) Common buffer memory control apparatus