JPH0744583B2 - 多重論理パス通信制御装置およびその制御方法 - Google Patents
多重論理パス通信制御装置およびその制御方法Info
- Publication number
- JPH0744583B2 JPH0744583B2 JP1043539A JP4353989A JPH0744583B2 JP H0744583 B2 JPH0744583 B2 JP H0744583B2 JP 1043539 A JP1043539 A JP 1043539A JP 4353989 A JP4353989 A JP 4353989A JP H0744583 B2 JPH0744583 B2 JP H0744583B2
- Authority
- JP
- Japan
- Prior art keywords
- logical path
- communication control
- transmission
- command
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CCITT勧告Q.921におけるレイヤ2のリンク多
重処理(LAPD)および勧告X.25におけるレイヤ3の論理
チャネル多重処理等の多重論理パスのための通信制御装
置およびその制御方法に関する。
重処理(LAPD)および勧告X.25におけるレイヤ3の論理
チャネル多重処理等の多重論理パスのための通信制御装
置およびその制御方法に関する。
従来より、この種の装置としては、CCITT勧告X.25のレ
イヤ2の単一リンク(LAPB)の手順処理機能を具備した
通信制御装置があった。すなわち、X.25のレイヤ2に対
応するのはフレームレベルのプロトコルであって、リン
クアクセス手順(LAP→link access protocol)の通信
モードとしては、バランス形の平衡形(ABM)両方向同
時伝送(LAPB)とシンメトリカル形の不平衡形(ARM)
両方向同時伝送(LAP)の2つが規定されている(例え
ば、昭和55年8月20日(社)電子通信学会発行の『パケ
ット交換技術とその応用』pp.131〜134参照)。
イヤ2の単一リンク(LAPB)の手順処理機能を具備した
通信制御装置があった。すなわち、X.25のレイヤ2に対
応するのはフレームレベルのプロトコルであって、リン
クアクセス手順(LAP→link access protocol)の通信
モードとしては、バランス形の平衡形(ABM)両方向同
時伝送(LAPB)とシンメトリカル形の不平衡形(ARM)
両方向同時伝送(LAP)の2つが規定されている(例え
ば、昭和55年8月20日(社)電子通信学会発行の『パケ
ット交換技術とその応用』pp.131〜134参照)。
第4図は、従来におけるLAPB内蔵の通信制御装置の制御
コマンド処理部の構成図である。
コマンド処理部の構成図である。
第4図に示すように、通信制御装置1は、コマンド識別
レジスタ101、コマンドアドレスポインタ102、およびコ
マンド格納エリア103を備えている。そして、通信制御
装置1とこれを制御する上位システム2とは、バス5を
介して接続されている。上位システム2は、システムメ
モリ4内にコマンドアドレス表示テーブル401を設置し
ておき、そのアドレスを初期設定時等に予め通信制御装
置2に通知する。
レジスタ101、コマンドアドレスポインタ102、およびコ
マンド格納エリア103を備えている。そして、通信制御
装置1とこれを制御する上位システム2とは、バス5を
介して接続されている。上位システム2は、システムメ
モリ4内にコマンドアドレス表示テーブル401を設置し
ておき、そのアドレスを初期設定時等に予め通信制御装
置2に通知する。
上位システム2から通信制御装置1に対して送信指示コ
マンドを発行するには、先ず上位システム2がシステム
メモリ4内の任意の場所あるいは予め定められた領域40
2に送信指示コマンドを設定する。次に、上位システム
2は、その設定アドレスをコマンドアドレス表示テーブ
ル401に書き込んだ後、通信制御装置1に対するレジス
タライト機能を用いて、通信制御装置1のコマンド識別
レジスタ101にコマンド発行であることを示す識別パタ
ーンを書き込む。通信制御装置1では、コマンド識別レ
ジスタ101への書き込みを検出することによりその内容
を識別する。識別の結果、もしコマンド発行であれば、
上位システム2のシステムメモリ4内のコマンドアドレ
ス表示テーブル401からコマンド設定アドレスを読み出
し、これをコマンドアドレスポインタ102に格納する。
次に、通信制御装置1は、コマンドアドレスポインタ10
2が示すシステムメモリ4のアドレスからコマンドをフ
ェッチし、通信制御装置1内のコマンド格納エリア103
に格納することにより、そのコマンドが送信指示コマン
ドであれば送信処理を実行する。さらに、実行したコマ
ンド内に、連続して実行させたいコマンドの存在が示さ
れている場合には、通信制御装置1はコマンドアドレス
ポインタ102に1コマンド分のアドレスを加算してコマ
ンドアドレスポインタ1025を更新し、次コマンドを前と
同じようにしてフェッチすることによりこれを実行す
る。
マンドを発行するには、先ず上位システム2がシステム
メモリ4内の任意の場所あるいは予め定められた領域40
2に送信指示コマンドを設定する。次に、上位システム
2は、その設定アドレスをコマンドアドレス表示テーブ
ル401に書き込んだ後、通信制御装置1に対するレジス
タライト機能を用いて、通信制御装置1のコマンド識別
レジスタ101にコマンド発行であることを示す識別パタ
ーンを書き込む。通信制御装置1では、コマンド識別レ
ジスタ101への書き込みを検出することによりその内容
を識別する。識別の結果、もしコマンド発行であれば、
上位システム2のシステムメモリ4内のコマンドアドレ
ス表示テーブル401からコマンド設定アドレスを読み出
し、これをコマンドアドレスポインタ102に格納する。
次に、通信制御装置1は、コマンドアドレスポインタ10
2が示すシステムメモリ4のアドレスからコマンドをフ
ェッチし、通信制御装置1内のコマンド格納エリア103
に格納することにより、そのコマンドが送信指示コマン
ドであれば送信処理を実行する。さらに、実行したコマ
ンド内に、連続して実行させたいコマンドの存在が示さ
れている場合には、通信制御装置1はコマンドアドレス
ポインタ102に1コマンド分のアドレスを加算してコマ
ンドアドレスポインタ1025を更新し、次コマンドを前と
同じようにしてフェッチすることによりこれを実行す
る。
従って、上位システム2においては、1回のコマンド識
別レジスタ101への書き込みにより、複数のコマンドを
通信制御装置1に連続的に実行させることが可能であ
る。その結果、上位システム2の送信処理待ちキューに
蓄わえられている送信情報を一括して通信制御装置1に
引き渡すためには有効であった。
別レジスタ101への書き込みにより、複数のコマンドを
通信制御装置1に連続的に実行させることが可能であ
る。その結果、上位システム2の送信処理待ちキューに
蓄わえられている送信情報を一括して通信制御装置1に
引き渡すためには有効であった。
ところで、ISDN(サービス統合ディジタル網)のレイヤ
2の制御手順は、X.25で使用されているHDLCの平衡モー
ド(LAPB)を基本として、さらに機能を追加したものが
用いられており、Dチャネル上のリンクアクセスプロト
コルであることからLAPDと呼ばれる。
2の制御手順は、X.25で使用されているHDLCの平衡モー
ド(LAPB)を基本として、さらに機能を追加したものが
用いられており、Dチャネル上のリンクアクセスプロト
コルであることからLAPDと呼ばれる。
このLAPDまたはX.25のレイヤ3処理のような多重論理パ
スの通信制御を第4図に示す通信制御装置1で行う場合
には、種々の不都合が生じる。
スの通信制御を第4図に示す通信制御装置1で行う場合
には、種々の不都合が生じる。
第5図は、従来の通信制御装置と上位システムとの間の
多重論理パス制御の引き継ぎ動作の説明図である。
多重論理パス制御の引き継ぎ動作の説明図である。
第5図では、第4図における上位システム2のシステム
メモリ4と通信制御装置1の格納エリアが示されてい
る。通信制御装置1内の104は、論理パスごとの制御情
報管理エリアであって、その中には相手ビジー状態表示
情報1041とその状態が示されている。通信制御装置1
は、前述のような引き渡し手順により、コマンド設定エ
リア402内の制御コマンドを4021,4022,4023・・・・の
順序でフェッチし、これらを実行する。コマンド設定エ
リア402には、第4図に示すように論理パス番号2(CH.
2)、論理パス番号1(CH.1)、論理パス番号1(CH.
1)、論理パス番号3(CH.3)、・・・・・・・の順序
で送信コマンドが設定されているものとする。論理パス
の制御情報管理エリア104の相手局ビジー状態1041は、
論理パス番号0と1(CH.0,CH.1)が1(つまり、非ビ
ジー)であり、論理パス番号2と3(CH.2,CH.3)が0
(つまりビジー)であることを示している。このとき、
通信制御装置1は先ずコマンド設定エリア402からコマ
ンド4021をフェッチしてコマンド格納エリア104に格納
した後、そのコマンドを実行しようとするが、このコマ
ンドが示す論理パス番号2は相手局ビジーであるために
送信処理ができない。そこで、相手局の論理パス番号2
がビジーを解除するまで待機する必要がある。この場
合、次のコマンド制定エリア402に格納されている制御
コマンド4022は論理パス番号1であって、相手局がビジ
ーでないためフェッチされると直ちに送信処理が可能で
あるにもかかわらず、現在フェッチされているコマンド
が実行されないために次もフェッチされないままの状態
を継続する。
メモリ4と通信制御装置1の格納エリアが示されてい
る。通信制御装置1内の104は、論理パスごとの制御情
報管理エリアであって、その中には相手ビジー状態表示
情報1041とその状態が示されている。通信制御装置1
は、前述のような引き渡し手順により、コマンド設定エ
リア402内の制御コマンドを4021,4022,4023・・・・の
順序でフェッチし、これらを実行する。コマンド設定エ
リア402には、第4図に示すように論理パス番号2(CH.
2)、論理パス番号1(CH.1)、論理パス番号1(CH.
1)、論理パス番号3(CH.3)、・・・・・・・の順序
で送信コマンドが設定されているものとする。論理パス
の制御情報管理エリア104の相手局ビジー状態1041は、
論理パス番号0と1(CH.0,CH.1)が1(つまり、非ビ
ジー)であり、論理パス番号2と3(CH.2,CH.3)が0
(つまりビジー)であることを示している。このとき、
通信制御装置1は先ずコマンド設定エリア402からコマ
ンド4021をフェッチしてコマンド格納エリア104に格納
した後、そのコマンドを実行しようとするが、このコマ
ンドが示す論理パス番号2は相手局ビジーであるために
送信処理ができない。そこで、相手局の論理パス番号2
がビジーを解除するまで待機する必要がある。この場
合、次のコマンド制定エリア402に格納されている制御
コマンド4022は論理パス番号1であって、相手局がビジ
ーでないためフェッチされると直ちに送信処理が可能で
あるにもかかわらず、現在フェッチされているコマンド
が実行されないために次もフェッチされないままの状態
を継続する。
このように、通信制御装置1内で多重論理パスの通信制
御を行う場合、その論理パスは通信可能でも、他の論理
パスが相手局ビジー等であるという理由で、その論理パ
スも送信停止になっている状態が生じていた。このよう
な状態で上位システム2から一括してコマンド起動がか
かると、その送信情報の配列順序によっては、先の送信
情報の論理パスが送信停止中であって、ビジー解除を待
っているために、次に続く送信情報は送信可能な論理パ
スであるにもかかわらず、フェッチできず、実行されな
いままの状態が継続する。これでは、通信制御装置1で
各論理パスの独立性が実現したとしても、上位システム
からのコマンド受付の時点で、その独立性は損なわれて
しまうことになる。
御を行う場合、その論理パスは通信可能でも、他の論理
パスが相手局ビジー等であるという理由で、その論理パ
スも送信停止になっている状態が生じていた。このよう
な状態で上位システム2から一括してコマンド起動がか
かると、その送信情報の配列順序によっては、先の送信
情報の論理パスが送信停止中であって、ビジー解除を待
っているために、次に続く送信情報は送信可能な論理パ
スであるにもかかわらず、フェッチできず、実行されな
いままの状態が継続する。これでは、通信制御装置1で
各論理パスの独立性が実現したとしても、上位システム
からのコマンド受付の時点で、その独立性は損なわれて
しまうことになる。
このような事態は極めて問題であって、この点の改善が
望まれていた。
望まれていた。
本発明の目的は、このような従来の課題を解決し、上位
システムからの送信コマンドを受け付ける時点での各論
理パスの独立性を実現することが可能な多重論理パス通
信制御装置およびその制御方法を提供することにある。
システムからの送信コマンドを受け付ける時点での各論
理パスの独立性を実現することが可能な多重論理パス通
信制御装置およびその制御方法を提供することにある。
上記目的を達成するため、本発明の多重論理パス通信制
御装置は、多重論理パスの通信制御処理を実行する通信
制御手段と、該通信制御手段を制御し、かつシステムメ
モリを内蔵する上位システムとを備えた通信制御装置に
おいて、上記通信制御手段には、上記上位システムから
の送信起動指示の有無を論理パスごとに表示する論理パ
ス起動状態テーブルと、該通信制御手段内での通信手順
制御処理に基づいて送信の可否状態を論理パスごとに表
示する論理パス通信状態テーブルを、また該上位システ
ムの上記システムメモリ内には、論理パス番号ごとに設
けられた送信コマンド設定エリアと、該送信コマンド設
定エリアに格納された送信情報に基づき、上記通信制御
手段に対して送信起動を行う制御プログラムとを、それ
ぞれ備えたことに特徴がある。また、本発明の通信制御
装置の制御方法は、上位システムから通信制御手段に送
信起動を行う場合、先ず上位システムでは送信処理に必
要な情報をそれぞれの論理パスの送信コマンド設定エリ
アに設定し、次に送信したい論理パスを示す位置を起動
状態とし、非送信論理パスを非起動状態として表示する
送信起動情報を含む送信起動指示を通信制御手段に対し
て行い、通信制御手段では指示を受けると、通信制御手
段内の論理パス起動状態情報のうち送信起動情報で起動
指示論理パスに対応する表示を起動状態に更新し、さら
に論理パス起動状態情報と通信制御手段内の論理パスご
との送信可否状態を示した論理パス通信状態情報とか
ら、送信指示がありかつ送信可能状態にある論理パスを
判定し、上位システムメモリ内の送信コマンド設定エリ
アから該論理パスの送信情報を読み出して送信処理を行
い、論理パスの送信処理が全て終了すると、論理パス起
動状態情報内の該当表示を非起動状態に戻すことに特徴
がある。
御装置は、多重論理パスの通信制御処理を実行する通信
制御手段と、該通信制御手段を制御し、かつシステムメ
モリを内蔵する上位システムとを備えた通信制御装置に
おいて、上記通信制御手段には、上記上位システムから
の送信起動指示の有無を論理パスごとに表示する論理パ
ス起動状態テーブルと、該通信制御手段内での通信手順
制御処理に基づいて送信の可否状態を論理パスごとに表
示する論理パス通信状態テーブルを、また該上位システ
ムの上記システムメモリ内には、論理パス番号ごとに設
けられた送信コマンド設定エリアと、該送信コマンド設
定エリアに格納された送信情報に基づき、上記通信制御
手段に対して送信起動を行う制御プログラムとを、それ
ぞれ備えたことに特徴がある。また、本発明の通信制御
装置の制御方法は、上位システムから通信制御手段に送
信起動を行う場合、先ず上位システムでは送信処理に必
要な情報をそれぞれの論理パスの送信コマンド設定エリ
アに設定し、次に送信したい論理パスを示す位置を起動
状態とし、非送信論理パスを非起動状態として表示する
送信起動情報を含む送信起動指示を通信制御手段に対し
て行い、通信制御手段では指示を受けると、通信制御手
段内の論理パス起動状態情報のうち送信起動情報で起動
指示論理パスに対応する表示を起動状態に更新し、さら
に論理パス起動状態情報と通信制御手段内の論理パスご
との送信可否状態を示した論理パス通信状態情報とか
ら、送信指示がありかつ送信可能状態にある論理パスを
判定し、上位システムメモリ内の送信コマンド設定エリ
アから該論理パスの送信情報を読み出して送信処理を行
い、論理パスの送信処理が全て終了すると、論理パス起
動状態情報内の該当表示を非起動状態に戻すことに特徴
がある。
本発明においては、多重論理パスの通信制御処理を実行
する通信制御装置が、論理パスごとの起動指示状態を示
す情報と、論理パスごとの送信の可否を示す情報とを持
ち、これらによって上位システムから送信起動指示が行
われ、かつ送信が可能な状態の論理パスのみを送信実行
する。すなわち、上位システムのメモリに論理パスごと
に独立に送信情報を設定しておき、通信制御装置では各
論理パスごとの送信情報の発行状態を示すビットパター
ンを記憶して、通信制御における送信可/不可状態を示
すビットパターンと重ね合わせて送信の要否を判断する
ことによって、送信要求があり、かつ送信可能な論理パ
スの送信情報のみをフェッチし実行するようにした。こ
れによって、LAPDプロトコルの多重論理リンク処理ある
いはX.25レイヤ3の多重論理チャネル処理等の多重論理
パスを制御する通信制御装置で、他の論理パスの通信状
態の影響を受けることなく送信処理を実行することがで
きる。
する通信制御装置が、論理パスごとの起動指示状態を示
す情報と、論理パスごとの送信の可否を示す情報とを持
ち、これらによって上位システムから送信起動指示が行
われ、かつ送信が可能な状態の論理パスのみを送信実行
する。すなわち、上位システムのメモリに論理パスごと
に独立に送信情報を設定しておき、通信制御装置では各
論理パスごとの送信情報の発行状態を示すビットパター
ンを記憶して、通信制御における送信可/不可状態を示
すビットパターンと重ね合わせて送信の要否を判断する
ことによって、送信要求があり、かつ送信可能な論理パ
スの送信情報のみをフェッチし実行するようにした。こ
れによって、LAPDプロトコルの多重論理リンク処理ある
いはX.25レイヤ3の多重論理チャネル処理等の多重論理
パスを制御する通信制御装置で、他の論理パスの通信状
態の影響を受けることなく送信処理を実行することがで
きる。
以下、本発明の実施例を、図面により詳細に説明する。
第1図は、本発明の一実施例を示す通信制御装置と上位
システムの要部構成図である。
システムの要部構成図である。
ここでは、上位システム2と通信制御装置1との間で多
重論理パスの制御コマンド引き継ぎを行う部分のみが示
されている。
重論理パスの制御コマンド引き継ぎを行う部分のみが示
されている。
第1図に示すように、通信制御装置1とこれを制御する
上位システム2とはバス5を介して接続されている。通
信制御装置1には、コマンド識別レジスタ101、コマン
ドアドレスポインタ102、コマンド格納エリア103の他
に、送信サブコマンド格納エリア104、上位システム2
からの送信起動指示の有/無を論理パスごとにビット1/
0で表示する論理パス起動状態表示ビットパターン105、
通信制御装置1内での通信手順制御処理にもとづいて、
送信の可/否状態を論理パスごとにビット1/0で表示す
る論理パス通信状態表示ビットパターン106、および論
理パス番号ごとに設けた送信サブコマンドポインタ110,
111,112、・・・・が設けられている。
上位システム2とはバス5を介して接続されている。通
信制御装置1には、コマンド識別レジスタ101、コマン
ドアドレスポインタ102、コマンド格納エリア103の他
に、送信サブコマンド格納エリア104、上位システム2
からの送信起動指示の有/無を論理パスごとにビット1/
0で表示する論理パス起動状態表示ビットパターン105、
通信制御装置1内での通信手順制御処理にもとづいて、
送信の可/否状態を論理パスごとにビット1/0で表示す
る論理パス通信状態表示ビットパターン106、および論
理パス番号ごとに設けた送信サブコマンドポインタ110,
111,112、・・・・が設けられている。
上位システム2のシステムメモリ4には、コマンドアド
レス表示テーブル401、コマンド設定エリア402、および
論理パス番号ごとの送信サブコマンド設定エリア410,41
1,412,・・・・・・が設けられている。コマンドアドレ
ス表示テーブル401のアドレスは、初期設定時等に予め
通信制御装置1に通知されるものとする。また、論理パ
スごとの送信サブコマンド設定エリア410,411,412,・・
・・についても、その先頭アドレスは予め通信制御装置
1に通知されてあり、通信制御装置1では論理パス番号
ごとに送信サブコマンドポインタ110,111,112,・・・と
してそれらを格納してある。
レス表示テーブル401、コマンド設定エリア402、および
論理パス番号ごとの送信サブコマンド設定エリア410,41
1,412,・・・・・・が設けられている。コマンドアドレ
ス表示テーブル401のアドレスは、初期設定時等に予め
通信制御装置1に通知されるものとする。また、論理パ
スごとの送信サブコマンド設定エリア410,411,412,・・
・・についても、その先頭アドレスは予め通信制御装置
1に通知されてあり、通信制御装置1では論理パス番号
ごとに送信サブコマンドポインタ110,111,112,・・・と
してそれらを格納してある。
第2図は、本発明において上位システムから通信制御装
置に送信指示を行うために用いられる送信起動指示コマ
ンドの例を示す図である。第2図(a)ではコマンドの
フォーマットを示し、第2図(b)では、コマンドのビ
ットパターンの一例を示している。
置に送信指示を行うために用いられる送信起動指示コマ
ンドの例を示す図である。第2図(a)ではコマンドの
フォーマットを示し、第2図(b)では、コマンドのビ
ットパターンの一例を示している。
第2図(a)において、送信起動指示コマンド6は12バ
イトの情報で構成されており、第0バイト目から第3バ
イト目までの4バイトが制御コード601、第4バイト目
から第11バイト目までの8バイトが送信起動ビットパタ
ーン602である。この送信起動ビットパターン602の各ビ
ットは、論理パス番号と対応しており、各ビットの1/0
表示がそれぞれ論理パスごとの送信起動の有/無に対応
している。つまり、8バイトの0〜63の各ビットがそれ
ぞれ論理パス番号に対応している。
イトの情報で構成されており、第0バイト目から第3バ
イト目までの4バイトが制御コード601、第4バイト目
から第11バイト目までの8バイトが送信起動ビットパタ
ーン602である。この送信起動ビットパターン602の各ビ
ットは、論理パス番号と対応しており、各ビットの1/0
表示がそれぞれ論理パスごとの送信起動の有/無に対応
している。つまり、8バイトの0〜63の各ビットがそれ
ぞれ論理パス番号に対応している。
第2図(b)により動作概要を述べる。
上位システム2は、送信したい論理パスに対応するビッ
ト位置を全て‘1'としたビットパターンのパラメータと
して持つ送信起動指示コマンドを通信制御装置1に発行
する。通信制御装置1では、内蔵する論理パス起動状態
テーブル105上の論理パス起動状態表示ビットパターン
を、先のコマンドで通知されたビットパターンとのOR論
理で更新する。例えば、現在、論理パス起動状態テーブ
ル105の内容が‘00000001'であり、また送信起動指示コ
マンド6が‘10010100'のときには、OR論理をとって‘1
0010101'に更新される。通信制御装置1は、論理パスご
との手順制御により変化する送信可・不可状態を内部の
論理パス通信状態テーブル106に表示しておき、これら
のテーブル105と106の値のAND論理をとることにより送
信可能な論理パスを決定し、送信情報のフェッチおよび
送信を実行する。例えば、論理パス通信状態テーブル10
6の内容が‘01000101'であれば、最後のビットと最後か
ら3ビット目のビットのみがAND論理をとると‘1'とな
るので、上位システム2のメモリ4の送信情報パス1〜
Nを送信サブコマンド設定エリア410〜41Nからフェッチ
する。送信処理が終了すると、論理パス起動表示ビット
パターン内の該当論理パスのビットを‘0'に戻す。
ト位置を全て‘1'としたビットパターンのパラメータと
して持つ送信起動指示コマンドを通信制御装置1に発行
する。通信制御装置1では、内蔵する論理パス起動状態
テーブル105上の論理パス起動状態表示ビットパターン
を、先のコマンドで通知されたビットパターンとのOR論
理で更新する。例えば、現在、論理パス起動状態テーブ
ル105の内容が‘00000001'であり、また送信起動指示コ
マンド6が‘10010100'のときには、OR論理をとって‘1
0010101'に更新される。通信制御装置1は、論理パスご
との手順制御により変化する送信可・不可状態を内部の
論理パス通信状態テーブル106に表示しておき、これら
のテーブル105と106の値のAND論理をとることにより送
信可能な論理パスを決定し、送信情報のフェッチおよび
送信を実行する。例えば、論理パス通信状態テーブル10
6の内容が‘01000101'であれば、最後のビットと最後か
ら3ビット目のビットのみがAND論理をとると‘1'とな
るので、上位システム2のメモリ4の送信情報パス1〜
Nを送信サブコマンド設定エリア410〜41Nからフェッチ
する。送信処理が終了すると、論理パス起動表示ビット
パターン内の該当論理パスのビットを‘0'に戻す。
第3図は、第2図における動作フローチャートである。
上位システム2から通信制御装置1に送信指示を行うに
は、先ず上位システム2で発行したい送信情報をそれぞ
れの論理パスの送信サブコマンド設定エリア410,411,41
2.・・・・・に設定し(ステップ31)、次に送信したい
論理パスに対応するビット位置を全て‘1'に、その他の
ビットを全て‘0'にした送信起動ビットパターン602を
パラメータとして持つ送信起動指示コマンド6を、シス
テムメモリ4のコマンド設定エリア402内に作成する
(ステップ32)。次に、それらのアドレスをコマンドア
ドレス表示テーブル401に設定した後(ステップ33)、
通信制御装置1のコマンド識別レジスタ101にコマンド
発行であることを示すパターンを書き込む(ステップ3
4)。通信制御装置1では、コマンド識別レジスタ101へ
の書き込みを検知することによりその内容を識別して、
コマンド発行であれば、システムメモリ4内のコマンド
アドレス表示テーブル401からコマンド設定アドレスを
読み出して、これをコマンドアドレスポインタ102に格
納する(ステップ35)。次に、コマンドアドレスポイン
タ102が示すアドレスに従ってコマンド設定エリア402内
のコマンドをフェッチし(ステップ36)、そのコマンド
が送信起動指示コマンド6であれば(ステップ37)、そ
のパラメータ、つまり送信起動ビットパターン602を読
み出して、通信制御装置1内の論理パス起動状態表示ビ
ットパターン105のビットパターンとOR論理をとった後
(ステップ38)、論理パス起動状態表示ビットパターン
105のビットパターンを更新する(ステップ39)。
は、先ず上位システム2で発行したい送信情報をそれぞ
れの論理パスの送信サブコマンド設定エリア410,411,41
2.・・・・・に設定し(ステップ31)、次に送信したい
論理パスに対応するビット位置を全て‘1'に、その他の
ビットを全て‘0'にした送信起動ビットパターン602を
パラメータとして持つ送信起動指示コマンド6を、シス
テムメモリ4のコマンド設定エリア402内に作成する
(ステップ32)。次に、それらのアドレスをコマンドア
ドレス表示テーブル401に設定した後(ステップ33)、
通信制御装置1のコマンド識別レジスタ101にコマンド
発行であることを示すパターンを書き込む(ステップ3
4)。通信制御装置1では、コマンド識別レジスタ101へ
の書き込みを検知することによりその内容を識別して、
コマンド発行であれば、システムメモリ4内のコマンド
アドレス表示テーブル401からコマンド設定アドレスを
読み出して、これをコマンドアドレスポインタ102に格
納する(ステップ35)。次に、コマンドアドレスポイン
タ102が示すアドレスに従ってコマンド設定エリア402内
のコマンドをフェッチし(ステップ36)、そのコマンド
が送信起動指示コマンド6であれば(ステップ37)、そ
のパラメータ、つまり送信起動ビットパターン602を読
み出して、通信制御装置1内の論理パス起動状態表示ビ
ットパターン105のビットパターンとOR論理をとった後
(ステップ38)、論理パス起動状態表示ビットパターン
105のビットパターンを更新する(ステップ39)。
これにより、既に起動状態が‘1'である論理パスについ
ては、その状態を保存したままの状態で、新たな論理パ
スの送信起動を追加表示することができる。また、通信
制御装置1では、通信手順制御を行っている際に、ある
論理パスが送信不可能な状態に変化すると(ステップ4
0)、論理パス通信状態表示ビットパターン106の論理パ
スに該当するビットを‘0'にすることによって、その論
理パスが現在送信不可能であることを表示する(ステッ
プ41)。送信可能な論理パスについては、該当ビットは
‘1'にしておく。
ては、その状態を保存したままの状態で、新たな論理パ
スの送信起動を追加表示することができる。また、通信
制御装置1では、通信手順制御を行っている際に、ある
論理パスが送信不可能な状態に変化すると(ステップ4
0)、論理パス通信状態表示ビットパターン106の論理パ
スに該当するビットを‘0'にすることによって、その論
理パスが現在送信不可能であることを表示する(ステッ
プ41)。送信可能な論理パスについては、該当ビットは
‘1'にしておく。
次に、通信制御装置1では、論理パス起動状態表示ビッ
トパターン105と論理パス通信状態表示ビットパターン1
06とを監視し、両テーブルのビットパターンのAND論理
をとった結果が‘1'である論理パスについて、送信サブ
コマンドポイタ110〜の示すアドレスに従って、システ
ムメモリ4の送信サブコマンド設定エリア410,411,・・
・から送信情報をチェッチし、送信処理を実行する(ス
テップ42)。これにより、上位システム2から起動され
ている送信情報のうち、通信制御装置1で送信不可能な
状態にある論理パスのものについてはフェッチを行わな
いため、通信可能な論理パスの通信を妨げることがな
い。次に、通信制御装置1では、送信可能な論理パスに
ついて、その論理パスの送信処理が全て終了すると(ス
テップ43)、論理パス起動状態表示ビットパターン105
を‘0'に戻す(ステップ44)。従って、その後、上位シ
ステム2から再び論理パスの送信起動を示す送信起動コ
マンドが発行されるまでは、その論理パスについては送
信情報のフェッチは行われない。
トパターン105と論理パス通信状態表示ビットパターン1
06とを監視し、両テーブルのビットパターンのAND論理
をとった結果が‘1'である論理パスについて、送信サブ
コマンドポイタ110〜の示すアドレスに従って、システ
ムメモリ4の送信サブコマンド設定エリア410,411,・・
・から送信情報をチェッチし、送信処理を実行する(ス
テップ42)。これにより、上位システム2から起動され
ている送信情報のうち、通信制御装置1で送信不可能な
状態にある論理パスのものについてはフェッチを行わな
いため、通信可能な論理パスの通信を妨げることがな
い。次に、通信制御装置1では、送信可能な論理パスに
ついて、その論理パスの送信処理が全て終了すると(ス
テップ43)、論理パス起動状態表示ビットパターン105
を‘0'に戻す(ステップ44)。従って、その後、上位シ
ステム2から再び論理パスの送信起動を示す送信起動コ
マンドが発行されるまでは、その論理パスについては送
信情報のフェッチは行われない。
このように、本実施例においては、通信制御装置内で多
重論理パスの通信制御を行う場合に、先の送信情報の論
理パスが送信停止中であることにより、次に続く送信情
報が送信可能な論理パスであるにもかかわらずフェッチ
動作も実行も行われないということが起らない。
重論理パスの通信制御を行う場合に、先の送信情報の論
理パスが送信停止中であることにより、次に続く送信情
報が送信可能な論理パスであるにもかかわらずフェッチ
動作も実行も行われないということが起らない。
以上説明したように、本発明によれば、通信制御装置で
多重論理パスの通信制御を行う場合、ある論理パスは通
信可能でも他のパスは相手局のビジー等の理由で送信が
停止している状況において、通信制御装置において上位
システムからの送信コマンドを受け付ける時点で各論理
パスの独立性を実現できるので、送信不可能な状態の論
理パスについてはフェッチせず、その結果、通信可能な
論理パスの通信を妨げることがない。
多重論理パスの通信制御を行う場合、ある論理パスは通
信可能でも他のパスは相手局のビジー等の理由で送信が
停止している状況において、通信制御装置において上位
システムからの送信コマンドを受け付ける時点で各論理
パスの独立性を実現できるので、送信不可能な状態の論
理パスについてはフェッチせず、その結果、通信可能な
論理パスの通信を妨げることがない。
第1図は本発明の一実施例を示す通信制御装置と上位シ
ステム間の要部構成図、第2図は第1図における送信起
動指示コマンドの一例を示す図、第3図は第1図におけ
る上位システムと通信制御装置間の制御コマンドの引き
継ぎ動作のフローチャート、第4図は従来の通信制御装
置と上位システムの要部構成図、第5図は第4図におけ
る上位システムと通信制御装置間の多重論理パスの制御
コマンドの引き継ぎ動作説明図である。 1:通信制御装置、2:上位システム、3:CPU、4:システム
メモリ、5:バス、6:送信起動指示コマンド、101:コマン
ド識別レジスタ、102:コマンドアドレスポインタ、103:
コマンド格納エリア、104:制御情報格納エリア、105:論
理パス起動状態表示ビットパターン、106:論理パス通信
状態表示ビットパターン、110,111,112,・・・:送信サ
ブコマンドポインタ、401:コマンドアドレス表示テーブ
ル、402:コマンド設定エリア、4021,4022:制御コマン
ド、410,411,412,・・・:送信サブコマンド設定エリ
ア、601:制御コード、602:送信起動ビットパターン。
ステム間の要部構成図、第2図は第1図における送信起
動指示コマンドの一例を示す図、第3図は第1図におけ
る上位システムと通信制御装置間の制御コマンドの引き
継ぎ動作のフローチャート、第4図は従来の通信制御装
置と上位システムの要部構成図、第5図は第4図におけ
る上位システムと通信制御装置間の多重論理パスの制御
コマンドの引き継ぎ動作説明図である。 1:通信制御装置、2:上位システム、3:CPU、4:システム
メモリ、5:バス、6:送信起動指示コマンド、101:コマン
ド識別レジスタ、102:コマンドアドレスポインタ、103:
コマンド格納エリア、104:制御情報格納エリア、105:論
理パス起動状態表示ビットパターン、106:論理パス通信
状態表示ビットパターン、110,111,112,・・・:送信サ
ブコマンドポインタ、401:コマンドアドレス表示テーブ
ル、402:コマンド設定エリア、4021,4022:制御コマン
ド、410,411,412,・・・:送信サブコマンド設定エリ
ア、601:制御コード、602:送信起動ビットパターン。
Claims (2)
- 【請求項1】多重論理パスの通信制御処理を実行する通
信制御手段と、該通信制御手段を制御し、かつシステム
メモリを内蔵する上位システムとを備えた通信制御装置
において、上記通信制御手段には、上記上位システムか
らの送信起動指示の有無を論理パスごとに表示する論理
パス起動状態テーブルと、該通信制御手段内での通信手
順制御処理に基づいて送信の可否状態を論理パスごとに
表示する論理パス通信状態テーブルを、また該上位シス
テムの上記システムメモリ内には、論理パス番号ごとに
設けられた送信コマンド設定エリアと、該送信コマンド
設定エリアに格納された送信情報に基づき、上記通信制
御手段に対して送信起動を行う制御プログラムとを、そ
れぞれ備えたことを特徴とする多重論理パス通信制御装
置。 - 【請求項2】上位システムから通信制御手段に送信起動
を行う多重論理パス通信制御方法において、該上位シス
テムでは送信処理に必要な情報をそれぞれの論理パスの
送信コマンド設定エリアに設定し、次に該設定エリアの
送信したい論理パスを示す位置を起動状態とし、非送信
論理パスを非起動状態として表示する送信起動情報を含
む送信起動指示を通信制御手段に対して行い、該通信制
御手段では該指示を受けると、該通信制御手段内の論理
パス起動状態情報のうち上記送信起動情報で起動指示論
理パスに対応する表示を起動状態に更新し、さらに上記
論理パス起動状態情報と通信制御手段内の論理パスごと
の送信可否状態を示した論理パス通信状態情報とから、
送信指示がありかつ送信可能状態にある論理パスを判定
し、上位システムのメモリ内の送信コマンド設定エリア
から該論理パスの送信情報を読み出して送信処理を行
い、該論理パスの送信処理が全て終了すると、上記論理
パス起動状態情報内の該当表示を非起動状態に戻すこと
を特徴とする多重論理パス通信制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043539A JPH0744583B2 (ja) | 1989-02-23 | 1989-02-23 | 多重論理パス通信制御装置およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043539A JPH0744583B2 (ja) | 1989-02-23 | 1989-02-23 | 多重論理パス通信制御装置およびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222346A JPH02222346A (ja) | 1990-09-05 |
| JPH0744583B2 true JPH0744583B2 (ja) | 1995-05-15 |
Family
ID=12666545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043539A Expired - Lifetime JPH0744583B2 (ja) | 1989-02-23 | 1989-02-23 | 多重論理パス通信制御装置およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744583B2 (ja) |
-
1989
- 1989-02-23 JP JP1043539A patent/JPH0744583B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02222346A (ja) | 1990-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2703417B2 (ja) | 受信バッファ | |
| US5448558A (en) | Method and apparatus for managing packet FIFOS | |
| KR20010014944A (ko) | 계산기 시스템 | |
| JP2000267987A (ja) | ダイレクト・メモリ・アクセス制御 | |
| KR20030060067A (ko) | 무선 핸드헬드 멀티미디어 디바이스를 지원하기 위한 집적프로세서 플랫폼 | |
| JP2003076654A (ja) | Dspメモリ間データ転送方式 | |
| JPH05257866A (ja) | 入出力装置に対して実行すべき直接メモリアクセス動作を動的に連鎖する装置及び方法 | |
| US20050125571A1 (en) | Virtual first in first out direct memory access device | |
| JP3245500B2 (ja) | マルチプログラミングにおける事象管理方式 | |
| US6718405B2 (en) | Hardware chain pull | |
| JP2003006173A (ja) | 情報処理装置 | |
| JPH02222346A (ja) | 多重論理パス通信制御装置およびその制御方法 | |
| US20020083150A1 (en) | Accessing information from memory | |
| JP2718690B2 (ja) | 通信制御システム | |
| JPH0650488B2 (ja) | 通信コントローラ | |
| JP2002312302A (ja) | 周辺装置 | |
| JPH06274436A (ja) | データ転送方式 | |
| JPH11110007A (ja) | プロフィバスデータ伝送方式 | |
| JPH0740240B2 (ja) | 情報処理装置及び情報処理システム | |
| JPH0272464A (ja) | データ伝送装置のdma方式 | |
| JPH1141297A (ja) | プログラマブルシーケンサーを使用したdmaコントローラ | |
| KR100429265B1 (ko) | 프로그램 가능한 로직디바이스를 이용한 공통 송수신인터페이스 | |
| JP2707770B2 (ja) | リモートチャネルシステムのデータチェイン制御方法 | |
| JP3096760B2 (ja) | 共通データ参照設定装置及び参照設定方法 | |
| JPH08171523A (ja) | 通信制御システムの同期制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |