JPH0744662B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0744662B2 JPH0744662B2 JP58069948A JP6994883A JPH0744662B2 JP H0744662 B2 JPH0744662 B2 JP H0744662B2 JP 58069948 A JP58069948 A JP 58069948A JP 6994883 A JP6994883 A JP 6994883A JP H0744662 B2 JPH0744662 B2 JP H0744662B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion element
- solid
- element group
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に複数の光電変換素子、各光電
変換素子から光学信号を取出すCCDシフトレジスタを集
積化した固体撮像素子を用いた放送用カメラ、VTRカメ
ラ及び電子カメラ等の固体撮像装置に関するものであ
る。
変換素子から光学信号を取出すCCDシフトレジスタを集
積化した固体撮像素子を用いた放送用カメラ、VTRカメ
ラ及び電子カメラ等の固体撮像装置に関するものであ
る。
固体撮像装置は現行のテレビジョン放送で使用されてい
る撮像用電子管並みの解像力を備えた撮像板を必要と
し、このため垂直方向に500個、水平方向に800〜1000個
を配列した絵素（光電変換素子）マトリックスとそれに
相当する走査素子が必要となる。したがって、上記固体
撮像素子は高素積化が必要なMOS大規模回路技術を用い
て作られ、構成素子として一般にCCDあるいはMOSトラン
ジスタ等が使用されている。
る撮像用電子管並みの解像力を備えた撮像板を必要と
し、このため垂直方向に500個、水平方向に800〜1000個
を配列した絵素（光電変換素子）マトリックスとそれに
相当する走査素子が必要となる。したがって、上記固体
撮像素子は高素積化が必要なMOS大規模回路技術を用い
て作られ、構成素子として一般にCCDあるいはMOSトラン
ジスタ等が使用されている。
第１図に固体撮像素子の基本構成を示す。
同図（ａ）はMOS型素子の構成を示しており、１はは光
電変換素子（一般に光ダイオードが使用される）、２は
光電変換素子をマトリックス状に並べた撮像領域、３は
水平位置を選択する水平走査回路（一般にMOSシフトレ
ジスタが使用される）、４は垂直位置を選択する垂直走
査回路、また５は選択された画素の信号を取出す信号出
力線である。
電変換素子（一般に光ダイオードが使用される）、２は
光電変換素子をマトリックス状に並べた撮像領域、３は
水平位置を選択する水平走査回路（一般にMOSシフトレ
ジスタが使用される）、４は垂直位置を選択する垂直走
査回路、また５は選択された画素の信号を取出す信号出
力線である。
同図（ｂ）はCCD型素子の構成を示しており、３′は水
平CCDシフトレジスタ、４′は垂直CCDシフトレジスタ、
５′は４′および３′のシフトレジスタにより転送され
てきた光電変換素子１の信号を検出する回路である。
平CCDシフトレジスタ、４′は垂直CCDシフトレジスタ、
５′は４′および３′のシフトレジスタにより転送され
てきた光電変換素子１の信号を検出する回路である。
固体撮像素子は従来の撮像用電子管に較べると、小型・
軽量、残像がない、低消費電力、メインテナンス・フリ
ー、長寿命、図形歪がない等固体特有の多くの利点を有
している。したがって、放送カメラ用、VTRカメラ用等
の他にも計測，工業用，情報処理用の入力装置など極め
て広汎な用途が期待され、現在精力的な研究開発が進め
られている。しかし乍ら、集積回路（LC）素子としては
チップサイズが極めて大きいので低歩留りの原因となっ
ている。前述のように固体撮像素子は高集積化の可能な
MOS大規模回路技術を用いて作られるが、それでも10mm
×10mmを要し、これは一般の半導体メモリの占有面積の
５〜10倍に相当している。さらに、将来は解像度の向上
を計るため1000（垂直方向）×1600（水平方向）の画素
が必要とされている。また、電子カメラ等に応用するた
めには1000×1600画素もしくはそれ以上の画素が必要と
なる。したがって、チップサイズの増加は避けられない
事実であり、さらに現在よりも数段上の微細加工技術が
必要となる。これは今まで以上に歩留り低下の大きな要
因となりうる。
軽量、残像がない、低消費電力、メインテナンス・フリ
ー、長寿命、図形歪がない等固体特有の多くの利点を有
している。したがって、放送カメラ用、VTRカメラ用等
の他にも計測，工業用，情報処理用の入力装置など極め
て広汎な用途が期待され、現在精力的な研究開発が進め
られている。しかし乍ら、集積回路（LC）素子としては
チップサイズが極めて大きいので低歩留りの原因となっ
ている。前述のように固体撮像素子は高集積化の可能な
MOS大規模回路技術を用いて作られるが、それでも10mm
×10mmを要し、これは一般の半導体メモリの占有面積の
５〜10倍に相当している。さらに、将来は解像度の向上
を計るため1000（垂直方向）×1600（水平方向）の画素
が必要とされている。また、電子カメラ等に応用するた
めには1000×1600画素もしくはそれ以上の画素が必要と
なる。したがって、チップサイズの増加は避けられない
事実であり、さらに現在よりも数段上の微細加工技術が
必要となる。これは今まで以上に歩留り低下の大きな要
因となりうる。
本発明の目的は上記問題を解決し低価格化および応用分
野の拡大を計ることにある。本発明の他の目的は画質の
よい固体撮像装置を提供することにある。本発明の更に
他の目的は、固体撮像装置の歩留りを改善する手段を提
供することにある。
野の拡大を計ることにある。本発明の他の目的は画質の
よい固体撮像装置を提供することにある。本発明の更に
他の目的は、固体撮像装置の歩留りを改善する手段を提
供することにある。
本発明は上記目的を達成するため、予め画素数あるいは
走査素子の段数を必要量より多く集積化することにより
達成される。本発明は、また、素子製作後の検査を通し
て欠陥の存在しない領域を撰び出し必要な画素数を確保
することにより実効的な歩留りを向上しようとするもの
である。
走査素子の段数を必要量より多く集積化することにより
達成される。本発明は、また、素子製作後の検査を通し
て欠陥の存在しない領域を撰び出し必要な画素数を確保
することにより実効的な歩留りを向上しようとするもの
である。
以下、本発明を実施例を用いて詳細に説明する。なお、
MOS型素子は参考例として示す。第２図は画素数を該素
子に必要な数より任意の数（δ）だけ多くした場合の構
成を示す図である。同図（ａ），（ｂ）はMOS型素子の
場合であり、素子本来に必要な絵素数を水平方向ｎ、垂
直方向ｍとすると参考例の素子では水平方向にδｎだけ
増やしたｎ＋δｎ、垂直方向にδｍだけ増やしたｍ＋δ
ｍだけ配列される。これに対して水平走査回路の段数は
必要段数ｎ′にδｎだけ加えたｎ′＋δｎだけ配列さ
れ、垂直走査回路の段数もδｍ段だけ加えたｍ′＋δｍ
だけ配列される。ここで、走査回路の前段あるいは最終
段に遊びを持たせない場合にはｎ＝ｎ′、ｍ＝ｍ′とな
る。
MOS型素子は参考例として示す。第２図は画素数を該素
子に必要な数より任意の数（δ）だけ多くした場合の構
成を示す図である。同図（ａ），（ｂ）はMOS型素子の
場合であり、素子本来に必要な絵素数を水平方向ｎ、垂
直方向ｍとすると参考例の素子では水平方向にδｎだけ
増やしたｎ＋δｎ、垂直方向にδｍだけ増やしたｍ＋δ
ｍだけ配列される。これに対して水平走査回路の段数は
必要段数ｎ′にδｎだけ加えたｎ′＋δｎだけ配列さ
れ、垂直走査回路の段数もδｍ段だけ加えたｍ′＋δｍ
だけ配列される。ここで、走査回路の前段あるいは最終
段に遊びを持たせない場合にはｎ＝ｎ′、ｍ＝ｍ′とな
る。
撮像ICウエーハの製作が完了すると良品チップ選別のた
めの検査を行う。この検査において、領域ＲまたはＤに
欠陥の発生が観測された場合（第２図（ａ）のような場
合）には領域Ｉを撮像に使用することにし、領域Ｉに必
要な画素数ｍ×ｎを確保すればよい。ここで、領域Ｒま
たはＤ信号を送り出してはいけない領域（すなわち、走
査をしてはいけない領域）となるため、領域Ｒに相当す
る水平走査回路の領域HRまたは領域Ｄに相当する垂直走
査回路の領域VDが出力する走査パルスの発生を防止しな
ければならない。本領域からの走査パルスの発生を防止
する具体的手段として、レーザトリミング装置などを用
いて位置PRまたはPDの地点でクロック配線を切断する、
あるいはパルスを次段へ伝える配線を切断すること等が
考えられる。
めの検査を行う。この検査において、領域ＲまたはＤに
欠陥の発生が観測された場合（第２図（ａ）のような場
合）には領域Ｉを撮像に使用することにし、領域Ｉに必
要な画素数ｍ×ｎを確保すればよい。ここで、領域Ｒま
たはＤ信号を送り出してはいけない領域（すなわち、走
査をしてはいけない領域）となるため、領域Ｒに相当す
る水平走査回路の領域HRまたは領域Ｄに相当する垂直走
査回路の領域VDが出力する走査パルスの発生を防止しな
ければならない。本領域からの走査パルスの発生を防止
する具体的手段として、レーザトリミング装置などを用
いて位置PRまたはPDの地点でクロック配線を切断する、
あるいはパルスを次段へ伝える配線を切断すること等が
考えられる。
第２図（ｂ）の場合のように上（Ｕ）、下（Ｄ）左
（Ｌ）または（右）の領域に欠陥の発生が観測された場
合には中央の領域Ｉを撮像に使用することにし、領域Ｉ
に必要な画素数ｍ×ｎを確保すればよい。ここで、領域
U,D,LまたはＲは信号を送り出してはいけない領域とな
る。このための具体的手段として次の方法を考えること
ができる。（ａ）領域Ｌの信号を出力しないためには信
号出力配線をPLL点で切断し、SLの部分の出力配線を切
り離す、あるいは水平走査回路における領域HLのクロッ
ク配線をPL点で切断する。（ｂ）領域Ｒの信号を出力し
ないためにはPR点でクロック配線あるいはパルスを次段
へ伝える配線を切断する。さらには、地点より右に存在
する垂直信号出力線６をPRR点で切断し信号出力線５に
接続しないようにする方法もある。（ｃ）領域Ｕの信号
を出力しないためにはPU点でクロック配線を切断する。
（ｄ）領域Ｄの信号を出力しないためにはPD点でクロッ
ク配線あるいはパルスを次段へ伝える配線を切断する。
（Ｌ）または（右）の領域に欠陥の発生が観測された場
合には中央の領域Ｉを撮像に使用することにし、領域Ｉ
に必要な画素数ｍ×ｎを確保すればよい。ここで、領域
U,D,LまたはＲは信号を送り出してはいけない領域とな
る。このための具体的手段として次の方法を考えること
ができる。（ａ）領域Ｌの信号を出力しないためには信
号出力配線をPLL点で切断し、SLの部分の出力配線を切
り離す、あるいは水平走査回路における領域HLのクロッ
ク配線をPL点で切断する。（ｂ）領域Ｒの信号を出力し
ないためにはPR点でクロック配線あるいはパルスを次段
へ伝える配線を切断する。さらには、地点より右に存在
する垂直信号出力線６をPRR点で切断し信号出力線５に
接続しないようにする方法もある。（ｃ）領域Ｕの信号
を出力しないためにはPU点でクロック配線を切断する。
（ｄ）領域Ｄの信号を出力しないためにはPD点でクロッ
ク配線あるいはパルスを次段へ伝える配線を切断する。
また、固体撮像素子からは、全ての信号を出力させ、他
の回路で選択し、撮像装置の出力とすることもできる。
このような利用は、VTRカメラ等の電子カメラの手ぶれ
防止としても有効となる。
の回路で選択し、撮像装置の出力とすることもできる。
このような利用は、VTRカメラ等の電子カメラの手ぶれ
防止としても有効となる。
第２図（ｃ），（ｄ）は本発明に係るCCD型素子の場合
で、同図（ｃ）は同図（ａ）に相当し、同図（ｄ）は同
図（ｂ）に相当している。同図（ｃ），（ｄ）において
も前述の（ａ），（ｂ）の場合と同様領域Ｉを使用する
ようにすればよい。但し、CCD型素子を構成するCCDシフ
トレジスタは一方向にしか電荷を転送することができな
いという動作上の制約があるため特に同図（ｄ）につい
ては以下の様な制限が加わってくる。領域L,U,Rでは光
電変換素子および垂直CCDシフトレジスタのいずれに欠
陥が存在しても前述と同様の原理によりこの部分を使用
しないようにすればよい。しかし乍ら、領域Ｄに欠陥が
ある場合、光電変換素子に欠陥が存在しても前述同様こ
の部分を使用しないようにすればよいが、垂直CCDに欠
陥が存在する場合は領域Ｄの垂直CCDが領域Ｉの信号電
荷の通り道となるので電荷を事実上水平CCDに転送する
ことが不能となる。すなわち、領域Ｄ内の垂直CCDに欠
陥があった場合については本発明で素子を救うことはで
きない。これは水平CCDについても同様であり、PR地点
以降に欠陥がある場合は領域HRを除いて必要段数ｎ′を
確保すればよいが、例えば、領域HRに欠陥がある場合は
領域Ｉの信号電荷を転送することが不能となるため本発
明で素子を救うことはできない。以上、２つのケース
（領域Ｄの垂直CCDに欠陥が存在する場合、水平CCDの領
域HLに欠陥が存在する場合）を除けば、CCD型素子にお
いても本発明は前述の図（ａ），（ｂ）の場合と同様に
有効であり、領域Ｉに必要な画素数ｍ×ｎを確保すれば
よい。
で、同図（ｃ）は同図（ａ）に相当し、同図（ｄ）は同
図（ｂ）に相当している。同図（ｃ），（ｄ）において
も前述の（ａ），（ｂ）の場合と同様領域Ｉを使用する
ようにすればよい。但し、CCD型素子を構成するCCDシフ
トレジスタは一方向にしか電荷を転送することができな
いという動作上の制約があるため特に同図（ｄ）につい
ては以下の様な制限が加わってくる。領域L,U,Rでは光
電変換素子および垂直CCDシフトレジスタのいずれに欠
陥が存在しても前述と同様の原理によりこの部分を使用
しないようにすればよい。しかし乍ら、領域Ｄに欠陥が
ある場合、光電変換素子に欠陥が存在しても前述同様こ
の部分を使用しないようにすればよいが、垂直CCDに欠
陥が存在する場合は領域Ｄの垂直CCDが領域Ｉの信号電
荷の通り道となるので電荷を事実上水平CCDに転送する
ことが不能となる。すなわち、領域Ｄ内の垂直CCDに欠
陥があった場合については本発明で素子を救うことはで
きない。これは水平CCDについても同様であり、PR地点
以降に欠陥がある場合は領域HRを除いて必要段数ｎ′を
確保すればよいが、例えば、領域HRに欠陥がある場合は
領域Ｉの信号電荷を転送することが不能となるため本発
明で素子を救うことはできない。以上、２つのケース
（領域Ｄの垂直CCDに欠陥が存在する場合、水平CCDの領
域HLに欠陥が存在する場合）を除けば、CCD型素子にお
いても本発明は前述の図（ａ），（ｂ）の場合と同様に
有効であり、領域Ｉに必要な画素数ｍ×ｎを確保すれば
よい。
領域ＵまたはＲの信号を出力させないためにははPUまた
はPR地点でクロック配線を切断する、また領域Ｒの信号
出力防止に対してはPR地点より右のCCD電極HRを切断す
る、あるいはHR領域における垂直CCDと水平CCDの接続を
しない、こと等が考えられる。また、領域Ｄの光電変換
素子に欠陥がある場合は、この領域の信号も出力回路
５′に取り出し、映像信号を作る際この領域の信号を垂
直帰線期間（映像にあずからない期間）の中に納めるよ
うにすれば領域Ｉだけの信号を使用することができる。
ここに述べた帰線期間を利用すれば前述の様な配線の切
断という手法は不要となり、領域Ｕ、Ｄの欠陥信号は垂
直帰線期間に、領域L,Rの欠陥信号は水平帰線期間に納
めるようにすれば必要領域Ｉだけの信号を得ることがで
きるようになる。
はPR地点でクロック配線を切断する、また領域Ｒの信号
出力防止に対してはPR地点より右のCCD電極HRを切断す
る、あるいはHR領域における垂直CCDと水平CCDの接続を
しない、こと等が考えられる。また、領域Ｄの光電変換
素子に欠陥がある場合は、この領域の信号も出力回路
５′に取り出し、映像信号を作る際この領域の信号を垂
直帰線期間（映像にあずからない期間）の中に納めるよ
うにすれば領域Ｉだけの信号を使用することができる。
ここに述べた帰線期間を利用すれば前述の様な配線の切
断という手法は不要となり、領域Ｕ、Ｄの欠陥信号は垂
直帰線期間に、領域L,Rの欠陥信号は水平帰線期間に納
めるようにすれば必要領域Ｉだけの信号を得ることがで
きるようになる。
本発明のように余分の画素δn,δｍを設け欠陥の存在し
ない領域に所定の画素数（ｍ×ｎ）を確保することによ
り、歩留りは従来のように始めから所定の画素数（ｍ×
ｎ）だけを配列していた場合に較べて大きく向上する。
但し、余分の画素数を設けることは一方ではチップサイ
ズの増加につながるので、δn,δｍの値を無制限に大き
くしても効果はなく、δn,δｍの上限は各々n,m個程度
（ｎ＋δｎ＜2n,m＋δｍ＜2m）となる。
ない領域に所定の画素数（ｍ×ｎ）を確保することによ
り、歩留りは従来のように始めから所定の画素数（ｍ×
ｎ）だけを配列していた場合に較べて大きく向上する。
但し、余分の画素数を設けることは一方ではチップサイ
ズの増加につながるので、δn,δｍの値を無制限に大き
くしても効果はなく、δn,δｍの上限は各々n,m個程度
（ｎ＋δｎ＜2n,m＋δｍ＜2m）となる。
第２図においては画素領域に欠陥が存在する場合につい
て考察した。一方、画素領域ではなく走査回路の不良に
より歩留りが低下するのも無視できない要因となってい
る。第３図に画素領域の上下あるいは左右に余分の走査
回路を設けた実施例を示す。第３図（ａ）はMOS型素子
で正規の水平走査回路３−１の他に余分の走査回路３−
２を設けた場合である。検査の結果、上側の走査回路３
−１に故障が発見された場合には下側（余分）の走査回
路を使用することにする。これに伴い信号出力線も下側
に設けた出力線５−２を使用することになる（使用しな
い走査回路にはクロックパルス等駆動電源を印加しない
ようにすればよい。）MOS型素子では出力線により信号
電荷をいずれの方向にも取出すことができるためこのよ
うに上側の出力線あるいは下側の出力線のいずれにも信
号を取出すことが可能である。
て考察した。一方、画素領域ではなく走査回路の不良に
より歩留りが低下するのも無視できない要因となってい
る。第３図に画素領域の上下あるいは左右に余分の走査
回路を設けた実施例を示す。第３図（ａ）はMOS型素子
で正規の水平走査回路３−１の他に余分の走査回路３−
２を設けた場合である。検査の結果、上側の走査回路３
−１に故障が発見された場合には下側（余分）の走査回
路を使用することにする。これに伴い信号出力線も下側
に設けた出力線５−２を使用することになる（使用しな
い走査回路にはクロックパルス等駆動電源を印加しない
ようにすればよい。）MOS型素子では出力線により信号
電荷をいずれの方向にも取出すことができるためこのよ
うに上側の出力線あるいは下側の出力線のいずれにも信
号を取出すことが可能である。
第３図（ｂ）はMOS型素子において正規の垂直走査回路
４−１の他に余分の走査回路４−２を設けた場合であ
る。検査の結果、左側の走査回路４−１に故障が発見さ
れた場合には左側（余分）の走査回路４−２を使用する
ことになる。
４−１の他に余分の走査回路４−２を設けた場合であ
る。検査の結果、左側の走査回路４−１に故障が発見さ
れた場合には左側（余分）の走査回路４−２を使用する
ことになる。
第３図（ｃ）はMOS型素子において正規の水平および垂
直走査回路３−1,4−１の他に余分の水平および垂直走
査回路３−2,4−２を設けた場合である。検査の結果、
上側の水平走査回路あるいは左側の垂直走査回路に故障
が発見された場合には、下側（余分）あるいは右側（余
分）の走査回路を使用することになる。
直走査回路３−1,4−１の他に余分の水平および垂直走
査回路３−2,4−２を設けた場合である。検査の結果、
上側の水平走査回路あるいは左側の垂直走査回路に故障
が発見された場合には、下側（余分）あるいは右側（余
分）の走査回路を使用することになる。
このように１個余分の水平走査回路あるいは垂直走査回
路を予め集積化しておいても、これらの回路を占める面
積は画素領域の1/10〜1/20であり、チップ寸法の増加は
無視できる量である。したがって、余分の走査回路によ
る歩留りの低下は殆んど無視でき、いずれか一方の走査
回路の正常動作により実質的に歩留りの向上を計り得る
効果は極めて大きい。
路を予め集積化しておいても、これらの回路を占める面
積は画素領域の1/10〜1/20であり、チップ寸法の増加は
無視できる量である。したがって、余分の走査回路によ
る歩留りの低下は殆んど無視でき、いずれか一方の走査
回路の正常動作により実質的に歩留りの向上を計り得る
効果は極めて大きい。
第３図（ｄ）はCCD型素子において正規の水平CCDシフト
レジスタ３′−１の他に余分の水平CCDシフトレジスタ
３′−２を設けた場合である。検査の結果、下側（正
規）のCCDレジスタに故障が発見された場合には上側のC
CDレジスタを使用することになる。この場合、垂直クロ
ックパルスの位相関係を正規の場合とは逆にし、垂直CC
Dシフトレジスタの転送方向を正規と逆向きにし、信号
電荷を上に向って送ればよい。さらに、このように逆向
きに転送させ出力５′−２より信号を取出す場合、正規
と同じようにパッケージ７に実装すると（第３図（ｆ）
の９−１）、モニタ上には正規の像（第３図（ｅ）の８
−１）とは逆の倒立した像（第３図（ｅ）の８−２）が
現われる。したがって、逆向き転送、すなわち、余分の
水平CCDシフトレジスタ３′−２を使用する場合にはチ
ップのパッケージに正規とは逆向きに実装する必要があ
り（第３図（ｇ）の９−２）、この結果、モニタ上には
正規の場合と同様の正立像（第３図（ｅ）の８−１）を
得ることができる。この様に実装の向きを考慮する必要
があるのは転送方向により走査方向も変わるCCD型素子
の場合であり、MOS型素子では信号を上から取り出して
も５−１、下から取り出しても（５−２）、走査方向は
変わらないので、いずれの場合も実装の向きは同じでよ
い。
レジスタ３′−１の他に余分の水平CCDシフトレジスタ
３′−２を設けた場合である。検査の結果、下側（正
規）のCCDレジスタに故障が発見された場合には上側のC
CDレジスタを使用することになる。この場合、垂直クロ
ックパルスの位相関係を正規の場合とは逆にし、垂直CC
Dシフトレジスタの転送方向を正規と逆向きにし、信号
電荷を上に向って送ればよい。さらに、このように逆向
きに転送させ出力５′−２より信号を取出す場合、正規
と同じようにパッケージ７に実装すると（第３図（ｆ）
の９−１）、モニタ上には正規の像（第３図（ｅ）の８
−１）とは逆の倒立した像（第３図（ｅ）の８−２）が
現われる。したがって、逆向き転送、すなわち、余分の
水平CCDシフトレジスタ３′−２を使用する場合にはチ
ップのパッケージに正規とは逆向きに実装する必要があ
り（第３図（ｇ）の９−２）、この結果、モニタ上には
正規の場合と同様の正立像（第３図（ｅ）の８−１）を
得ることができる。この様に実装の向きを考慮する必要
があるのは転送方向により走査方向も変わるCCD型素子
の場合であり、MOS型素子では信号を上から取り出して
も５−１、下から取り出しても（５−２）、走査方向は
変わらないので、いずれの場合も実装の向きは同じでよ
い。
第４図は第２図と第３図の方法を両方とも取り入れた場
合を示す実施例である。第４図（ａ）はMOS型素子の場
合で、必要な画素領域ｍ×ｎの他に余分の画素領域δm,
δｎが設けられ、さらに、余分の水平走査回路３−２、
垂直走査回路４−２が設けられている。第４図（ｂ）は
CCD型素子の場合で必要な画素領域ｍ×ｎの他に余分の
画素領域δm,δｎが設けられ、さらに、余分の水平CCD
シフトレジスタ３′−２が設けられている。本素子の動
作については第２図、第３図の説明の併合なので省略す
る。
合を示す実施例である。第４図（ａ）はMOS型素子の場
合で、必要な画素領域ｍ×ｎの他に余分の画素領域δm,
δｎが設けられ、さらに、余分の水平走査回路３−２、
垂直走査回路４−２が設けられている。第４図（ｂ）は
CCD型素子の場合で必要な画素領域ｍ×ｎの他に余分の
画素領域δm,δｎが設けられ、さらに、余分の水平CCD
シフトレジスタ３′−２が設けられている。本素子の動
作については第２図、第３図の説明の併合なので省略す
る。
〔発明の効果〕 以上、実施例を用いて説明したように、本発明において
は予め余分の画素あるいは走査回路を設けておき、正常
な画素領域あるいは走査回路を使用することにより、所
定の画素および走査回路しか持たない従来の固体撮像素
子の場合に較べて歩留りは大きく向上し、その実用価値
は極めて高い。
は予め余分の画素あるいは走査回路を設けておき、正常
な画素領域あるいは走査回路を使用することにより、所
定の画素および走査回路しか持たない従来の固体撮像素
子の場合に較べて歩留りは大きく向上し、その実用価値
は極めて高い。
また、欠陥のあるまま画像を出力した場合に比較する
と、画質を向上させることができる。具体的な一例とし
て予め垂直方向に600画素（PAL方式で必要とする標準画
素数）を設けておき全画素に欠陥がなければPAL用素子
として使用し、欠陥があればその部分を除いて500画素
を確保し500画素を標準とするNTSC方式用の素子として
使用するのも素子の歩留り向上および低価格に大きく貢
献する。
と、画質を向上させることができる。具体的な一例とし
て予め垂直方向に600画素（PAL方式で必要とする標準画
素数）を設けておき全画素に欠陥がなければPAL用素子
として使用し、欠陥があればその部分を除いて500画素
を確保し500画素を標準とするNTSC方式用の素子として
使用するのも素子の歩留り向上および低価格に大きく貢
献する。
第１図は従来の固体撮像素子の基本構成を示す図、第２
図（ａ）（ｂ）は参考例のMOS型素子の構成を示す平面
図、第２図（ｃ）（ｄ）は本発明に係るCCD型素子の構
成を示す平面図、第３図（ａ）〜（ｃ）は他の参考例の
MOS型素子の構成を示す平面図、第３図（ｄ）は本発明
に係る他のCCD型素子の構成を示す平面図、第３図
（ｅ）はモニタ上での像形成を説明するための図、第３
図（ｆ）（ｇ）はパッケージ上での像形成を説明するた
めの図、第４図（ａ）は他の参考例のMOS型素子の構成
を示す平面図、第４図（ｂ）は本発明に係る他のCCD型
素子の構成を示す平面図である。 １……光電変換素子、２……撮像領域、３……水平走査
回路、３′……水平CCDシフトレジスタ、４……垂直走
査回路、４′……垂直CCDシフトレジスタ、５……信号
出力線、５′……信号検出回路、６……垂直信号出力
線、７……パッケージ、８……モニタ再生像。
図（ａ）（ｂ）は参考例のMOS型素子の構成を示す平面
図、第２図（ｃ）（ｄ）は本発明に係るCCD型素子の構
成を示す平面図、第３図（ａ）〜（ｃ）は他の参考例の
MOS型素子の構成を示す平面図、第３図（ｄ）は本発明
に係る他のCCD型素子の構成を示す平面図、第３図
（ｅ）はモニタ上での像形成を説明するための図、第３
図（ｆ）（ｇ）はパッケージ上での像形成を説明するた
めの図、第４図（ａ）は他の参考例のMOS型素子の構成
を示す平面図、第４図（ｂ）は本発明に係る他のCCD型
素子の構成を示す平面図である。 １……光電変換素子、２……撮像領域、３……水平走査
回路、３′……水平CCDシフトレジスタ、４……垂直走
査回路、４′……垂直CCDシフトレジスタ、５……信号
出力線、５′……信号検出回路、６……垂直信号出力
線、７……パッケージ、８……モニタ再生像。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹本 一八男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大場 信弥 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭57−178479（ＪＰ，Ａ) 特開 昭53−124028（ＪＰ，Ａ) 特開 昭56−102172（ＪＰ，Ａ)
Claims (5)
- 【請求項１】半導体基板と、該半導体基板上の垂直およ
び水平方向にマトリックス状に光電変換素子が設けられ
た光電変換素子群と、該光電変換素子からの出力信号を
垂直方向に転送する垂直CCDと、該垂直CCDにより転送さ
れた該出力信号を水平方向に転送する水平CCDとを有す
る固体撮像装置において、 上記光電変換素子群は、垂直および水平方向にマトリッ
クス状に設けられたｍ×ｎ個の光電変換素子からなる第
１の光電変換素子群と、該第１の光電変換素子群の水平
方向の右部及び左部の少なくとも一方にマトリックス状
に設けられ、全体としてｍ×δｎ個の光電変換素子から
なる第２の光電変換素子群と、該第１及び第２の光電変
換素子群の垂直方向の上部及び下部の少なくとも一方に
マトリックス状に設けられ、全体としてδｍ×（ｎ＋δ
ｎ）個の光電変換素子からなる第３の光電変換素子群と
よりなり、 上記第２の光電変換素子群からの出力信号を水平帰線期
間内に、上記第３の光電変換素子群からの出力信号を垂
直帰線期間中に読み出す手段と、 上記第１、第２、第３の光電変換素子群から読み出され
た信号の内、該第１の光電変換素子群から読み出された
出力信号を映像信号として出力する手段とを更に有する
ことを特徴とする固体撮像装置。 - 【請求項２】上記第２、第３の光電変換素子群の中に欠
陥を有する光電変換素子を含むことを特徴とする特許請
求の範囲第１項記載の固体撮像装置。 - 【請求項３】上記固体撮像装置は、放送用カメラである
ことを特徴とする特許請求の範囲第１項又は第２項記載
の固体撮像装置。 - 【請求項４】上記固体撮像装置は、VTRカメラであるこ
とを特徴とする特許請求の範囲第１項又は第２項記載の
固体撮像装置。 - 【請求項５】上記固体撮像装置は、電子カメラであるこ
とを特徴とする特許請求の範囲第１項又は第２項記載の
固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069948A JPH0744662B2 (ja) | 1983-04-22 | 1983-04-22 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069948A JPH0744662B2 (ja) | 1983-04-22 | 1983-04-22 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59195862A JPS59195862A (ja) | 1984-11-07 |
| JPH0744662B2 true JPH0744662B2 (ja) | 1995-05-15 |
Family
ID=13417383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58069948A Expired - Lifetime JPH0744662B2 (ja) | 1983-04-22 | 1983-04-22 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744662B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4560152B2 (ja) * | 1999-07-08 | 2010-10-13 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124028A (en) * | 1977-04-05 | 1978-10-30 | Sony Corp | Solid state image pickup device |
| JPS56102172A (en) * | 1980-01-18 | 1981-08-15 | Canon Inc | Solid image pickup device |
| JPS57178479A (en) * | 1981-04-27 | 1982-11-02 | Sony Corp | Solid image pickup element |
-
1983
- 1983-04-22 JP JP58069948A patent/JPH0744662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59195862A (ja) | 1984-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1148712B1 (en) | Solid-state image pickup apparatus | |
| JP3380913B2 (ja) | 固体撮像装置 | |
| JP2013005397A (ja) | 電子機器、電子機器の駆動方法 | |
| JP2013005396A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| JPH04262679A (ja) | 固体撮像素子の駆動方法 | |
| US6437307B1 (en) | Image detection member and assembly of image detection members | |
| WO2022080467A1 (ja) | 撮像素子、及び、撮像装置 | |
| Nomoto et al. | A 4 M-Pixel CMD image sensor with block and skip access capability | |
| JP7468594B2 (ja) | 撮像素子及び撮像装置 | |
| US10944926B2 (en) | Solid-state imaging element, method for driving solid-state imaging element, and electronic apparatus | |
| JP3925914B2 (ja) | 画素欠陥補正装置および画素欠陥補正方法 | |
| JP2002084548A (ja) | カラー撮像素子及び撮像装置 | |
| JP2018198441A (ja) | 固体撮像素子及び撮像装置 | |
| JP3132512B2 (ja) | 高精細撮像装置 | |
| JP2964354B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPS59195862A (ja) | 固体撮像素子 | |
| US20250267379A1 (en) | Photoelectric conversion device | |
| JPH0622225A (ja) | Ｃｃｄ撮像装置 | |
| JP4436243B2 (ja) | テレビジョンカメラ | |
| JP2809937B2 (ja) | Ｃｃｄ撮像装置 | |
| JPS60154666A (ja) | 固体撮像素子 | |
| JPS62128676A (ja) | 固体撮像装置 | |
| JPS6037887A (ja) | 固体撮像装置 | |
| JPH06181547A (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0366269A (ja) | 撮像装置 |