JPH0746430A - Blanking mask circuit - Google Patents
Blanking mask circuitInfo
- Publication number
- JPH0746430A JPH0746430A JP17876593A JP17876593A JPH0746430A JP H0746430 A JPH0746430 A JP H0746430A JP 17876593 A JP17876593 A JP 17876593A JP 17876593 A JP17876593 A JP 17876593A JP H0746430 A JPH0746430 A JP H0746430A
- Authority
- JP
- Japan
- Prior art keywords
- blanking
- signal
- switch
- video signal
- fixed terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 色復調後の映像信号入力からブランキング信
号を除去すること。
【構成】 水平帰線期間消去信号が挿入された映像信号
を切換器の一方の固定端子に接続し、他方の固定端子に
定電圧源を接続し、切換制御端子にブランキングパルス
信号を接続し、ブランキング信号の期間中は、前記切換
器の可動接点を定電圧源側の固定端子に切り換わるよう
にし、映像信号の期間中は切換器の可動接点を映像信号
側の固定端子側に切り換えるようにする。
(57) [Summary] [Purpose] To eliminate blanking signals from video signal input after color demodulation. [Constitution] The video signal in which the horizontal blanking period erase signal is inserted is connected to one fixed terminal of the switch, the constant voltage source is connected to the other fixed terminal, and the blanking pulse signal is connected to the switch control terminal. During the blanking signal, the movable contact of the switch is switched to the fixed terminal on the constant voltage source side, and during the video signal, the movable contact of the switch is switched to the fixed terminal on the video signal side. To do so.
Description
【0001】[0001]
【産業上の利用分野】本発明はテレビ信号処理において
行われている映像信号の水平、垂直帰線期間の帰線消去
信号を除去することによって、A/D変換処理等を容易
にするためのブランキングマスク回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is intended for facilitating A / D conversion processing and the like by removing a blanking signal in the horizontal and vertical blanking periods of a video signal, which is carried out in television signal processing. It relates to a blanking mask circuit.
【0002】[0002]
【従来の技術】従来、テレビのブラウン管に入力する映
像信号には、この映像信号の水平帰線期間に水平帰線期
間消去信号(ブランキング信号)が挿入されて出力され
る場合がある。このような場合、ブラウン管以外の表示
手段として、例えばプラズマディスプレイ(PDP)装
置のように、前記映像信号をA/D変換する必要がある
場合には、映像信号と共に前記ブランキング信号もA/
D変換されてしまうことになり、このため前記A/D変
換した映像信号レベルにブランキング信号レベルが加算
され、これによってプラズマディスプレイ(PDP)装
置の映像信号レベルが上がるという問題を有していた。2. Description of the Related Art Conventionally, a video signal input to a cathode ray tube of a television set may be output by inserting a horizontal blanking period erasing signal (blanking signal) into the horizontal blanking period of the video signal. In such a case, when it is necessary to perform A / D conversion of the video signal as a display means other than the cathode ray tube, such as a plasma display (PDP) device, the blanking signal is also A / D together with the video signal.
This results in D conversion, which causes a problem that the blanking signal level is added to the A / D converted video signal level, which increases the video signal level of the plasma display (PDP) device. .
【0003】[0003]
【発明が解決しようとする課題】上記のように、従来は
ブランキング信号を重畳した映像信号をA/D変換する
と、この変換時に映像信号レベルにブランキング信号の
レベルが加算されるため、全体の信号レベルが上がって
しまうという問題を有していた。本発明はこのような問
題に鑑み、A/D変換器の映像信号入力からブランキン
グ信号を除去することができるブランキングマスク回路
を提供することにある。As described above, conventionally, when a video signal on which a blanking signal is superimposed is A / D converted, the level of the blanking signal is added to the video signal level during this conversion. There was a problem that the signal level of was raised. In view of such a problem, the present invention is to provide a blanking mask circuit capable of removing a blanking signal from a video signal input of an A / D converter.
【0004】[0004]
【課題を解決するための手段】本発明は上述の課題を解
決するため、水平帰線期間消去信号が挿入された映像信
号を切換器の一方の固定端子に接続し、他方の固定端子
に定電圧源を接続し、切換制御端子にブランキングパル
ス信号を接続し、ブランキング信号の期間中は、前記切
換器の可動接点を定電圧源側の固定端子に切り換わるよ
うにし、映像信号の期間中は切換器の可動接点を映像信
号側の固定端子側に切り換えるようにする。In order to solve the above problems, the present invention connects a video signal in which a horizontal blanking period erasing signal is inserted to one fixed terminal of a switching device and fixes it to the other fixed terminal. Connect a voltage source, connect a blanking pulse signal to the switching control terminal, and switch the movable contact of the switching device to the fixed terminal on the constant voltage source side during the blanking signal period, and during the video signal period. Inside, the movable contact of the switch is switched to the fixed terminal side on the video signal side.
【0005】[0005]
【作用】以上のように構成したので、本発明によるブラ
ンキングマスク回路においては、ブランキング信号の期
間中は、切換器の可動接点を定電圧源側の固定端子に切
り換わり、ブランキング信号はマスクされるようにす
る。また、映像信号の期間中は切換器の可動接点を映像
信号側の固定端子側に切り換わるので、A/D変換器に
は映像信号レベルのみが印加されるようになる。With the above construction, in the blanking mask circuit according to the present invention, the movable contact of the switch is switched to the fixed terminal on the constant voltage source side during the blanking signal, and the blanking signal is Make it masked. Further, since the movable contact of the switch is switched to the fixed terminal side on the video signal side during the video signal period, only the video signal level is applied to the A / D converter.
【0006】[0006]
【実施例】以下図に基づいて本発明によるブランキング
マスク回路の実施例を詳細に説明する。第1図の実施例
において、NPNトランジスタ12、定電流源14で構
成されるエミッタホロワ回路および抵抗16を介し、N
PNトランジスタ13と抵抗15で構成されるエミッタ
ホロワ回路を通し、映像出力端子20より映像信号が出
力される。次にブランキングパルス入力端子6より、第
2図に示す映像信号21の水平帰線期間に同期し、水平
帰線期間消去信号を挿入する期間26を決定する水平帰
線期間パルス25が入力された場合について述べる。第
1図において、ブランキングパルス入力端子6に、ブラ
ンキングパルスが入力されると、NPNトランジスタ1
9が動作状態となる。NPNトランジスタ19が動作す
ると、NPNトランジスタ19のコレクタに電流が流れ
る。この電流は、NPNトランジスタ12から供給さ
れ、抵抗16を通るため、点18の電圧は下がり、第2
図の25と同様な波形となり、NPNトランジスタ19
は飽和状態となる。点18の電圧は飽和状態でのNPN
トランジスタ19のコレクタとエミッタ間の電圧(約
0.2V)に固定される。抵抗17は、NPNトランジ
スタ19の飽和状態にベース電流を制約する保護抵抗で
ある。前記点18の信号は、NPNトランジスタ13、
抵抗15で構成されるエミッタホロワ回路を通し、映像
出力端子20より出力される。以上の動作より、映像出
力端子20には第2図の25と同様の映像信号の水平帰
線期間にブランキング信号が挿入された映像信号が出力
される。この出力をA/D変換すると、前記A/D変換
した映像信号レベルに映像信号のクロレベルが加算され
るので、第1図の破線にて囲ったブロック21に示すブ
ランキングマスク回路を付加する。同ブロックにおい
て、1は切換器で、この切換器の一方の固定端子2に前
記水平帰線期間消去信号が挿入された映像信号を入力
し、他方の固定端子3に定電圧源4を接続する。前記切
換器の可動接点5をA/D変換器の入力に接続すると共
に、この切換器の切り換えをブランキングパルス入力端
子6からのブランキングパルスによっておこなう。抵抗
8とコンデンサ9およびダイオード7より構成する遅延
回路は、前記ブランキングパルス信号のパルス幅を広げ
て、前記切換器の切り換えタイミングを安定化するもの
である。Embodiments of the blanking mask circuit according to the present invention will be described in detail with reference to the drawings. In the embodiment of FIG. 1, an NPN transistor 12 and an emitter follower circuit composed of a constant current source 14 and a resistor 16
A video signal is output from a video output terminal 20 through an emitter follower circuit composed of a PN transistor 13 and a resistor 15. Next, from the blanking pulse input terminal 6, a horizontal blanking period pulse 25 is input in synchronization with the horizontal blanking period of the video signal 21 shown in FIG. I will describe the case. In FIG. 1, when a blanking pulse is input to the blanking pulse input terminal 6, the NPN transistor 1
9 becomes the operating state. When the NPN transistor 19 operates, a current flows through the collector of the NPN transistor 19. This current is supplied from the NPN transistor 12 and passes through the resistor 16, so that the voltage at the point 18 drops and the second
The waveform is similar to that of 25 in FIG.
Is saturated. The voltage at point 18 is the NPN in the saturated state.
The voltage between the collector and the emitter of the transistor 19 (about 0.2 V) is fixed. The resistor 17 is a protection resistor that limits the base current to the saturation state of the NPN transistor 19. The signal at the point 18 is the NPN transistor 13,
It is output from the video output terminal 20 through the emitter follower circuit composed of the resistor 15. Through the above operation, the video signal in which the blanking signal is inserted in the horizontal blanking period of the video signal similar to 25 in FIG. 2 is output to the video output terminal 20. When this output is A / D converted, the black level of the video signal is added to the A / D converted video signal level. Therefore, a blanking mask circuit shown in a block 21 surrounded by a broken line in FIG. 1 is added. . In the same block, reference numeral 1 is a switch, which inputs a video signal in which the horizontal blanking period erase signal is inserted to one fixed terminal 2 of the switch and connects a constant voltage source 4 to the other fixed terminal 3. . The movable contact 5 of the switch is connected to the input of the A / D converter, and the switch is switched by the blanking pulse from the blanking pulse input terminal 6. The delay circuit composed of the resistor 8, the capacitor 9 and the diode 7 widens the pulse width of the blanking pulse signal to stabilize the switching timing of the switch.
【0007】次に本発明によるブランキングマスク回路
の動作を第2図によって説明する。同図に於いて、21
は水平同期信号23および水平帰線期間消去信号22が
挿入された映像信号24の波形で、ブランキングマスク
回路に入力される。この信号を元にして水平帰線期間消
去信号25を作り、ブランキングパルス入力端子に入力
すると共に、抵抗とコンデンサおよびダイオードより構
成する遅延回路を経由し27にて示す遅延信号をつく
る。このようにすると、前記ブランキングパルスの入力
の立ち上がりが前記遅延回路で遅延されるので、この信
号により切り換え時に発生するヒゲ状のパルスを除去す
ることができ、切換回路の動作を安定化できる。この信
号を第1図のNOTゲート10を介して切換器の制御端
子に入力する。この切換器の一方の固定端子には定電圧
源4が接続されているので、前記切り換え信号が負にな
っている期間は、前記定電圧源4の電圧が切換器から出
力されるので、出力信号波形は第2図の波形30にな
り、ブランキングはマスクされる。Next, the operation of the blanking mask circuit according to the present invention will be described with reference to FIG. In the figure, 21
Is a waveform of the video signal 24 in which the horizontal synchronizing signal 23 and the horizontal blanking period erasing signal 22 are inserted, and is input to the blanking mask circuit. A horizontal blanking period erase signal 25 is created based on this signal and input to the blanking pulse input terminal, and a delay signal 27 is created via a delay circuit composed of a resistor, a capacitor and a diode. In this case, the rising edge of the input of the blanking pulse is delayed by the delay circuit, so that the beard-like pulse generated at the time of switching can be removed by this signal, and the operation of the switching circuit can be stabilized. This signal is input to the control terminal of the switch through the NOT gate 10 of FIG. Since the constant voltage source 4 is connected to one fixed terminal of the switch, the voltage of the constant voltage source 4 is output from the switch during the period when the switching signal is negative. The signal waveform becomes the waveform 30 in FIG. 2, and blanking is masked.
【0008】[0008]
【発明の効果】以上に説明したように、本発明によるブ
ランキングマスク回路によれば、映像信号出力からブラ
ンキングパルスを除去することができるで、A/D変換
によってデジタル信号処理する場合、ブランキングパル
ス信号レベルの分だけ信号レベルを下げることができ、
A/D変換時に正常なクランプをおこなうことができ
る。As described above, according to the blanking mask circuit of the present invention, the blanking pulse can be removed from the video signal output. The signal level can be lowered by the ranking pulse signal level,
It is possible to perform normal clamping during A / D conversion.
【図1】本発明によるブランキングマスク回路の構成図
である。FIG. 1 is a configuration diagram of a blanking mask circuit according to the present invention.
【図2】本発明によるブランキングマスク回路の波形に
よる説明図である。FIG. 2 is an explanatory diagram of waveforms of a blanking mask circuit according to the present invention.
1 切換器 2 固定端子 3 固定端子 4 定電圧源 5 可動接点 6 入力端子 7 ダイオード 8 抵抗 9 コンデンサ 10 ゲート 11 入力端子 12 トランジスタ 13 トランジスタ 14 定電流源 15 抵抗 16 抵抗 17 抵抗 18 点 19 トランジスタ 20 出力端子 21 ブランキングマスク回路 1 Switching device 2 Fixed terminal 3 Fixed terminal 4 Constant voltage source 5 Moving contact 6 Input terminal 7 Diode 8 Resistor 9 Capacitor 10 Gate 11 Input terminal 12 Transistor 13 Transistor 14 Constant current source 15 Resistor 16 Resistor 17 Resistor 18 point 19 Transistor 20 Output Terminal 21 Blanking mask circuit
Claims (2)
信号を切換器の一方の固定端子に接続し、前記切換器の
他方の固定端子に定電圧源を接続し、この切換器の切換
制御端子に、ブランキングパルスを遅延させた信号を接
続したことを特徴とするブランキングマスク回路。1. A video signal in which a horizontal blanking period erase signal is inserted is connected to one fixed terminal of a switch, and a constant voltage source is connected to the other fixed terminal of the switch, and the switch of this switch is switched. A blanking mask circuit in which a signal obtained by delaying a blanking pulse is connected to a control terminal.
抵抗とコンデンサとダイオードとで構成した遅延回路に
入力し、前記抵抗の信号入力側の一端にダイオードのア
ノードを接続し、前記抵抗の他端にカソードを接続した
ことを特徴とする請求項1記載のブランキングマスク回
路。2. A signal input side of the blanking pulse is input to a delay circuit composed of a resistor, a capacitor and a diode, an anode of the diode is connected to one end of the resistor on the signal input side, and the other end of the resistor is connected. The blanking mask circuit according to claim 1, wherein a cathode is connected to the blanking mask circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17876593A JPH0746430A (en) | 1993-07-20 | 1993-07-20 | Blanking mask circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17876593A JPH0746430A (en) | 1993-07-20 | 1993-07-20 | Blanking mask circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746430A true JPH0746430A (en) | 1995-02-14 |
Family
ID=16054227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17876593A Pending JPH0746430A (en) | 1993-07-20 | 1993-07-20 | Blanking mask circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746430A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838658A (en) * | 1996-06-26 | 1998-11-17 | Mitsubishi Denki Kabushiki Kaisha | Optical disc |
| US5923640A (en) * | 1996-06-26 | 1999-07-13 | Matsushita Electric Industrial Co., Ltd. | Optical disc with a rewritable area and a read-only area |
| US5933410A (en) * | 1996-06-26 | 1999-08-03 | Mitsubishi Denki Kabushiki Kaisha | Optical disc and optical disc driving apparatus |
-
1993
- 1993-07-20 JP JP17876593A patent/JPH0746430A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838658A (en) * | 1996-06-26 | 1998-11-17 | Mitsubishi Denki Kabushiki Kaisha | Optical disc |
| US5923640A (en) * | 1996-06-26 | 1999-07-13 | Matsushita Electric Industrial Co., Ltd. | Optical disc with a rewritable area and a read-only area |
| US5933410A (en) * | 1996-06-26 | 1999-08-03 | Mitsubishi Denki Kabushiki Kaisha | Optical disc and optical disc driving apparatus |
| US6396798B1 (en) | 1996-06-26 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Optical disc with a rewritable area and a read-only area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840001294B1 (en) | Controlled cutput composite keying signal generator for a televizion receiver | |
| US7323914B2 (en) | Charge pump circuit | |
| US4705993A (en) | Horizontal deflection circuit having a variable retrace period | |
| JPH06105180A (en) | Television deflection device | |
| JPH0746430A (en) | Blanking mask circuit | |
| US4234826A (en) | Synchronous switched vertical deflection driven during both trace and retrace intervals | |
| KR100334989B1 (en) | Timing device of deflection waveform correction circuit | |
| KR0137274B1 (en) | Vertical deflection circuit with service mode operation | |
| EP1630821B1 (en) | Sampling circuit | |
| US4238714A (en) | Horizontal deflection output circuit | |
| KR910009885B1 (en) | Burst gate keying ans back porch clamp pulse generator | |
| JP2929048B2 (en) | Television equipment | |
| US6256074B1 (en) | Control signal generator for dynamic focus disabling | |
| US5140422A (en) | Video sync removal circuit | |
| GB2131257A (en) | Switching network with suppressed switching transients | |
| US5841248A (en) | Charge controlled raster correction circuit | |
| KR100203404B1 (en) | Deflection driving circuit | |
| JPH0617371Y2 (en) | Display tv equipment | |
| KR100260919B1 (en) | The drive circuit of automatic image expansion apparatus | |
| EP1091569A2 (en) | Raster distortion correction circuit | |
| JPH0245906Y2 (en) | ||
| KR880000411Y1 (en) | Voltage Reference Circuit for Extracting Text Data from Text Broadcast Receiver | |
| JPS5935542B2 (en) | DC component regeneration device for television receivers | |
| JPH09312853A (en) | Cathode current detection circuit | |
| JPH0879619A (en) | Video blanking circuit |