JPH0746770B2 - ビデオ信号の周波数変換回路 - Google Patents
ビデオ信号の周波数変換回路Info
- Publication number
- JPH0746770B2 JPH0746770B2 JP58174778A JP17477883A JPH0746770B2 JP H0746770 B2 JPH0746770 B2 JP H0746770B2 JP 58174778 A JP58174778 A JP 58174778A JP 17477883 A JP17477883 A JP 17477883A JP H0746770 B2 JPH0746770 B2 JP H0746770B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- afc
- horizontal synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオ信号の周波数変換回路に関し、例えばビ
デオテープレコーダ（VTR）に適用して好適なものであ
る。
デオテープレコーダ（VTR）に適用して好適なものであ
る。
VTRの色信号処理回路においては搬送色信号（周波数3.5
8MHz）を低域変換色信号（周波数fS＝743kHz）に周波数
変換してテープに記録すると共に、再生時再生低域変換
色信号を再生搬送色信号（周波数fC＝3.58MHz）に周波
数変換するようになされ、かくして使用帯域を拡げない
ような工夫がされている。このような周波数変換は従来
電圧制御型発振回路（VCO）を入力ビデオ信号から分離
した水平同期信号に基づいて周波数制御し、その結果VC
O回路から得られる周波数出力信号によつて周波数変換
をするようにし、かくして変換周波数出力を水平同期信
号の周波数に引込みロツクされた周波数信号に基づいて
得るようになされている。
8MHz）を低域変換色信号（周波数fS＝743kHz）に周波数
変換してテープに記録すると共に、再生時再生低域変換
色信号を再生搬送色信号（周波数fC＝3.58MHz）に周波
数変換するようになされ、かくして使用帯域を拡げない
ような工夫がされている。このような周波数変換は従来
電圧制御型発振回路（VCO）を入力ビデオ信号から分離
した水平同期信号に基づいて周波数制御し、その結果VC
O回路から得られる周波数出力信号によつて周波数変換
をするようにし、かくして変換周波数出力を水平同期信
号の周波数に引込みロツクされた周波数信号に基づいて
得るようになされている。
ところでこのようにVCO回路を用いて水平同期信号の周
波数にロツクした周波数信号によつて周波数変換を行な
う場合、VCO回路の周波数変化範囲が広いと例えば起動
時のようにVCO回路の発振周波数と水平同期信号の周波
数とが大きく離れているとVCO回路の発振を水平同期信
号に引込めなくなるおそれがあり、この問題を解決する
ため従来はVCO回路として周波数変化範囲を所定の狭い
範囲に調整したものを用いるようになされていた。
波数にロツクした周波数信号によつて周波数変換を行な
う場合、VCO回路の周波数変化範囲が広いと例えば起動
時のようにVCO回路の発振周波数と水平同期信号の周波
数とが大きく離れているとVCO回路の発振を水平同期信
号に引込めなくなるおそれがあり、この問題を解決する
ため従来はVCO回路として周波数変化範囲を所定の狭い
範囲に調整したものを用いるようになされていた。
しかしこのようにすると、VCO回路をIC上に形成した時
そのパラメータがばらつけばVCO回路の発振周波数を当
該所定の変化範囲内に抑えることができなくなり、その
分製造上歩留りが悪化することを避け得なかつた。
そのパラメータがばらつけばVCO回路の発振周波数を当
該所定の変化範囲内に抑えることができなくなり、その
分製造上歩留りが悪化することを避け得なかつた。
本発明は以上の点を考慮してなされたもので、VCO回路
の周波数変化範囲が大きくばらついてもその発振周波数
を容易に水平同期信号に引込み得るようにした周波数変
換回路を得ようとするものである。
の周波数変化範囲が大きくばらついてもその発振周波数
を容易に水平同期信号に引込み得るようにした周波数変
換回路を得ようとするものである。
かかる目的を達成するため本発明においては、入力ビデ
オ信号から分離された水平同期信号HSYNCに基づいてVCO
回路５を制御し、このVCO回路５の発振周波数出力信号S
6によつて入力ビデオ信号中の搬送色信号S1を周波数変
換するようにした周波数変換装置において、発振周波数
出力信号S6を分周して水平同期信号の１周期期間を複数
の時間窓M1T〜M47Tに分割する分周手段11と、水平同期
信号HSYNCの立上りの位相と複数の時間窓M1T〜M47Tの位
置とを比較し、この水平同期信号HSYNCの立上りの位相
が分周出力S7の所定の時間窓M1T〜M47Tの基準位置t0か
らずれたとき、当該位相ずれをなくすような制御信号S9
をVCO回路５に与える制御信号発生手段（12、22、13、1
4）と、水平同期信号HSYNCの立上りの位相と複数の時間
窓M1T〜M47Tの位置とを比較し、この水平同期信号HSYNC
の立上りの位相が分周出力の所定の時間窓M1T〜M47Tの
基準位置t0に対して許容範囲W1以上の位相だけずれたと
き、修正信号S21を制御信号発生手段（12、22、13、1
4）に与えることにより制御信号S9を、許容範囲W1以上
の位相ずれを許容範囲W1に引き戻すように、修正させる
修正信号形成手段21とを設けることにより、VCO回路５
の発振周波数出力信号S6を水平同期信号HSYNCに対して
容易にロツクさせることができる。
オ信号から分離された水平同期信号HSYNCに基づいてVCO
回路５を制御し、このVCO回路５の発振周波数出力信号S
6によつて入力ビデオ信号中の搬送色信号S1を周波数変
換するようにした周波数変換装置において、発振周波数
出力信号S6を分周して水平同期信号の１周期期間を複数
の時間窓M1T〜M47Tに分割する分周手段11と、水平同期
信号HSYNCの立上りの位相と複数の時間窓M1T〜M47Tの位
置とを比較し、この水平同期信号HSYNCの立上りの位相
が分周出力S7の所定の時間窓M1T〜M47Tの基準位置t0か
らずれたとき、当該位相ずれをなくすような制御信号S9
をVCO回路５に与える制御信号発生手段（12、22、13、1
4）と、水平同期信号HSYNCの立上りの位相と複数の時間
窓M1T〜M47Tの位置とを比較し、この水平同期信号HSYNC
の立上りの位相が分周出力の所定の時間窓M1T〜M47Tの
基準位置t0に対して許容範囲W1以上の位相だけずれたと
き、修正信号S21を制御信号発生手段（12、22、13、1
4）に与えることにより制御信号S9を、許容範囲W1以上
の位相ずれを許容範囲W1に引き戻すように、修正させる
修正信号形成手段21とを設けることにより、VCO回路５
の発振周波数出力信号S6を水平同期信号HSYNCに対して
容易にロツクさせることができる。
〔実施例〕 以下図面について本発明の一実施例を詳述する。第１図
において入力ビデオ信号をACC回路（自動クロマレベル
制御回路）を通じて得られる搬送色信号S1（周波数fC）
は、周波数変換回路１においてキヤリア信号S2によつて
低域変換色信号S3（周波数fS）に周波数変換され、この
低域変換色信号S3が別途輝度信号と共にテープ上に記録
される。
において入力ビデオ信号をACC回路（自動クロマレベル
制御回路）を通じて得られる搬送色信号S1（周波数fC）
は、周波数変換回路１においてキヤリア信号S2によつて
低域変換色信号S3（周波数fS）に周波数変換され、この
低域変換色信号S3が別途輝度信号と共にテープ上に記録
される。
キヤリア信号S2はキヤリア周波数変換回路４において、
周波数fCの水晶発振器２の発振出力を1/8分周回路３に
おいて分周して得られる周波数出力信号S5（周波数
fS′）によつて周波数変換されて得られ、PI回路６にお
いて位相反転された後与えられる。因みにこのキヤリア
周波数変換動作は、FM輝度信号との混変調ひずみによる
ビートが再生輝度信号に表れる障害をインターリーブ効
果によつて軽減するように行なわれるものでVCO回路５
の発振出力S6（周波数378fH）を1/8分周回路３において
分周することによつて周波数信号S5の周波数fS′が になるようにする。
周波数fCの水晶発振器２の発振出力を1/8分周回路３に
おいて分周して得られる周波数出力信号S5（周波数
fS′）によつて周波数変換されて得られ、PI回路６にお
いて位相反転された後与えられる。因みにこのキヤリア
周波数変換動作は、FM輝度信号との混変調ひずみによる
ビートが再生輝度信号に表れる障害をインターリーブ効
果によつて軽減するように行なわれるものでVCO回路５
の発振出力S6（周波数378fH）を1/8分周回路３において
分周することによつて周波数信号S5の周波数fS′が になるようにする。
ここでVCO回路５の発振出力S6は周波数fHすなわち水平
同期信号の周波数の378倍と正確に同じ周波数を持つ必
要があり、そのため次の構成の周波数制御回路10が構成
されている。すなわち周波数制御回路10において、VCO
回路５の周波数出力信号S6が可変分周器で構成される47
分周器11において分周され、その分周出力S7がAFC回路1
2において水平同期信号HSYNC（周波数fH）と比較され
る。このAFC回路12のAFCエラー信号S8はAFC電流源13を
駆動してその出力電流信号S9を制御することによつてチ
ヤージポンプ回路構成の電圧変換回路14を制御し、この
電圧変換回路14の出力電圧VCがVCO回路５に制御信号と
して与えられる。
同期信号の周波数の378倍と正確に同じ周波数を持つ必
要があり、そのため次の構成の周波数制御回路10が構成
されている。すなわち周波数制御回路10において、VCO
回路５の周波数出力信号S6が可変分周器で構成される47
分周器11において分周され、その分周出力S7がAFC回路1
2において水平同期信号HSYNC（周波数fH）と比較され
る。このAFC回路12のAFCエラー信号S8はAFC電流源13を
駆動してその出力電流信号S9を制御することによつてチ
ヤージポンプ回路構成の電圧変換回路14を制御し、この
電圧変換回路14の出力電圧VCがVCO回路５に制御信号と
して与えられる。
ここで47分周器11はVCO回路５の出力信号S6のパルスを
第２図（Ａ）に示すように８周期分カウントした時分周
出力S7として第２図（Ｂ）に示すように第１番目の出力
パルスM1を発生し、続いて第３図（Ａ）に示すように出
力信号S6のパルスを10周期分カウントした時分周出力S7
として第３図（Ｂ）に示すような第２番目のパルスM2を
発生し、さらにこれに続いて周波数出力S6のパルスを第
２図（Ａ）に示すように８周期分繰返しカウントするご
とに第３番目〜第47番目パルスM3〜M47を発生する。か
くして47分周器11は第２番目のパルスM2を除く46個のパ
ルスM1、M3〜M47が出力される期間において８×46周期
分の出力信号S6をカウントしまた第２番目のパルスM6を
送出する際に10×１周期分の出力信号S6をカウントし、
これにより（８×46＋10×１）＝378分周した分周出力S
7を得る。かくして分周出力S7の各周期に対応する47個
のパルスM1〜M47の周期は水平同期信号HSYNCの周期すな
わち1Hになる。
第２図（Ａ）に示すように８周期分カウントした時分周
出力S7として第２図（Ｂ）に示すように第１番目の出力
パルスM1を発生し、続いて第３図（Ａ）に示すように出
力信号S6のパルスを10周期分カウントした時分周出力S7
として第３図（Ｂ）に示すような第２番目のパルスM2を
発生し、さらにこれに続いて周波数出力S6のパルスを第
２図（Ａ）に示すように８周期分繰返しカウントするご
とに第３番目〜第47番目パルスM3〜M47を発生する。か
くして47分周器11は第２番目のパルスM2を除く46個のパ
ルスM1、M3〜M47が出力される期間において８×46周期
分の出力信号S6をカウントしまた第２番目のパルスM6を
送出する際に10×１周期分の出力信号S6をカウントし、
これにより（８×46＋10×１）＝378分周した分周出力S
7を得る。かくして分周出力S7の各周期に対応する47個
のパルスM1〜M47の周期は水平同期信号HSYNCの周期すな
わち1Hになる。
このようにして得られたパルスM1〜M47（第４図（C1）
〜（C47））は47本の並列ライン信号としてAFC回路12に
与えられる。
〜（C47））は47本の並列ライン信号としてAFC回路12に
与えられる。
なお第２番目の分周出力として第３図について上述した
ように周波数出力S610周期分の出力パルスM2を構成した
のはNTSC方式のテレビジヨン信号を処理するためにVCO
回路５の発振周波数を378fHに選定したためで、これに
換えCCIR方式のテレビジヨン信号を処理する場合にはVC
O回路５の発振周波数を375fHに選定する必要があるので
第２番目の分周出力（第３図に相当する）として７周期
分の出力信号S6をカウントした時得るようになされ、か
くして分周器11は可変分周器としての機能をもつことに
なる。
ように周波数出力S610周期分の出力パルスM2を構成した
のはNTSC方式のテレビジヨン信号を処理するためにVCO
回路５の発振周波数を378fHに選定したためで、これに
換えCCIR方式のテレビジヨン信号を処理する場合にはVC
O回路５の発振周波数を375fHに選定する必要があるので
第２番目の分周出力（第３図に相当する）として７周期
分の出力信号S6をカウントした時得るようになされ、か
くして分周器11は可変分周器としての機能をもつことに
なる。
このように分周器11の分周出力S7の各周期区間は第４図
（Ａ）に示すように、水平同期信号HSYNCの１周期区間1
Hを出力パルスM1〜M47に相当する時間窓M1T〜M47Tを設
けたことを意味することになる。AFC回路12はこの時間
窓M1T〜M47Tを利用して、水平同期信号HSYNCの立上り時
点が窓M1T〜M47Tのうちどこに発生するかに着目してそ
の発生時点と所定の時間窓との時間との時間差に応じた
AFCエラー信号S8を発生し、これをAFC電流源13に送出す
る。
（Ａ）に示すように、水平同期信号HSYNCの１周期区間1
Hを出力パルスM1〜M47に相当する時間窓M1T〜M47Tを設
けたことを意味することになる。AFC回路12はこの時間
窓M1T〜M47Tを利用して、水平同期信号HSYNCの立上り時
点が窓M1T〜M47Tのうちどこに発生するかに着目してそ
の発生時点と所定の時間窓との時間との時間差に応じた
AFCエラー信号S8を発生し、これをAFC電流源13に送出す
る。
この実施例の場合AFC回路12は第５図（Ａ）に示すよう
に1H区間のほぼ中央における時間窓M23T及びM24T間の境
界時点t0を基準時点として、この基準時点t0より前の時
間窓M23T、M22T、M21T……の時間範囲において水平同期
信号HSYNCの立上りが発生すれば当該立上り時点と基準
時点t0との時間差に相当するパルス幅を有する正のパル
スを発生してこれをAFCエラー信号S8としてAFC電流源13
に与え、この時チヤージポンプ構成の電圧変換回路14に
充電電流を流してその充電電圧VCを高めるようになさ
れ、この電圧VCをVCO回路５に対する制御信号S9として
送出する。この時VCO回路５は電圧VCが上昇した分発振
周波数を高めるように制御され、これにより基準時点t0
が水平同期信号HSYNCの立上り時点と一致することにな
る。
に1H区間のほぼ中央における時間窓M23T及びM24T間の境
界時点t0を基準時点として、この基準時点t0より前の時
間窓M23T、M22T、M21T……の時間範囲において水平同期
信号HSYNCの立上りが発生すれば当該立上り時点と基準
時点t0との時間差に相当するパルス幅を有する正のパル
スを発生してこれをAFCエラー信号S8としてAFC電流源13
に与え、この時チヤージポンプ構成の電圧変換回路14に
充電電流を流してその充電電圧VCを高めるようになさ
れ、この電圧VCをVCO回路５に対する制御信号S9として
送出する。この時VCO回路５は電圧VCが上昇した分発振
周波数を高めるように制御され、これにより基準時点t0
が水平同期信号HSYNCの立上り時点と一致することにな
る。
これに対して水平同期信号HSYNCの立上りが時間窓M24
T、M25T、M26T……の区間において発生すると、この立
上り時点と基準時点t0との時間差に相当するパルス幅を
持つ負のパルスを発生してこれをAFCエラー信号S8とし
てAFC電流源13に送出する。この時AFC電流源13は電圧変
換回路14に放電電流を流してその充電電圧VCを低下さ
せ、かくしてVCO回路５の制御信号の電圧が低下するこ
とによりVCO回路５の発振周波数は低くなるように制御
される。従つてこの時も基準時点t0が水平同期信号HSYN
Cに近づくように制御されることになる。
T、M25T、M26T……の区間において発生すると、この立
上り時点と基準時点t0との時間差に相当するパルス幅を
持つ負のパルスを発生してこれをAFCエラー信号S8とし
てAFC電流源13に送出する。この時AFC電流源13は電圧変
換回路14に放電電流を流してその充電電圧VCを低下さ
せ、かくしてVCO回路５の制御信号の電圧が低下するこ
とによりVCO回路５の発振周波数は低くなるように制御
される。従つてこの時も基準時点t0が水平同期信号HSYN
Cに近づくように制御されることになる。
かくしてVCO回路５の発振周波数出力信号S6は分周器11
において分周されてAFC回路12において水平同期信号HSY
NCと比較され、その位相差に対応するパルス幅のパルス
がAFC回路12において形成されてAFC電流源13に与えるこ
とにより、電圧変換回路14の充電電圧VCを水平同期信号
HSYNCの進み量または遅れ量に相当する分だけ上昇させ
又は低下させ、これによりVCO回路５の発振周波数を高
めまたは低めるように制御することによりVCO回路５の
発振周波数出力S6の位相を水平同期信号HSYNCの位相に
ロツクさせる。
において分周されてAFC回路12において水平同期信号HSY
NCと比較され、その位相差に対応するパルス幅のパルス
がAFC回路12において形成されてAFC電流源13に与えるこ
とにより、電圧変換回路14の充電電圧VCを水平同期信号
HSYNCの進み量または遅れ量に相当する分だけ上昇させ
又は低下させ、これによりVCO回路５の発振周波数を高
めまたは低めるように制御することによりVCO回路５の
発振周波数出力S6の位相を水平同期信号HSYNCの位相に
ロツクさせる。
以上の構成に加えて周波数制御回路10にはAFCID回路21
が設けられている。このAFC ID回路21は上述のAFC回路1
2によるAFC動作を所定数の時間窓範囲に限定し、この範
囲より水平同期信号HSYNCの立上りが進みすぎたりまた
は遅れすぎたりした場合にはAFC回路12によるロツク状
態への引込みは困難であると判断して修正信号S21を発
生し、この修正信号S21をAFC回路12及びAFC電流源13間
に介挿された加算回路22に強制的に加算することにより
水平同期信号HSYNCの立上りを許容範囲内に持ち来たす
ようにするものである。
が設けられている。このAFC ID回路21は上述のAFC回路1
2によるAFC動作を所定数の時間窓範囲に限定し、この範
囲より水平同期信号HSYNCの立上りが進みすぎたりまた
は遅れすぎたりした場合にはAFC回路12によるロツク状
態への引込みは困難であると判断して修正信号S21を発
生し、この修正信号S21をAFC回路12及びAFC電流源13間
に介挿された加算回路22に強制的に加算することにより
水平同期信号HSYNCの立上りを許容範囲内に持ち来たす
ようにするものである。
かかる動作をする構成として第６図のものが適用され
る。分周器11の分周出力S7はAFC ID回路21に設けられた
デコード回路23に与えられ、第５図（Ａ）について上述
した様に1H区間を第１〜第47番目の時間窓に区切つてこ
の時間窓を用いて1H区間内のタイミングを判定できるよ
うになされている。
る。分周器11の分周出力S7はAFC ID回路21に設けられた
デコード回路23に与えられ、第５図（Ａ）について上述
した様に1H区間を第１〜第47番目の時間窓に区切つてこ
の時間窓を用いて1H区間内のタイミングを判定できるよ
うになされている。
すなわちデコード回路23は第５図（Ｃ）に示すように基
準時点t0を中心にして前後５つの時間窓M23T〜M19T及び
M24T〜M28Tの区間W1をAFC許容範囲とし、かつこの範囲
より進んだ区間W2及び遅れた区間W3をAFC修正範囲とし
てこれらの範囲を表す第１のフラグFG1を形成する。こ
の第１のフラグFG1はAFC許容範囲W1（時間窓M19T〜M28
T）において論理「Ｌ」レベルになり、これに対してAFC
修正範囲W2（時間窓M1T〜M18T）及びW3（時間窓M29T〜M
47T）において論理「Ｈ」レベルになる。
準時点t0を中心にして前後５つの時間窓M23T〜M19T及び
M24T〜M28Tの区間W1をAFC許容範囲とし、かつこの範囲
より進んだ区間W2及び遅れた区間W3をAFC修正範囲とし
てこれらの範囲を表す第１のフラグFG1を形成する。こ
の第１のフラグFG1はAFC許容範囲W1（時間窓M19T〜M28
T）において論理「Ｌ」レベルになり、これに対してAFC
修正範囲W2（時間窓M1T〜M18T）及びW3（時間窓M29T〜M
47T）において論理「Ｈ」レベルになる。
これに加えてデコード回路23は1H区間のうち基準時点t0
に対して位相の進みまたは遅れを表す第２のフラグ信号
FG2を形成する。この第２のフラグ信号FG2は第５図
（Ｄ）に示すように時点t0より前の時間窓M23T〜M1Tを
位相進み範囲W21として論理「Ｌ」レベルになり、また
時点t0より後の時間窓M24T〜M47Tの区間を位相遅れ区間
W22として論理「Ｈ」レベルになる。
に対して位相の進みまたは遅れを表す第２のフラグ信号
FG2を形成する。この第２のフラグ信号FG2は第５図
（Ｄ）に示すように時点t0より前の時間窓M23T〜M1Tを
位相進み範囲W21として論理「Ｌ」レベルになり、また
時点t0より後の時間窓M24T〜M47Tの区間を位相遅れ区間
W22として論理「Ｈ」レベルになる。
これら第１及び第２のフラグ信号FG1及びFG2はID信号形
成回路24に与えられ、フラグ信号FG1及びFG2の論理レベ
ルに応じた電圧レベルのID信号（第５図（Ｅ））が形成
される。すなわち第５図（Ｃ）及び（Ｄ）を組合わせて
みれば明らかなように、AFC許容範囲W1のうち位相進み
範囲W21の区間は信号FG1及びFG2の論理レベルは「Ｌ」
及び「Ｌ」であり、また位相遅れ範囲W22では論理
「Ｌ」及び論理「Ｈ」になり、この時ID信号（第５図
（Ｅ））は０レベルになる。次にAFC修正範囲W2は位相
進み範囲W21の区間内にあり、この時信号FG1及びFG2の
論理レベルは「Ｈ」及び「Ｌ」になり、ID信号（第５図
（Ｅ））は正の電圧の修正レベルCVHになる。さらにAFC
修正範囲W3は位相遅れ範囲W22の区間にあり、この時信
号FG1及びFG2の論理レベルは「Ｈ」及び「Ｈ」になり、
ID信号（第５図（Ｅ））は負の電圧の修正レベルCVLに
低下する。
成回路24に与えられ、フラグ信号FG1及びFG2の論理レベ
ルに応じた電圧レベルのID信号（第５図（Ｅ））が形成
される。すなわち第５図（Ｃ）及び（Ｄ）を組合わせて
みれば明らかなように、AFC許容範囲W1のうち位相進み
範囲W21の区間は信号FG1及びFG2の論理レベルは「Ｌ」
及び「Ｌ」であり、また位相遅れ範囲W22では論理
「Ｌ」及び論理「Ｈ」になり、この時ID信号（第５図
（Ｅ））は０レベルになる。次にAFC修正範囲W2は位相
進み範囲W21の区間内にあり、この時信号FG1及びFG2の
論理レベルは「Ｈ」及び「Ｌ」になり、ID信号（第５図
（Ｅ））は正の電圧の修正レベルCVHになる。さらにAFC
修正範囲W3は位相遅れ範囲W22の区間にあり、この時信
号FG1及びFG2の論理レベルは「Ｈ」及び「Ｈ」になり、
ID信号（第５図（Ｅ））は負の電圧の修正レベルCVLに
低下する。
このようにしてID信号形成回路24はフラグ信号FG1及びF
G2の論理レベルの変化に応じて電圧レベルが変化するID
信号を形成し、水平同期信号HSYNCが1H区間のどの範囲
で到来したかに応じ当該到来した時点におけるID信号の
電圧レベルを修正信号S21として送出する。すなわち水
平同期信号HSYNCの立上りがAFC許容範囲W1（第５図
（Ｃ））において生じると、この時のID信号（第５図
（Ｅ））のレベルは０レベルであるので修正信号S21は
０レベルになる。これに対して水平同期信号HSYNCの立
上りがAFC修正範囲W2（第５図（Ｃ））において生じる
と、この時のID信号のレベルは正の修正電圧レベルCVH
であるのでこれが修正信号S21としてAFC ID回路21から
送出される。さらに水平同期信号HSYNCの立上りがAFC修
正範囲W3（第５図（Ｃ））において生じると、この時の
ID信号（第５図（Ｅ））のレベルは負の修正電圧レベル
CVLであるので、これが修正信号S21としてAFC ID回路21
から送出される。
G2の論理レベルの変化に応じて電圧レベルが変化するID
信号を形成し、水平同期信号HSYNCが1H区間のどの範囲
で到来したかに応じ当該到来した時点におけるID信号の
電圧レベルを修正信号S21として送出する。すなわち水
平同期信号HSYNCの立上りがAFC許容範囲W1（第５図
（Ｃ））において生じると、この時のID信号（第５図
（Ｅ））のレベルは０レベルであるので修正信号S21は
０レベルになる。これに対して水平同期信号HSYNCの立
上りがAFC修正範囲W2（第５図（Ｃ））において生じる
と、この時のID信号のレベルは正の修正電圧レベルCVH
であるのでこれが修正信号S21としてAFC ID回路21から
送出される。さらに水平同期信号HSYNCの立上りがAFC修
正範囲W3（第５図（Ｃ））において生じると、この時の
ID信号（第５図（Ｅ））のレベルは負の修正電圧レベル
CVLであるので、これが修正信号S21としてAFC ID回路21
から送出される。
従つて水平同期信号HSYNCの立上りがAFC許容範囲W1にあ
れば修正信号S21は加算回路22に対して０レベルの電圧
を加算するので、AFC回路12のAFCエラー信号S8はそのま
ま修正されずに加算回路22を通じてAFC電流源13に与え
られ、これによりAFC回路12によるAFC動作が実行され
る。
れば修正信号S21は加算回路22に対して０レベルの電圧
を加算するので、AFC回路12のAFCエラー信号S8はそのま
ま修正されずに加算回路22を通じてAFC電流源13に与え
られ、これによりAFC回路12によるAFC動作が実行され
る。
これに対して水平同期信号HSYNCの立上りがAFC修正範囲
W2に生じれば修正信号S21は加算回路22に対して格段的
に大きい正の電圧レベルCVHを加算することにより、加
算回路22からAFC電流源13に与えられるエラー信号が極
端に大きくなる。これにより電圧変換回路14の電圧VCが
格段的に上昇されてVCO回路５の発振周波数が急激に高
められる。
W2に生じれば修正信号S21は加算回路22に対して格段的
に大きい正の電圧レベルCVHを加算することにより、加
算回路22からAFC電流源13に与えられるエラー信号が極
端に大きくなる。これにより電圧変換回路14の電圧VCが
格段的に上昇されてVCO回路５の発振周波数が急激に高
められる。
また水平同期信号HSYNCがAFC修正範囲W3において生ずれ
ば修正信号S21は加算回路22に対して負極性の格段的に
低い電圧レベルCVLを加算し、これにより加算回路22か
らAFC電流源13に対して格段的に低いエラー信号が与え
られ、これにより電圧変換回路14の電圧VCが格段的に低
下させられることによりVCO回路５の発振周波数が格段
的に低められる。
ば修正信号S21は加算回路22に対して負極性の格段的に
低い電圧レベルCVLを加算し、これにより加算回路22か
らAFC電流源13に対して格段的に低いエラー信号が与え
られ、これにより電圧変換回路14の電圧VCが格段的に低
下させられることによりVCO回路５の発振周波数が格段
的に低められる。
以上の構成において、水平同期信号の立上り位相（第５
図（Ｂ））がVCO回路５の発振周波数出力信号S6の位相
に対してずれが生じてもそのずれ量がAFC許容範囲（第
５図（Ｃ））にあれば、AFC ID回路21は０レベルの修正
信号S21を送出し、かくしてAFC回路12のAFCエラー信号S
8は修正されずにAFC電流源13に与えられて周波数制御回
路10は通常のAFC動作を実行することになる。
図（Ｂ））がVCO回路５の発振周波数出力信号S6の位相
に対してずれが生じてもそのずれ量がAFC許容範囲（第
５図（Ｃ））にあれば、AFC ID回路21は０レベルの修正
信号S21を送出し、かくしてAFC回路12のAFCエラー信号S
8は修正されずにAFC電流源13に与えられて周波数制御回
路10は通常のAFC動作を実行することになる。
これに対して例えば電源投入時のような不安定動作状態
において水平同期信号HSYNCの位相がVCO回路５の発振周
波数出力信号S6の位相に対して極端に進めば、ID信号形
成回路24は正の電圧CVHの修正信号S21を送出することに
より加算回路22においてAFC回路12のAFCエラー信号S8に
対して格段的に高い電圧レベルを加算修正してVCO回路
５の発振周波数を格段的に高めて行く。その結果水平同
期信号HSYNCの位相がVCO回路５の発振周波数出力信号S6
の位相に急速に近づき、その結果AFC許容範囲W1内に入
ればID信号形成回路24はこれに応動して修正信号S21の
レベルを０レベルに変更し、かくして正常なAFC動作に
入る。
において水平同期信号HSYNCの位相がVCO回路５の発振周
波数出力信号S6の位相に対して極端に進めば、ID信号形
成回路24は正の電圧CVHの修正信号S21を送出することに
より加算回路22においてAFC回路12のAFCエラー信号S8に
対して格段的に高い電圧レベルを加算修正してVCO回路
５の発振周波数を格段的に高めて行く。その結果水平同
期信号HSYNCの位相がVCO回路５の発振周波数出力信号S6
の位相に急速に近づき、その結果AFC許容範囲W1内に入
ればID信号形成回路24はこれに応動して修正信号S21の
レベルを０レベルに変更し、かくして正常なAFC動作に
入る。
これとは逆に水平同期信号HSYNCの位相がVCO回路５の発
振周波数出力信号S6の位相より極端に遅れれば、これに
応じてID信号形成回路24は負の電圧レベルCVLの修正信
号S21を送出し、これにより加算回路22においてAFC回路
12から与えられるAFCエラー信号S8を格段的に低下修正
し、これによりVCO回路５の発振周波数を格段的に低下
させる。その結果水平同期信号HSYNCの位相がVCO回路５
の発振周波数出力信号S6の位相に急速に近づき、その結
果位相差がAFC許容範囲W1に入ればこれに応じてID信号
形成回路24が修正信号S21のレベルを０レベルに変更
し、かくして周波数制御回路10は通常のAFC動作に入
る。
振周波数出力信号S6の位相より極端に遅れれば、これに
応じてID信号形成回路24は負の電圧レベルCVLの修正信
号S21を送出し、これにより加算回路22においてAFC回路
12から与えられるAFCエラー信号S8を格段的に低下修正
し、これによりVCO回路５の発振周波数を格段的に低下
させる。その結果水平同期信号HSYNCの位相がVCO回路５
の発振周波数出力信号S6の位相に急速に近づき、その結
果位相差がAFC許容範囲W1に入ればこれに応じてID信号
形成回路24が修正信号S21のレベルを０レベルに変更
し、かくして周波数制御回路10は通常のAFC動作に入
る。
なおAFC ID回路21（第６図）においてID信号形成回路24
はその1H周期ごとにリセツト信号RSを形成してデコード
回路23の内容をリセツトし、これにより水平同期信号HS
YNCの立上りのタイミングの変化に対する修正信号S21の
レベル変化の誤差をなくすようになされている。
はその1H周期ごとにリセツト信号RSを形成してデコード
回路23の内容をリセツトし、これにより水平同期信号HS
YNCの立上りのタイミングの変化に対する修正信号S21の
レベル変化の誤差をなくすようになされている。
以上のように本発明によればVCO回路の発振周波数が水
平同期信号の位相に対してAFC動作が可能な範囲を越え
て極端にずれてしまつたような場合には、この状態を、
発振周波数出力信号を分周することにより形成した時間
窓の位置と水平同期信号の立上り位相とを比較すること
により検出し、当該検出結果に基づいて修正信号形成手
段において極端に大きいレベルの修正信号を形成し、VC
O回路に対する制御信号をこの修正信号によつて修正す
ることによりVCO回路の発振周波数を大きく変更させ、
かくしてVCO回路の発振周波数出力信号を水平同期信号
にロツクインした状態に容易に引込ませることができ
る。従つてたとえ周波数変換回路をばらつきの大きいIC
回路上に形成した場合のようにVCO回路としてばらつき
の大きいものを用いたとしてもこれを容易にロツクイン
状態で動作させるようにでき、かくして製造上歩留りが
良い周波数変換回路を実現できる。
平同期信号の位相に対してAFC動作が可能な範囲を越え
て極端にずれてしまつたような場合には、この状態を、
発振周波数出力信号を分周することにより形成した時間
窓の位置と水平同期信号の立上り位相とを比較すること
により検出し、当該検出結果に基づいて修正信号形成手
段において極端に大きいレベルの修正信号を形成し、VC
O回路に対する制御信号をこの修正信号によつて修正す
ることによりVCO回路の発振周波数を大きく変更させ、
かくしてVCO回路の発振周波数出力信号を水平同期信号
にロツクインした状態に容易に引込ませることができ
る。従つてたとえ周波数変換回路をばらつきの大きいIC
回路上に形成した場合のようにVCO回路としてばらつき
の大きいものを用いたとしてもこれを容易にロツクイン
状態で動作させるようにでき、かくして製造上歩留りが
良い周波数変換回路を実現できる。
第１図は本発明による周波数変換回路の一実施例を示す
ブロツク図、第２図〜第４図はその各部の信号を示す信
号波形図、第５図は第１図のAFC ID回路21の説明に供す
る信号波形図、第６図はそのAFC ID回路の詳細構成を示
すブロツク図である。 １…周波数変換回路、２…水晶発振回路、３…分周回
路、４…キヤリア周波数変換回路、５…VCO回路、６…P
I回路、10…周波数制御回路、11…分周器、12…AFC回
路、13…AFC電流源、14…電圧変換回路、21…AFC ID回
路、22…加算回路、23…デコード回路、24…ID信号形成
回路。
ブロツク図、第２図〜第４図はその各部の信号を示す信
号波形図、第５図は第１図のAFC ID回路21の説明に供す
る信号波形図、第６図はそのAFC ID回路の詳細構成を示
すブロツク図である。 １…周波数変換回路、２…水晶発振回路、３…分周回
路、４…キヤリア周波数変換回路、５…VCO回路、６…P
I回路、10…周波数制御回路、11…分周器、12…AFC回
路、13…AFC電流源、14…電圧変換回路、21…AFC ID回
路、22…加算回路、23…デコード回路、24…ID信号形成
回路。
Claims (1)
- 【請求項１】入力ビデオ信号から分離された水平同期信
号に基づいてVCO回路を制御し、このVCO回路の発振周波
数出力信号によつて上記入力ビデオ信号中の搬送色信号
を周波数変換するようにした周波数変換装置において、 上記発振周波数出力信号を分周して上記水平同期信号の
１周期期間を複数の時間窓に分割する分周手段と、 上記水平同期信号の立上りの位相と上記複数の時間窓の
位置とを比較し、この水平同期信号の立上りの位相が上
記分周出力の所定の時間窓の基準位置からずれたとき、
当該位相ずれをなくすような制御信号を上記VCO回路に
与える制御信号発生手段と、 上記水平同期信号の立上りの位相と上記複数の時間窓の
位置とを比較し、この水平同期信号の立上りの位相が上
記分周出力の所定の時間窓の基準位置に対して許容範囲
以上の位相だけずれたとき、修正信号を上記制御信号発
生手段に与えることにより上記制御信号を、上記許容範
囲以上の位相ずれを許容範囲に引き戻すように、修正さ
せる修正信号形成手段と を具えることを特徴とするビデオ信号の周波数変換回
路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174778A JPH0746770B2 (ja) | 1983-09-21 | 1983-09-21 | ビデオ信号の周波数変換回路 |
| US06/652,094 US4630000A (en) | 1983-09-21 | 1984-09-19 | Apparatus for controlling the frequency of a voltage controlled oscillator |
| CA000463544A CA1238409A (en) | 1983-09-21 | 1984-09-19 | Apparatus for controlling the frequency of a voltage controlled oscillator |
| AT84306429T ATE68925T1 (de) | 1983-09-21 | 1984-09-20 | Geraet zur steuerung der frequenz eines durch spannung gesteuerten oszillators. |
| EP84306429A EP0140567B1 (en) | 1983-09-21 | 1984-09-20 | Apparatus for controlling the frequency of a voltage controlled oscillator |
| DE8484306429T DE3485208D1 (de) | 1983-09-21 | 1984-09-20 | Geraet zur steuerung der frequenz eines durch spannung gesteuerten oszillators. |
| KR1019840005793A KR920006945B1 (ko) | 1983-09-21 | 1984-09-21 | 주파수 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58174778A JPH0746770B2 (ja) | 1983-09-21 | 1983-09-21 | ビデオ信号の周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066590A JPS6066590A (ja) | 1985-04-16 |
| JPH0746770B2 true JPH0746770B2 (ja) | 1995-05-17 |
Family
ID=15984498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58174778A Expired - Lifetime JPH0746770B2 (ja) | 1983-09-21 | 1983-09-21 | ビデオ信号の周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746770B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2975607B2 (ja) * | 1989-03-16 | 1999-11-10 | 三洋電機株式会社 | Ａｆｃ回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5472454U (ja) * | 1977-10-31 | 1979-05-23 | ||
| JPS54163662A (en) * | 1978-06-02 | 1979-12-26 | Toyo Communication Equip | Digital pll device |
| JPS5593390A (en) * | 1979-01-10 | 1980-07-15 | Matsushita Electric Ind Co Ltd | Magnetic recording and reproduction unit |
| JPS55149538A (en) * | 1979-05-10 | 1980-11-20 | Nec Corp | Phase synchronizing circuit |
| JPS5610792A (en) * | 1979-07-06 | 1981-02-03 | Taga Denki Kk | Method and circuit for driving ultrasonic-wave converter |
| JPS5656245U (ja) * | 1979-10-04 | 1981-05-15 | ||
| JPS6329304Y2 (ja) * | 1979-11-20 | 1988-08-08 |
-
1983
- 1983-09-21 JP JP58174778A patent/JPH0746770B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6066590A (ja) | 1985-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847678A (en) | Dual mode gen-lock system which automatically locks to color burst or to sync information | |
| US4498103A (en) | Slow genlock circuit | |
| US4405937A (en) | Chrominance signal reproducing apparatus | |
| EP0676866B1 (en) | Phase-lock-loop circuit | |
| US6727957B1 (en) | External synchronizing system and camera system using thereof | |
| JPH08279927A (ja) | 同期回路 | |
| US4630000A (en) | Apparatus for controlling the frequency of a voltage controlled oscillator | |
| KR900002308B1 (ko) | 자동위상 제어회로 | |
| EP0249987B1 (en) | Vertical driving pulse generating circuit | |
| JP2553646B2 (ja) | 色副搬送波発生装置 | |
| JPS62219877A (ja) | 外部同期回路 | |
| JPH0681044B2 (ja) | ビデオ信号の周波数変換装置 | |
| JPH051180Y2 (ja) | ||
| JPH04207865A (ja) | 同期信号発生回路 | |
| JPS63155825A (ja) | Ａｆｃ回路 | |
| JPH0149075B2 (ja) | ||
| JPH0644831B2 (ja) | 映像信号カラ−フレ−ム作成装置 | |
| JPH08195969A (ja) | 色ずれ補正装置 | |
| JPS6251039B2 (ja) | ||
| JPS6232874B2 (ja) | ||
| JPS6346614B2 (ja) | ||
| JPH0681316B2 (ja) | カラ−テレビジヨン受像機 | |
| JPS63122366A (ja) | テレビジヨン受信機の水平同期用ｐｌｌ回路 | |
| JPH0560719B2 (ja) | ||
| JPH0533876B2 (ja) |