JPH0746858A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH0746858A JPH0746858A JP5190624A JP19062493A JPH0746858A JP H0746858 A JPH0746858 A JP H0746858A JP 5190624 A JP5190624 A JP 5190624A JP 19062493 A JP19062493 A JP 19062493A JP H0746858 A JPH0746858 A JP H0746858A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drive voltage
- bias voltage
- switching
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 スイッチ素子の導通損を十分に低くなるよう
に駆動電圧を設定できるようにして、高周波電流発生効
率を向上させること。 【構成】 ドライブトランス４−１、４−２の２次側に
発生された駆動電圧はバイアス電圧発生源６、７から発
生されるバイアス電圧を負方向に加算した後、ＦＥＴ
１、２のゲートＧに印加される。この時、バイアス電圧
発生源６、７から発生されるバイアス電圧の大きさを変
化させることにより、ＦＥＴ１、２のゲートに印加され
る駆動電圧の大きさをＦＥＴ１、２のオンオフ時間比に
影響を与えることなく変化させることができ、ＦＥＴ
１、２の導通損が十分小さくなる値まで前記駆動電圧を
大きくして、ＦＥＴ１、２の直流／高周波電流変換効率
を向上させている。又、ＦＥＴ１、２のスレッショルド
電圧によって、これらＦＥＴ１、２の各オン時間の間に
休止期間を設定して、前記変換効率を損なうことを防止
している。
に駆動電圧を設定できるようにして、高周波電流発生効
率を向上させること。 【構成】 ドライブトランス４−１、４−２の２次側に
発生された駆動電圧はバイアス電圧発生源６、７から発
生されるバイアス電圧を負方向に加算した後、ＦＥＴ
１、２のゲートＧに印加される。この時、バイアス電圧
発生源６、７から発生されるバイアス電圧の大きさを変
化させることにより、ＦＥＴ１、２のゲートに印加され
る駆動電圧の大きさをＦＥＴ１、２のオンオフ時間比に
影響を与えることなく変化させることができ、ＦＥＴ
１、２の導通損が十分小さくなる値まで前記駆動電圧を
大きくして、ＦＥＴ１、２の直流／高周波電流変換効率
を向上させている。又、ＦＥＴ１、２のスレッショルド
電圧によって、これらＦＥＴ１、２の各オン時間の間に
休止期間を設定して、前記変換効率を損なうことを防止
している。
Description
【０００１】
【産業上の利用分野】本発明はスイッチ素子によって直
流をスイッチングして高周波電流を発生するスイッチン
グ電源装置に関する。
流をスイッチングして高周波電流を発生するスイッチン
グ電源装置に関する。
【０００２】
【従来の技術】従来この種の電源装置は図６に示すよう
な構成を有している。駆動電圧源５から出力される駆動
電圧はドライブトランス４−１、４−２の１次側に供給
される。これにより、ドライブトランス４−１、４−２
の２次側に発生した駆動電圧がＦＥＴ１、２のゲートに
供給される。ＦＥＴ１、２のそれぞれのゲートに供給さ
れる駆動電圧はその位相が１８０度異なっており、ＦＥ
Ｔ１、２が交互にオンオフする。この時、ＦＥＴ１のソ
ースＳには直流電源３からの直流電圧が印加され、ＦＥ
Ｔ２のドレインＤは接地されているため、ＦＥＴ１、２
が交互にオンオフすると、ＦＥＴ１のドレインＤとＦＥ
Ｔ２のソースＳの接続点から高周波電流が出力され、こ
の高周波電流は例えば無電極ランプの励起コイルなどの
負荷８にマッチング回路を介して供給される。
な構成を有している。駆動電圧源５から出力される駆動
電圧はドライブトランス４−１、４−２の１次側に供給
される。これにより、ドライブトランス４−１、４−２
の２次側に発生した駆動電圧がＦＥＴ１、２のゲートに
供給される。ＦＥＴ１、２のそれぞれのゲートに供給さ
れる駆動電圧はその位相が１８０度異なっており、ＦＥ
Ｔ１、２が交互にオンオフする。この時、ＦＥＴ１のソ
ースＳには直流電源３からの直流電圧が印加され、ＦＥ
Ｔ２のドレインＤは接地されているため、ＦＥＴ１、２
が交互にオンオフすると、ＦＥＴ１のドレインＤとＦＥ
Ｔ２のソースＳの接続点から高周波電流が出力され、こ
の高周波電流は例えば無電極ランプの励起コイルなどの
負荷８にマッチング回路を介して供給される。
【０００３】ところで、上記のようにＦＥＴ１、２を交
互にオンオフさせる時に、負荷８を誘導性にすると共
に、ＦＥＴ１、２の導通角を１８０度より狭めて休止期
間を与えることにより、ＦＥＴ１、２の出力静電容量に
よる充放電損を回避して、高周波電流発生効率を向上さ
せることが行われている。ここで、駆動電圧源５から発
生される駆動電圧が図７に示すような正弦波であった場
合、例えばＦＥＴ１のオン時間は正弦波状の駆動電圧が
ＦＥＴ１のスレッショルド電圧Ｖthを越えている期間と
なり、ＦＥＴ１のオフ時間は正弦波状の駆動電圧がＦＥ
Ｔ１のスレッショルド電圧Ｖthを越えていない期間にな
る。従って、ＦＥＴ１のオン時間とオフ時間の比を定め
てしまうと、駆動電圧の最大電圧Ｖ（振幅）も一義的に
決まってしまう。この場合、前記ＦＥＴ１、２のスレッ
ショルド電圧ＶthによりＦＥＴ１、２の各オン期間の間
に休止期間Ｄが生じ、且つこの休止期間Ｄは前記ＦＥＴ
１、２の出力静電容量による充放電損を回避するだけの
期間にすることができるため、高周波電流発生効率を阻
害することを防止できる。しかし、上記したＦＥＴ１、
２のオン／オフ比を決めてしまうと、ＦＥＴ１、２を十
分にオン（オン時の抵抗値を十分低くすることに相当）
させるように、駆動電圧Ｖを高くすることができず、Ｆ
ＥＴ１、２の導通損が大きくなって、直流を高周波電流
に変換する効率を悪化させるという欠点があった。
互にオンオフさせる時に、負荷８を誘導性にすると共
に、ＦＥＴ１、２の導通角を１８０度より狭めて休止期
間を与えることにより、ＦＥＴ１、２の出力静電容量に
よる充放電損を回避して、高周波電流発生効率を向上さ
せることが行われている。ここで、駆動電圧源５から発
生される駆動電圧が図７に示すような正弦波であった場
合、例えばＦＥＴ１のオン時間は正弦波状の駆動電圧が
ＦＥＴ１のスレッショルド電圧Ｖthを越えている期間と
なり、ＦＥＴ１のオフ時間は正弦波状の駆動電圧がＦＥ
Ｔ１のスレッショルド電圧Ｖthを越えていない期間にな
る。従って、ＦＥＴ１のオン時間とオフ時間の比を定め
てしまうと、駆動電圧の最大電圧Ｖ（振幅）も一義的に
決まってしまう。この場合、前記ＦＥＴ１、２のスレッ
ショルド電圧ＶthによりＦＥＴ１、２の各オン期間の間
に休止期間Ｄが生じ、且つこの休止期間Ｄは前記ＦＥＴ
１、２の出力静電容量による充放電損を回避するだけの
期間にすることができるため、高周波電流発生効率を阻
害することを防止できる。しかし、上記したＦＥＴ１、
２のオン／オフ比を決めてしまうと、ＦＥＴ１、２を十
分にオン（オン時の抵抗値を十分低くすることに相当）
させるように、駆動電圧Ｖを高くすることができず、Ｆ
ＥＴ１、２の導通損が大きくなって、直流を高周波電流
に変換する効率を悪化させるという欠点があった。
【０００４】そこで、駆動電圧波形を図８に示したよう
に矩形波状にすれば、ＦＥＴ１、２のオン期間とオフ期
間や駆動電圧Ｖ及びＦＥＴ１、２の休止期間Ｄを自由に
選択できる。しかし、駆動電圧を図８に示すように矩形
状にするには電圧の立上がり／立ち下がりを急峻にしな
ければならず、これには駆動回路を複雑にしたり、或い
は特別の構成を必要とするため、駆動回路が高価になっ
てしまうという欠点が生じる。その上、矩形波状の駆動
電圧でＦＥＴ１、２をスイッチングするにはパワーが必
要で、このためドライブ回路の消費電力が増大して、Ｆ
ＥＴ１、２のドライブ効率が悪化してしまうという欠点
があった。尚、図８の破線は他方のＦＥＴの駆動電圧波
形を示している。
に矩形波状にすれば、ＦＥＴ１、２のオン期間とオフ期
間や駆動電圧Ｖ及びＦＥＴ１、２の休止期間Ｄを自由に
選択できる。しかし、駆動電圧を図８に示すように矩形
状にするには電圧の立上がり／立ち下がりを急峻にしな
ければならず、これには駆動回路を複雑にしたり、或い
は特別の構成を必要とするため、駆動回路が高価になっ
てしまうという欠点が生じる。その上、矩形波状の駆動
電圧でＦＥＴ１、２をスイッチングするにはパワーが必
要で、このためドライブ回路の消費電力が増大して、Ｆ
ＥＴ１、２のドライブ効率が悪化してしまうという欠点
があった。尚、図８の破線は他方のＦＥＴの駆動電圧波
形を示している。
【０００５】
【発明が解決しようとする課題】直流電流を複数のＦＥ
Ｔによりスイッチングして高周波電流を得る従来の高周
波電源装置では、前記ＦＥＴの駆動電圧として正弦波を
用い、且つＦＥＴのスレッショルド電圧を利用して各Ｆ
ＥＴの休止期間を設定する構成では、ＦＥＴのオン／オ
フ比を決めてしまうと、駆動電圧も決まってしまい、Ｆ
ＥＴのオン抵抗を十分低下させるだけの駆動電圧を確保
することができなくなって、ＦＥＴの導通損が増大し、
直流高周波電流変換効率が悪くなるという欠点があっ
た。
Ｔによりスイッチングして高周波電流を得る従来の高周
波電源装置では、前記ＦＥＴの駆動電圧として正弦波を
用い、且つＦＥＴのスレッショルド電圧を利用して各Ｆ
ＥＴの休止期間を設定する構成では、ＦＥＴのオン／オ
フ比を決めてしまうと、駆動電圧も決まってしまい、Ｆ
ＥＴのオン抵抗を十分低下させるだけの駆動電圧を確保
することができなくなって、ＦＥＴの導通損が増大し、
直流高周波電流変換効率が悪くなるという欠点があっ
た。
【０００６】そこで、前記ＦＥＴのオン／オフ比や駆動
電圧値及び休止期間を自由に選ぶことができるように、
駆動電圧を矩形波状にすることが考えられるが、駆動電
圧を矩形波状にするには回路が複雑となったり特別の構
成を必要とし、ドライブ回路が高価になると共に、矩形
波でＦＥＴを駆動するには正弦波の場合に比べてより大
きな電力が必要となるため、ドライブ損失が増大してし
まうという欠点があった。
電圧値及び休止期間を自由に選ぶことができるように、
駆動電圧を矩形波状にすることが考えられるが、駆動電
圧を矩形波状にするには回路が複雑となったり特別の構
成を必要とし、ドライブ回路が高価になると共に、矩形
波でＦＥＴを駆動するには正弦波の場合に比べてより大
きな電力が必要となるため、ドライブ損失が増大してし
まうという欠点があった。
【０００７】そこで本発明は上記の欠点を除去し、駆動
電圧として正弦波を用い且つスイッチ素子のオンオフ比
を所定値に決めた後も、前記スイッチ素子の導通損を十
分に低くするように駆動電圧の電圧値を設定できるよう
にして、直流高周波電流変換効率を向上させることがで
きるスイッチング電源装置を提供することを目的として
いる。
電圧として正弦波を用い且つスイッチ素子のオンオフ比
を所定値に決めた後も、前記スイッチ素子の導通損を十
分に低くするように駆動電圧の電圧値を設定できるよう
にして、直流高周波電流変換効率を向上させることがで
きるスイッチング電源装置を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】本発明のスイッチング電
源装置は、ハーフブリッジを構成する２石のスイッチ素
子を交互にオン、オフするための互いに位相が１８０度
異なる正弦波状の駆動電圧を発生する駆動電圧発生回路
と、この駆動電圧発生回路によって発生された前記正弦
波状の各駆動電圧にバイアス電圧を発生して印加するバ
イアス電圧発生回路とを具備し、且つ前記スイッチ素子
の出力静電容量による充放電損を回避するために前記一
方のスイッチ素子のオン期間から他方のスイッチ素子の
オン期間の間に設けられている休止期間を各スイッチ素
子のオン時のスレッショルド電圧を利用して設定した構
成を有する。
源装置は、ハーフブリッジを構成する２石のスイッチ素
子を交互にオン、オフするための互いに位相が１８０度
異なる正弦波状の駆動電圧を発生する駆動電圧発生回路
と、この駆動電圧発生回路によって発生された前記正弦
波状の各駆動電圧にバイアス電圧を発生して印加するバ
イアス電圧発生回路とを具備し、且つ前記スイッチ素子
の出力静電容量による充放電損を回避するために前記一
方のスイッチ素子のオン期間から他方のスイッチ素子の
オン期間の間に設けられている休止期間を各スイッチ素
子のオン時のスレッショルド電圧を利用して設定した構
成を有する。
【０００９】
【作用】本発明のスイッチング電源装置において、駆動
電圧発生回路はハーフブリッジを構成する２石のスイッ
チ素子を交互にオン、オフするための互いに位相が１８
０度異なる正弦波状の駆動電圧を発生する。バイアス電
圧発生回路は前記駆動電圧発生回路によって発生された
前記正弦波状の各駆動電圧にバイアス電圧を発生して印
加する。これにより、前記スイッチ素子はバイアス電圧
が印加された正弦波状の駆動電圧によって直流電流を交
互にスイッチングして高周波電流に変換するが、前記ス
イッチ素子のオン／オフ期間を確定した後も、前記バイ
アス電圧を調整することによって各スイッチ素子をその
導通損を十分小さくするようにスイッチングできるた
め、前記直流／高周波電流変換効率を向上させることが
できる。しかも、前記スイッチ素子の出力静電容量によ
る充放電損を回避するために、一方のスイッチ素子のオ
ン期間から他方のスイッチ素子のオン期間の間に設けら
れている休止期間は各スイッチ素子のオン時のスレッシ
ョルド電圧を利用して設定されるため、直流／高周波電
流変換効率を阻害することはない。
電圧発生回路はハーフブリッジを構成する２石のスイッ
チ素子を交互にオン、オフするための互いに位相が１８
０度異なる正弦波状の駆動電圧を発生する。バイアス電
圧発生回路は前記駆動電圧発生回路によって発生された
前記正弦波状の各駆動電圧にバイアス電圧を発生して印
加する。これにより、前記スイッチ素子はバイアス電圧
が印加された正弦波状の駆動電圧によって直流電流を交
互にスイッチングして高周波電流に変換するが、前記ス
イッチ素子のオン／オフ期間を確定した後も、前記バイ
アス電圧を調整することによって各スイッチ素子をその
導通損を十分小さくするようにスイッチングできるた
め、前記直流／高周波電流変換効率を向上させることが
できる。しかも、前記スイッチ素子の出力静電容量によ
る充放電損を回避するために、一方のスイッチ素子のオ
ン期間から他方のスイッチ素子のオン期間の間に設けら
れている休止期間は各スイッチ素子のオン時のスレッシ
ョルド電圧を利用して設定されるため、直流／高周波電
流変換効率を阻害することはない。
【００１０】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明のスイッチング電源装置の一実施
例を示した回路図である。１、２は高周波電流を発生す
るスイッチング回路を構成するＦＥＴ、３は前記スイッ
チング回路に供給される直流電流を発生する直流電源、
４−１、４−２はＦＥＴ１、２を駆動する互いに位相が
１８０度異なる正弦波状の駆動電圧を２次側に発生する
ドライブトランス、５はドライブトランス４−１、４−
２の１次側に正弦波状の駆動電圧を供給する駆動電圧
源、６、７は前記正弦波状の駆動電圧にバイアス電圧
（ＤＣ）を発生して加算するバイアス電圧発生源、８は
本例のスイッチング電源装置に接続されている誘導性の
負荷である。尚、バイアス電圧発生源６、７から発生さ
れるバイアス電圧は等しいものとし、ドライブトランス
４−１、４−２の２次側から発生される正弦波状の駆動
電圧に負方向のバイアス電圧をかけるように設定されて
いる。
明する。図１は本発明のスイッチング電源装置の一実施
例を示した回路図である。１、２は高周波電流を発生す
るスイッチング回路を構成するＦＥＴ、３は前記スイッ
チング回路に供給される直流電流を発生する直流電源、
４−１、４−２はＦＥＴ１、２を駆動する互いに位相が
１８０度異なる正弦波状の駆動電圧を２次側に発生する
ドライブトランス、５はドライブトランス４−１、４−
２の１次側に正弦波状の駆動電圧を供給する駆動電圧
源、６、７は前記正弦波状の駆動電圧にバイアス電圧
（ＤＣ）を発生して加算するバイアス電圧発生源、８は
本例のスイッチング電源装置に接続されている誘導性の
負荷である。尚、バイアス電圧発生源６、７から発生さ
れるバイアス電圧は等しいものとし、ドライブトランス
４−１、４−２の２次側から発生される正弦波状の駆動
電圧に負方向のバイアス電圧をかけるように設定されて
いる。
【００１１】尚、ここでボンディングワイヤによりＦＥ
Ｔを実装するものにおいては、ＦＥＴチップと基板上の
ソース端子間を結ぶボンディングワイヤによって大きな
寄生インダクタンスを生じ、例えばそのＦＥＴの高速ス
イッチング動作時にＦＥＴチップのドレインソース間電
圧にその耐圧以上の大きなリンギングが発生して素子の
破壊を誘発する恐れがある。このような支障を防止する
には、図２に示すように、ＦＥＴの周囲に１乃至数ター
ンの短絡したコイルを形成して、このコイル両端をＦＥ
Ｔチップの複数の端子のうち、いずれか１つの端子に接
続すればよいことを確認している。
Ｔを実装するものにおいては、ＦＥＴチップと基板上の
ソース端子間を結ぶボンディングワイヤによって大きな
寄生インダクタンスを生じ、例えばそのＦＥＴの高速ス
イッチング動作時にＦＥＴチップのドレインソース間電
圧にその耐圧以上の大きなリンギングが発生して素子の
破壊を誘発する恐れがある。このような支障を防止する
には、図２に示すように、ＦＥＴの周囲に１乃至数ター
ンの短絡したコイルを形成して、このコイル両端をＦＥ
Ｔチップの複数の端子のうち、いずれか１つの端子に接
続すればよいことを確認している。
【００１２】次に本実施例の動作について説明する。駆
動電圧源５から出力される正弦波状の駆動電圧はドライ
ブトランス４−１、４−２の１次側に供給される。これ
により、ドライブトランス４−１、４−２の２次側に発
生した駆動電圧はそれぞれバイアス電圧発生源６、７か
ら発生するバイアス電圧（ＤＣ）が負方向に加算された
後、ＦＥＴ１とＦＥＴ２のゲートＧに供給される。ＦＥ
Ｔ１、２のそれぞれのゲートＧに供給される駆動電圧は
その位相が１８０度異なっており、ＦＥＴ１、２は交互
にオンオフする。この時、ＦＥＴ１のソースＳには直流
電源３からの直流電圧が印加され、ＦＥＴ２のドレイン
Ｄは接地されているため、ＦＥＴ１、２が交互にオンオ
フすると、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳ
の接続点から高周波電流が出力され、この高周波電流が
例えば無電極ランプの励起コイルなどの負荷８にマッチ
ング回路（図示せず）を介して供給される。
動電圧源５から出力される正弦波状の駆動電圧はドライ
ブトランス４−１、４−２の１次側に供給される。これ
により、ドライブトランス４−１、４−２の２次側に発
生した駆動電圧はそれぞれバイアス電圧発生源６、７か
ら発生するバイアス電圧（ＤＣ）が負方向に加算された
後、ＦＥＴ１とＦＥＴ２のゲートＧに供給される。ＦＥ
Ｔ１、２のそれぞれのゲートＧに供給される駆動電圧は
その位相が１８０度異なっており、ＦＥＴ１、２は交互
にオンオフする。この時、ＦＥＴ１のソースＳには直流
電源３からの直流電圧が印加され、ＦＥＴ２のドレイン
Ｄは接地されているため、ＦＥＴ１、２が交互にオンオ
フすると、ＦＥＴ１のドレインＤとＦＥＴ２のソースＳ
の接続点から高周波電流が出力され、この高周波電流が
例えば無電極ランプの励起コイルなどの負荷８にマッチ
ング回路（図示せず）を介して供給される。
【００１３】ところで、例えばＦＥＴ１のゲートＧに印
加される駆動電圧は図３の実線で示したようになり、バ
イアス電圧発生源６によってＶｂのバイアスが負方向に
かかっている。このため、例えばＦＥＴ１のオン期間と
オフ期間を図３に示すように設定しても、このバイアス
電圧Ｖｂの大きさを調整することによってＦＥＴ１を駆
動する最大電圧Ｖ（振幅値に同じ）をＦＥＴ１のオン抵
抗が十分に小さくなる値に設定することができる。尚、
図３の破線で示した波形はバイアス電圧Ｖｂを０に設定
した場合（従来例に相当）に、前記ＦＥＴ１のオン、オ
フ時間が図の如く決定された際の正弦波状の駆動電圧で
あり、その電圧は低くＦＥＴ１の抵抗損を十分に低くす
るほど高く設定することができないことを示している。
又、ＦＥＴ２のゲートＧに印加される駆動電圧は図３に
示した実線の波形の位相を１８０度異ならせたものであ
るため、ＦＥＴ１、２のスレッショルド電圧Ｖthによっ
てＦＥＴ１のオン時間からＦＥＴ２のオン時間或いはそ
の逆のＦＥＴ２のオン時間からＦＥＴ１のオン時間の間
に各ＦＥＴの出力静電容量による充放電損を回避するた
めの休止期間が設定されている。
加される駆動電圧は図３の実線で示したようになり、バ
イアス電圧発生源６によってＶｂのバイアスが負方向に
かかっている。このため、例えばＦＥＴ１のオン期間と
オフ期間を図３に示すように設定しても、このバイアス
電圧Ｖｂの大きさを調整することによってＦＥＴ１を駆
動する最大電圧Ｖ（振幅値に同じ）をＦＥＴ１のオン抵
抗が十分に小さくなる値に設定することができる。尚、
図３の破線で示した波形はバイアス電圧Ｖｂを０に設定
した場合（従来例に相当）に、前記ＦＥＴ１のオン、オ
フ時間が図の如く決定された際の正弦波状の駆動電圧で
あり、その電圧は低くＦＥＴ１の抵抗損を十分に低くす
るほど高く設定することができないことを示している。
又、ＦＥＴ２のゲートＧに印加される駆動電圧は図３に
示した実線の波形の位相を１８０度異ならせたものであ
るため、ＦＥＴ１、２のスレッショルド電圧Ｖthによっ
てＦＥＴ１のオン時間からＦＥＴ２のオン時間或いはそ
の逆のＦＥＴ２のオン時間からＦＥＴ１のオン時間の間
に各ＦＥＴの出力静電容量による充放電損を回避するた
めの休止期間が設定されている。
【００１４】図４は図１に示したバイアス電圧発生源
６、７の詳細例を示した回路図である。バイアス電圧発
生源６、７はドライブトランス４−１、４−２の２次側
から発生される駆動電圧を整流するダイオードＤと、こ
のダイオードＤにより整流された直流電圧をバイアス電
圧として蓄電するコンデンサＣ及びこのコンデンサＣに
蓄電されたバイアス電圧Ｖｂの大きさを調整するための
抵抗Ｒと可変抵抗ＶＲとにより構成されている。前記し
た駆動電圧はダイオードＤにより整流された後、抵抗Ｒ
を介してコンデンサＣに蓄電され、このコンデンサＣに
蓄電された電圧がバイアス電圧Ｖｂとして前記駆動電圧
に負方向に加算され、図３の実線に示したような駆動電
圧が例えばＦＥＴ１のゲートに印加され、図３の波形と
１８０度位相が異なる駆動電圧がＦＥＴ２のゲートに印
加される。ここで、可変抵抗ＶＲの抵抗値を調整するこ
とにより、コンデンサＣに蓄電されるバイアス電圧Ｖｂ
の大きさを変化させて、ＦＥＴ１、２のゲートＧに印加
される駆動電圧の最大電圧を調整して、ＦＥＴ１、２に
よる直流高周波電流変換効率を変化させることができ
る。この理由は、ＦＥＴ１、２のゲートＧに印加される
駆動電圧の最大電圧によってＦＥＴ１、２がオンした時
のオン抵抗値が決まり、このオン抵抗値の大小により導
通損の大小が決まるからである。
６、７の詳細例を示した回路図である。バイアス電圧発
生源６、７はドライブトランス４−１、４−２の２次側
から発生される駆動電圧を整流するダイオードＤと、こ
のダイオードＤにより整流された直流電圧をバイアス電
圧として蓄電するコンデンサＣ及びこのコンデンサＣに
蓄電されたバイアス電圧Ｖｂの大きさを調整するための
抵抗Ｒと可変抵抗ＶＲとにより構成されている。前記し
た駆動電圧はダイオードＤにより整流された後、抵抗Ｒ
を介してコンデンサＣに蓄電され、このコンデンサＣに
蓄電された電圧がバイアス電圧Ｖｂとして前記駆動電圧
に負方向に加算され、図３の実線に示したような駆動電
圧が例えばＦＥＴ１のゲートに印加され、図３の波形と
１８０度位相が異なる駆動電圧がＦＥＴ２のゲートに印
加される。ここで、可変抵抗ＶＲの抵抗値を調整するこ
とにより、コンデンサＣに蓄電されるバイアス電圧Ｖｂ
の大きさを変化させて、ＦＥＴ１、２のゲートＧに印加
される駆動電圧の最大電圧を調整して、ＦＥＴ１、２に
よる直流高周波電流変換効率を変化させることができ
る。この理由は、ＦＥＴ１、２のゲートＧに印加される
駆動電圧の最大電圧によってＦＥＴ１、２がオンした時
のオン抵抗値が決まり、このオン抵抗値の大小により導
通損の大小が決まるからである。
【００１５】図５は上記したバイアス電圧をパラメータ
とした場合のＦＥＴ１、２による、直流／高周波電流変
換効率と駆動電力との関係を示したグラフである。バイ
アス電圧Ｖｂが０Ｖの時が図６に示した従来例の同等の
特性を示しており、バイアス電圧Ｖｂを−１．５Ｖ、更
には−３Ｖと低く設定すればするほど、直流／高周波電
流変換効率は上昇していることが分かる。しかし、バイ
アス電圧Ｖｂをあまり低く設定すると、直流／高周波電
流の最大変換効率を得るための駆動電力が増大するた
め、ＦＥＴ１、２ドライブ損失が増大して、装置全体と
しての直流／高周波電流変換効率はバイアス電圧が−
１．５Ｖの時が最大となる。
とした場合のＦＥＴ１、２による、直流／高周波電流変
換効率と駆動電力との関係を示したグラフである。バイ
アス電圧Ｖｂが０Ｖの時が図６に示した従来例の同等の
特性を示しており、バイアス電圧Ｖｂを−１．５Ｖ、更
には−３Ｖと低く設定すればするほど、直流／高周波電
流変換効率は上昇していることが分かる。しかし、バイ
アス電圧Ｖｂをあまり低く設定すると、直流／高周波電
流の最大変換効率を得るための駆動電力が増大するた
め、ＦＥＴ１、２ドライブ損失が増大して、装置全体と
しての直流／高周波電流変換効率はバイアス電圧が−
１．５Ｖの時が最大となる。
【００１６】本実施例によれば、ＦＥＴ１、２を駆動す
る正弦波状の駆動電圧にバイアス電圧発生源６、７から
発生されるバイアス電圧Ｖｂを負方向に加算することに
より、ＦＥＴ１、２のオン／オフ期間を決定した後も、
ＦＥＴ１、２のゲートＧに印加される駆動電圧の最大値
Ｖを調整して、ＦＥＴ１、２の導通損を十分小さくでき
る値とすることができ、ＦＥＴ１、２による直流／高周
波電流変換効率を向上させることができる。しかも、上
記のようにＦＥＴ１、２の正弦波状駆動電圧にバイアス
電圧−Ｖｂを負方向に加算しても、ＦＥＴ１、２のスレ
ッショルド電圧Ｖthを利用して、ＦＥＴ１、２が交互に
オン状態になる間に十分な休止期間を設定することがで
きるため、各ＦＥＴの出力静電容量による充放電損を回
避でき、ＦＥＴ１、２の直流／高周波電流変換効率を損
なうことなく、上記した直流／高周波電流変換効率を従
来例に比べて十分に高くすることができる。尚、ＦＥＴ
１、２のスレッショルド電圧ＶTHがばらついた場合に
は、バイアス電圧発生源６、７から発生されるバイアス
電圧を前記ばらつきをキャンセルするように、異なるバ
イアス電圧値に調整することにより、ＦＥＴ１、２の最
良動作点を得ることができ、更に前記直流／高周波電流
変換効率を向上させることができる。
る正弦波状の駆動電圧にバイアス電圧発生源６、７から
発生されるバイアス電圧Ｖｂを負方向に加算することに
より、ＦＥＴ１、２のオン／オフ期間を決定した後も、
ＦＥＴ１、２のゲートＧに印加される駆動電圧の最大値
Ｖを調整して、ＦＥＴ１、２の導通損を十分小さくでき
る値とすることができ、ＦＥＴ１、２による直流／高周
波電流変換効率を向上させることができる。しかも、上
記のようにＦＥＴ１、２の正弦波状駆動電圧にバイアス
電圧−Ｖｂを負方向に加算しても、ＦＥＴ１、２のスレ
ッショルド電圧Ｖthを利用して、ＦＥＴ１、２が交互に
オン状態になる間に十分な休止期間を設定することがで
きるため、各ＦＥＴの出力静電容量による充放電損を回
避でき、ＦＥＴ１、２の直流／高周波電流変換効率を損
なうことなく、上記した直流／高周波電流変換効率を従
来例に比べて十分に高くすることができる。尚、ＦＥＴ
１、２のスレッショルド電圧ＶTHがばらついた場合に
は、バイアス電圧発生源６、７から発生されるバイアス
電圧を前記ばらつきをキャンセルするように、異なるバ
イアス電圧値に調整することにより、ＦＥＴ１、２の最
良動作点を得ることができ、更に前記直流／高周波電流
変換効率を向上させることができる。
【００１７】
【発明の効果】以上記述した如く本発明のスイッチング
電源装置によれば、駆動電圧として正弦波を用い且つス
イッチ素子のオンオフ比を所定値に決めた後も、前記ス
イッチ素子の導通損を十分に低くするように駆動電圧の
電圧値を設定できるようにして、直流高周波電流変換効
率を向上させることができる。
電源装置によれば、駆動電圧として正弦波を用い且つス
イッチ素子のオンオフ比を所定値に決めた後も、前記ス
イッチ素子の導通損を十分に低くするように駆動電圧の
電圧値を設定できるようにして、直流高周波電流変換効
率を向上させることができる。
【図１】本発明のスイッチング電源装置の一実施例を示
した回路図。
した回路図。
【図２】図１に示したＦＥＴの好ましい実装状態を示す
概略図。
概略図。
【図３】図１に示したＦＥＴのゲートに印加される駆動
電圧波形例を示した図。
電圧波形例を示した図。
【図４】図１に示したバイアス電圧発生源の詳細例を示
した回路図。
した回路図。
【図５】図１に示したバイアス電圧発生源から発生され
るバイアス電圧をパラメータとした場合のＦＥＴによる
直流／高周波電流変換効率と駆動電力との関係を示した
図。
るバイアス電圧をパラメータとした場合のＦＥＴによる
直流／高周波電流変換効率と駆動電力との関係を示した
図。
【図６】従来のスイッチング電源装置の一例を示した回
路図。
路図。
【図７】図６に示したＦＥＴのゲートに印加される駆動
電圧波形例を示した図。
電圧波形例を示した図。
【図８】図６に示したＦＥＴのゲートに印加される他の
駆動電圧波形例を示した図。
駆動電圧波形例を示した図。
１、２…ＦＥＴ ３…直流電源 ４−１、４−２…ドライブトランス ５…駆動電圧源 ６、７…バイアス電源発生源 ８…負荷
Claims (5)
- 【請求項１】 正弦波状の駆動電圧を発生する駆動電圧
発生回路と、この駆動電圧発生回路によって発生された
正弦波状の駆動電圧にバイアス電圧を発生して印加する
バイアス電圧発生回路と、前記バイアス電圧が印加され
た正弦波状の駆動電圧によってスイッチングされる少な
くとも１石のスイッチ素子とを具備し、このスイッチ素
子によって直流をスイッチングしてスイッチング電流を
得ることを特徴とするスイッチング電源装置。 - 【請求項２】 ハーフブリッジを構成する２石のスイッ
チ素子を交互にオン、オフするための互いに位相が１８
０度異なる正弦波状の駆動電圧を発生する駆動電圧発生
回路と、この駆動電圧発生回路によって発生された前記
正弦波状の各駆動電圧にバイアス電圧を発生して印加す
るバイアス電圧発生回路とを具備し、且つ前記スイッチ
素子の出力静電容量による充放電損を回避するために前
記一方のスイッチ素子のオン期間から他方のスイッチ素
子のオン期間の間に設けられている休止期間を各スイッ
チ素子のオン時のスレッショルド電圧を利用して設定し
たことを特徴とするスイッチング電源装置。 - 【請求項３】 前記ハーフブリッジを構成する２石のス
イッチ素子により発生されるスイッチング電流が供給さ
れる負荷は前記スイッチ素子のスイッチング動作周波数
において略直列共振状態となるタンク回路を有し、且つ
前記スイッチング動作周波数において誘導性であること
を特徴とする請求項２記載のスイッチング電源装置。 - 【請求項４】 前記バイアス電圧発生回路から発生され
るバイアス電圧値を可変としたことを特徴とする請求項
１、２又は３記載のスイッチング電源装置。 - 【請求項５】 前記スイッチ素子はエンハンスメント型
のＭＯＳＦＥＴであり、前記バイアス電圧発生回路から
発生されるバイアス電圧を−０．５Ｖ〜−４Ｖとしたこ
とを特徴とする請求項１、２又は３記載のスイッチング
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190624A JPH0746858A (ja) | 1993-07-30 | 1993-07-30 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190624A JPH0746858A (ja) | 1993-07-30 | 1993-07-30 | スイッチング電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746858A true JPH0746858A (ja) | 1995-02-14 |
Family
ID=16261171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5190624A Withdrawn JPH0746858A (ja) | 1993-07-30 | 1993-07-30 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746858A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114508A1 (ja) * | 2003-06-23 | 2004-12-29 | Sanken Electric Co., Ltd. | 交流スイッチ |
| JP2006191747A (ja) * | 2005-01-06 | 2006-07-20 | Torai Eng:Kk | スイッチング回路 |
| JP2007143380A (ja) * | 2005-11-17 | 2007-06-07 | Samsung Electronics Co Ltd | インバータ回路 |
-
1993
- 1993-07-30 JP JP5190624A patent/JPH0746858A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114508A1 (ja) * | 2003-06-23 | 2004-12-29 | Sanken Electric Co., Ltd. | 交流スイッチ |
| JPWO2004114508A1 (ja) * | 2003-06-23 | 2006-07-27 | サンケン電気株式会社 | 交流スイッチ |
| JP2006191747A (ja) * | 2005-01-06 | 2006-07-20 | Torai Eng:Kk | スイッチング回路 |
| JP2007143380A (ja) * | 2005-11-17 | 2007-06-07 | Samsung Electronics Co Ltd | インバータ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463283A (en) | Drive circuit for electroluminescent lamp | |
| KR100889528B1 (ko) | 소프트 스타트 회로와 이를 포함하는 전원공급장치 | |
| US4743789A (en) | Variable frequency drive circuit | |
| US6747391B1 (en) | Driver for piezoelectric motors | |
| US5686797A (en) | Electronluminescent lamp inverter | |
| JP4903214B2 (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
| CN1192473C (zh) | 谐振型开关电源 | |
| JPH06101930B2 (ja) | スイッチング電源装置 | |
| US6487092B2 (en) | DC/DC converter | |
| US6016259A (en) | Power supply circuit | |
| US7154763B2 (en) | Push-pull switching power converter | |
| CN100479317C (zh) | 具有带有有效栅极驱动的同步整流的未调整dc-dc转换器 | |
| US6362984B2 (en) | DC-DC converter | |
| JP2002017090A (ja) | 圧電トランスの駆動方法および駆動装置 | |
| JP2518527B2 (ja) | 圧電トランスコンバ―タ | |
| JPH07307653A (ja) | スイッチング素子駆動回路 | |
| JP2000312474A (ja) | 電源装置 | |
| JP2621495B2 (ja) | ゲート駆動回路 | |
| KR100325191B1 (ko) | 압전변환인버터 | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP3250308B2 (ja) | ゲート駆動回路 | |
| US20060164869A1 (en) | Inverter | |
| JPH0783619B2 (ja) | インバータ駆動装置 | |
| JPS6029253B2 (ja) | スイツチング回路 | |
| JPH11136959A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |