JPH0748505B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0748505B2 JPH0748505B2 JP1298238A JP29823889A JPH0748505B2 JP H0748505 B2 JPH0748505 B2 JP H0748505B2 JP 1298238 A JP1298238 A JP 1298238A JP 29823889 A JP29823889 A JP 29823889A JP H0748505 B2 JPH0748505 B2 JP H0748505B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- photocurable resin
- semiconductor
- resin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、バンプ電極を有
した半導体素子の小間隔連続実装方法に関するものであ
る。
した半導体素子の小間隔連続実装方法に関するものであ
る。
従来の技術 近年、半導体集積回路素子の高密度実装の要求が強くな
り、素子のボンディングパッドの増加及びそのピッチの
微小化、さらには多数の半導体集積回路素子を微小間隔
で実装する方法として、マイクロボンディング方式を用
いて狭ギャップに素子を実装する方法が提案された〔マ
イクロボンディング方式によるLEDマレーの実装（電子
情報通信学会，集積回路/VLSI設計技術合同研究会）VLD
88-70〕。この技術を第４図とともに説明する。まず、
第４図ａに示す様に、ガラスよりなる配線基板21の導体
配線22A,22B,22Cを有する面の第１のチップ固着領域
に、接続樹脂23を塗布する。導体配線はAu,iTO等であ
り、接続樹脂23はエポキシ，アクリル等の光硬化性樹脂
を用いる。次に第４図ｂに示す様に、Au突起電極バンプ
25Aを有した第１の半導体チップ24Aを、突起電極25Aと
導体配線22Aを位置合わせした後に、配線基板21に設置
する。次に、半導体チップ２コ分を加圧できる加圧ツー
ル26にて、第１の半導体チップ24Aを加圧する。この
時、導体配線22上にあった接続樹脂23は周囲に押し広げ
られて樹脂23Aとなり、突起電極25Aと導体配線22Aは電
気的に接触する。次に、光ファイバー27より出射した紫
外線28を第１の半導体チップの約半分程度に照射し接続
樹脂23の約半分（破線０の左側部分）を硬化する。紫外
線28の照射領域は、光ファイバーの先端のレンズ27Aの
サイズにより制御する。紫外線８の主波長は365nmであ
り、照度は1000〜2000mw/cm2程度である。ツール26の加
圧を解除する。この段階でチップ24Aの樹脂23が硬化し
た領域の電極25Aと配線22Aは電気的に接続される。次
に、第４図ｃに示すように樹脂23に隣接して同じ樹脂2
3′を塗布したのち第２の半導体チップ24Bをチップ24A
と同様に基板上に設置し、前記加圧ツール26にて加圧す
る。チップ24Aと24Bの間隔は５〜20μｍ程度の微小間隔
である。次に紫外光28を光ファイバー27によりチップ24
Aの約半分の領域とチップ間の樹脂23の未硬化部分及び
チップ24Bの約半分程度の領域に照射し、樹脂23および2
3′を硬化させる。次にツール26による加圧は解除す
る。この段階ではチップ24Aの全領域とチップ24Bの約半
分の領域について電気的接続が完了する。すなわち、チ
ップ24Aの電極25Aと配線22A,チップ24Bの左側半分の電
極25Bと配線22Bが接続され、チップ24Aは全体が完全に
基板21に固着される。以上の工程を複数回必要なだけく
り返し、多数の半導体チップを小間隔で実装することが
できる。
り、素子のボンディングパッドの増加及びそのピッチの
微小化、さらには多数の半導体集積回路素子を微小間隔
で実装する方法として、マイクロボンディング方式を用
いて狭ギャップに素子を実装する方法が提案された〔マ
イクロボンディング方式によるLEDマレーの実装（電子
情報通信学会，集積回路/VLSI設計技術合同研究会）VLD
88-70〕。この技術を第４図とともに説明する。まず、
第４図ａに示す様に、ガラスよりなる配線基板21の導体
配線22A,22B,22Cを有する面の第１のチップ固着領域
に、接続樹脂23を塗布する。導体配線はAu,iTO等であ
り、接続樹脂23はエポキシ，アクリル等の光硬化性樹脂
を用いる。次に第４図ｂに示す様に、Au突起電極バンプ
25Aを有した第１の半導体チップ24Aを、突起電極25Aと
導体配線22Aを位置合わせした後に、配線基板21に設置
する。次に、半導体チップ２コ分を加圧できる加圧ツー
ル26にて、第１の半導体チップ24Aを加圧する。この
時、導体配線22上にあった接続樹脂23は周囲に押し広げ
られて樹脂23Aとなり、突起電極25Aと導体配線22Aは電
気的に接触する。次に、光ファイバー27より出射した紫
外線28を第１の半導体チップの約半分程度に照射し接続
樹脂23の約半分（破線０の左側部分）を硬化する。紫外
線28の照射領域は、光ファイバーの先端のレンズ27Aの
サイズにより制御する。紫外線８の主波長は365nmであ
り、照度は1000〜2000mw/cm2程度である。ツール26の加
圧を解除する。この段階でチップ24Aの樹脂23が硬化し
た領域の電極25Aと配線22Aは電気的に接続される。次
に、第４図ｃに示すように樹脂23に隣接して同じ樹脂2
3′を塗布したのち第２の半導体チップ24Bをチップ24A
と同様に基板上に設置し、前記加圧ツール26にて加圧す
る。チップ24Aと24Bの間隔は５〜20μｍ程度の微小間隔
である。次に紫外光28を光ファイバー27によりチップ24
Aの約半分の領域とチップ間の樹脂23の未硬化部分及び
チップ24Bの約半分程度の領域に照射し、樹脂23および2
3′を硬化させる。次にツール26による加圧は解除す
る。この段階ではチップ24Aの全領域とチップ24Bの約半
分の領域について電気的接続が完了する。すなわち、チ
ップ24Aの電極25Aと配線22A,チップ24Bの左側半分の電
極25Bと配線22Bが接続され、チップ24Aは全体が完全に
基板21に固着される。以上の工程を複数回必要なだけく
り返し、多数の半導体チップを小間隔で実装することが
できる。
発明が解決しようとする課題 本発明者らの検討によると、従来の技術では、以外なこ
とに隣接する半導体チップを同一の加圧ツール26にて加
圧する為、次に示す課題があることが判明した。
とに隣接する半導体チップを同一の加圧ツール26にて加
圧する為、次に示す課題があることが判明した。
（１）隣接する半導体チップ24A,24Bの厚みが異る場
合、第５図に示すごとく厚みが薄い半導体チップ24Aは
加圧されず、接続不良が生じる。
合、第５図に示すごとく厚みが薄い半導体チップ24Aは
加圧されず、接続不良が生じる。
（２）第２の半導体チップ24Bの厚みのほうが24Aより薄
い時、先に第１の半導体チップ24Aが加圧され、第６図
に示すごとく第１の半導体チップからはみ出した接続樹
脂の流動により、第２の半導体チップ24Bに位置ズレが
生じる。このように、本発明者らが検討を重ねた結果、
微小間隔にマイクロボンディングで実装を行うと以上の
ような問題が発生し、この問題は完全な実装不良につな
がり、解決が望まれる状態となった。本発明はこのよう
な実状の考察の結果、生まれたもので上記不良の生じる
ことのない確実な高密度な実装を行う方法を提供するこ
とを目的とする。
い時、先に第１の半導体チップ24Aが加圧され、第６図
に示すごとく第１の半導体チップからはみ出した接続樹
脂の流動により、第２の半導体チップ24Bに位置ズレが
生じる。このように、本発明者らが検討を重ねた結果、
微小間隔にマイクロボンディングで実装を行うと以上の
ような問題が発生し、この問題は完全な実装不良につな
がり、解決が望まれる状態となった。本発明はこのよう
な実状の考察の結果、生まれたもので上記不良の生じる
ことのない確実な高密度な実装を行う方法を提供するこ
とを目的とする。
課題を解決するための手段 本発明は、配線基板に、半導体素子を光硬化性樹脂を用
いてフェースダウンで固着し、半導体素子のバンプと配
線基板の導体配線の接触により電気的な接続を得る方法
において、光硬化性樹脂の硬化を半導体素子の約半分程
度の領域とし、隣接する半導体素子側にはみ出した光硬
化性樹脂は未硬化の状態としたまま隣接する半導体素子
を配線基板に搭載する方法を用いるとともに、配線基板
又は半導体素子に光硬化性樹脂を塗布し、この樹脂を介
して第１の半導体素子をそのバンプと配線基板の導体配
線を一致させて設置し、第１の半導体素子を加圧しその
状態で第１の半導体素子の約半分程度の領域に光を照射
して樹脂を硬化させ、次に隣接設置する第２の半導体素
子側にはみだした光硬化性樹脂は未硬化とし、その状態
ではみ出した樹脂上に第２の半導体素子を隣接設置し、
第1,第２の半導体素子を個々に別々の加圧ツールで同時
に加圧し、その状態で、第１の半導体素子の未硬化部及
び第２の半導体素子の約半分程度の領域の光硬化性樹脂
を硬化する方法である。
いてフェースダウンで固着し、半導体素子のバンプと配
線基板の導体配線の接触により電気的な接続を得る方法
において、光硬化性樹脂の硬化を半導体素子の約半分程
度の領域とし、隣接する半導体素子側にはみ出した光硬
化性樹脂は未硬化の状態としたまま隣接する半導体素子
を配線基板に搭載する方法を用いるとともに、配線基板
又は半導体素子に光硬化性樹脂を塗布し、この樹脂を介
して第１の半導体素子をそのバンプと配線基板の導体配
線を一致させて設置し、第１の半導体素子を加圧しその
状態で第１の半導体素子の約半分程度の領域に光を照射
して樹脂を硬化させ、次に隣接設置する第２の半導体素
子側にはみだした光硬化性樹脂は未硬化とし、その状態
ではみ出した樹脂上に第２の半導体素子を隣接設置し、
第1,第２の半導体素子を個々に別々の加圧ツールで同時
に加圧し、その状態で、第１の半導体素子の未硬化部及
び第２の半導体素子の約半分程度の領域の光硬化性樹脂
を硬化する方法である。
すなわち、本発明の半導体装置の実装方法は、導体配線
を有した透明基板の一方の主面の第１の半導体素子が固
着される部分に光硬化性の第１の絶縁性樹脂を塗布する
か、又は前記第１の半導体素子の電極を有する面に前記
第１の絶縁性樹脂を塗布する工程、前記第１の半導体素
子を前記第１の絶縁性樹脂を介して前記導体配線と前記
第１の半導体素子の電極が一致する様に設置する工程、
前記第１の半導体素子を第１の加圧治具で加圧し、前記
基板の他方の主面から前記第１の半導体素子の一方の端
部から前記第１の半導体素子の他方の端部の電極を除く
部分に位置する前記第１の絶縁性樹脂の一部に選択的に
光を照射して前記第２の絶縁性樹脂の一部を硬化させる
工程、前記第１の半導体素子の他方の端部に隣接した前
記透明基板の一方の主面又は第２の半導体素子の電極を
有する面上に第２の絶縁性樹脂を塗布し、前記第２の半
導体素子を前記第２の絶縁性樹脂を介して同素子の電極
と前記基板上の導体配線を一致させて設置する工程、前
記第１の半導体素子を前記第１の加圧治具により、第２
の半導体素子を前記第１の加圧治具と上下動が分離され
た別体の第２の加圧治具により加圧し、前記透明基板の
他方の主面から前記第１の絶縁性樹脂の残りの部分及び
前記第１と第２の半導体素子の間及び前記第２の半導体
素子の前記第１の半導体素子と隣接する反対側の端部の
電極を除く部分を前記照射領域と一部重なるように選択
的に光照射して、前記第１の絶縁性樹脂の残りの部分及
び前記第２の半導体素子の前記反対側の端部の電極を除
く部分に位置する第２の絶縁性樹脂を硬化させる工程を
備える方法である。さらに本発明は、加圧治具と半導体
素子の間に光硬化性絶縁性樹脂と密着性の悪い材質より
なるシートを介在させる方法を提供する。また、本発明
は、第１の半導体素子の加圧と第２の半導体素子の加圧
を時間差を設けて、第１の半導体素子は第１の加圧治具
で第２の半導体素子は第２の加圧治具で行う方法を提供
する。
を有した透明基板の一方の主面の第１の半導体素子が固
着される部分に光硬化性の第１の絶縁性樹脂を塗布する
か、又は前記第１の半導体素子の電極を有する面に前記
第１の絶縁性樹脂を塗布する工程、前記第１の半導体素
子を前記第１の絶縁性樹脂を介して前記導体配線と前記
第１の半導体素子の電極が一致する様に設置する工程、
前記第１の半導体素子を第１の加圧治具で加圧し、前記
基板の他方の主面から前記第１の半導体素子の一方の端
部から前記第１の半導体素子の他方の端部の電極を除く
部分に位置する前記第１の絶縁性樹脂の一部に選択的に
光を照射して前記第２の絶縁性樹脂の一部を硬化させる
工程、前記第１の半導体素子の他方の端部に隣接した前
記透明基板の一方の主面又は第２の半導体素子の電極を
有する面上に第２の絶縁性樹脂を塗布し、前記第２の半
導体素子を前記第２の絶縁性樹脂を介して同素子の電極
と前記基板上の導体配線を一致させて設置する工程、前
記第１の半導体素子を前記第１の加圧治具により、第２
の半導体素子を前記第１の加圧治具と上下動が分離され
た別体の第２の加圧治具により加圧し、前記透明基板の
他方の主面から前記第１の絶縁性樹脂の残りの部分及び
前記第１と第２の半導体素子の間及び前記第２の半導体
素子の前記第１の半導体素子と隣接する反対側の端部の
電極を除く部分を前記照射領域と一部重なるように選択
的に光照射して、前記第１の絶縁性樹脂の残りの部分及
び前記第２の半導体素子の前記反対側の端部の電極を除
く部分に位置する第２の絶縁性樹脂を硬化させる工程を
備える方法である。さらに本発明は、加圧治具と半導体
素子の間に光硬化性絶縁性樹脂と密着性の悪い材質より
なるシートを介在させる方法を提供する。また、本発明
は、第１の半導体素子の加圧と第２の半導体素子の加圧
を時間差を設けて、第１の半導体素子は第１の加圧治具
で第２の半導体素子は第２の加圧治具で行う方法を提供
する。
作用 本発明によれば、第１の半導体素子を固着する最初の光
硬化時に、第１の半導体素子の側面近傍の第１の絶縁性
樹脂の硬化が生じる恐れはなく、かつ、第２の半導体素
子を設置した後の第２の光硬化の工程で、第１の半導体
素子の端部及び第1,第２の半導体素子間及び第２の半導
体素子の端部近傍の絶縁性樹脂を確実に硬化させること
が可能となる。したがって、第２の半導体素子の設置時
に、第1,第２の半導体素子間のはみ出した第１の絶縁性
樹脂が硬化していることがなく、第２の半導体素子の電
極と基板上の配線との接続不良は発生しない。また、第
１の半導体素子も、第１の絶縁性樹脂全体が最終的に確
実に硬化されるため接続不良となることもない。さら
に、本発明においては、個々の半導体素子を単独に加圧
するため、多数の素子の実装に際し重要となる素子の厚
みの違い、ソリ等を吸収することができ、結果としてす
べての素子のバンプを基板の電極に確実に接続すること
ができる。
硬化時に、第１の半導体素子の側面近傍の第１の絶縁性
樹脂の硬化が生じる恐れはなく、かつ、第２の半導体素
子を設置した後の第２の光硬化の工程で、第１の半導体
素子の端部及び第1,第２の半導体素子間及び第２の半導
体素子の端部近傍の絶縁性樹脂を確実に硬化させること
が可能となる。したがって、第２の半導体素子の設置時
に、第1,第２の半導体素子間のはみ出した第１の絶縁性
樹脂が硬化していることがなく、第２の半導体素子の電
極と基板上の配線との接続不良は発生しない。また、第
１の半導体素子も、第１の絶縁性樹脂全体が最終的に確
実に硬化されるため接続不良となることもない。さら
に、本発明においては、個々の半導体素子を単独に加圧
するため、多数の素子の実装に際し重要となる素子の厚
みの違い、ソリ等を吸収することができ、結果としてす
べての素子のバンプを基板の電極に確実に接続すること
ができる。
実施例 狭ギャップで半導体チップを実装する本発明の一実施例
を第１図とともに説明する。まず第１図ａに示す様に、
ガラスよりなる透明な配線基板１の導体配線2A,2Bを有
する主面の第１の半導体チップ固着領域に、絶縁性接続
樹脂３を塗布する。導体配線2A,2Bは、Au,iTO等であ
り、接続樹脂３はエポキシ，アクリル，変性アクリル等
の光硬化性樹脂を用いる。次に第１図ｂに示す様に、樹
脂３が塗布された部分にAu突起電極（バンプ）５を有し
た第１の半導体チップ4Aを、突起電極5Aと導体配線2Aを
位置合わせしこれらが一致するように、樹脂３を介して
配線基板１上に設置する。次に、半導体チップ１コ分を
加圧できる加圧ツール６にて、第２の半導体チップ4Aを
加圧する。この時、導体配線２上にあった接続樹脂３は
周囲に押し広げられて樹脂3Aとなり、突起電極5Aと導体
配線2Aは電気的に接触する。次に、光ファイバー７より
出射した紫外線８を、基板１の他方の主面から第１の半
導体チップ4Aの一方の端部から約半分程度に選択的に照
射し、接触樹脂３の約半分を硬化する。つまり、第１図
に示す線０の部分から左の部分すなわち矢印Ｘで示す左
の部分を硬化させる紫外線８の照射領域（線０の左部
分）は光ファイバー７の先端のレンズ7Aのサイズにより
制御する。紫外線８の主波長はたとえば365nmであり、
照度はたとえば1000〜2000mw/cm2程度である。しかるの
ち、ツール６の加圧を解除する。この段階で第１の半導
体チップ4Aの接続樹脂３が硬化した領域の突起電極5Aと
導体配線2Aは電気的に接続される。次に、第１図ｃに示
す様に、第１の半導体チップ4Aの他方の端部側の樹脂３
に隣接して同じ樹脂３′を塗布し、樹脂３′が塗布され
た部分に第２の半導体チップ4Bを第１の半導体チップ4A
と同様に突起電極5Aと導体配線2Bが一致するように設置
し、チップ4Aをツール６で加圧するとともに、ツール６
とは別に独立のチップ１コ分を加圧できる加圧ツール60
にて加圧する。ツール６と60は別体であって、上下動も
独立に制御されるものである。このとき、次の第２図の
例に示すように、ツール60をさきに加圧するのが望まし
い。第１の半導体チップ4Aと、第２の半導体チップ4Bの
間隔は５〜20μｍの狭ギャップである。次に、紫外線８
を光ファイバー７により、第１の半導体チップ4Aの他方
の端部を含む、約半分の領域とチップ間の樹脂３の未硬
化部分及び第２の半導体チップ4Bのチップ4A側端部を含
む約半分程度の領域に照射し、接続樹脂３の未硬化部分
および樹脂３′をチップ4Bのチップ4Aとは反対側部分を
残して硬化する。この時、第２の半導体チップ4Aへの光
照射は、すでに硬化している領域へもオーバーラップし
て照射する。Ｌはオーバーラップ照射である。つまり、
第１図においてＰ〜Ｑまでの部分を硬化させる。次に、
加圧を解除する。この段階では、第１の半導体チップ4A
の全領域での電極5Aと配線2Aの接続と、第２の半導体チ
ップ4Bの約半分の領域について、電極5Bと配線2Bの電気
的な接続が完了する。このとき、樹脂３′のチップ4Bの
他の半分の領域に接する部分及び樹脂３′の一部として
はみ出した樹脂３′Ａは未硬化で残される。以上の工程
を複数回くり返し、必要に応じて多数の半導体チップ
を、小間隔で接続するものである。次に、位置決めを行
った２つの隣接した半導体素子を個々の加圧ツールを用
い、時間差を設けて下降させ固定した後、半導体素子の
隣接部分を照射する方法を第２図とともに詳細に述べ
る。この方法によれば、個々の半導体素子の厚み、ソ
リ，を吸収し、隣接する半導体素子への樹脂の影響を無
くし、半導体素子の小間隔連続実装で完全な電気的接続
が出来る。第２図ａの配線基板１はソーダガラス，コー
ニング7059ガラス等であり、その厚みは0.5〜1mm程度で
ある。導体配線2A,2B,2C……はCu,AgPd等であり、その
厚みは0.1〜50μｍ程度である。第２図ｂに示すように
紫外線硬化型樹脂３をスタンピングにより金バンプ5Aの
面に塗布した半導体素子4Aを真空コレット10により保持
し、配線基板１上の配線に触れない程度に近づけて、配
線2Aに金バンプ5Aを一致させる。すなわち、第２図に示
す実施例では、紫外線硬化型樹脂の塗布は、半導体素子
側に行った。紫外線硬化型樹脂３は、エポキシ，シリコ
ン，アクリル等である。金バンプ5Aの直径は、φ10〜50
μｍ程度で厚みは１〜20μｍ程度である。真空コレット
10は、ステンレス鋼，超硬合金等である。半導体素子4A
への紫外線硬化型樹脂３のスタンピング方法を第３図に
示す。まず第３図（ａ）に示す様にチップトレー23に設
置された半導体素子4Aを投入コレット20にて保持し、真
空コレット10上に設置する。次に、第６図（ｂ）（ｃ）
に示す様に真空コレットを上下方向に回転させた後、第
３図（ｄ）に示す様に樹脂供給ユニット21に設置された
紫外線硬化型樹脂３まで下降させ、第３図（ｄ）に示す
様に、半導体素子4Aに紫外線硬化型樹脂３を塗布する。
次に第２図ｃに示すように真空コレット10を降ろし、配
線2Aと金バンプ5Aを接触させ、真空コレット10をはず
し、かわりに加圧ツール６を降ろし半導体素子4Aを均一
に加圧する。この時、配線2A上の紫外線硬化型樹脂３は
周囲に押し出され、半導体素子（チップ）4Aの金バンプ
5Aと配線2Aは電気的に接触する。加圧ツール６は、超硬
合金，セラミック等で加圧面の平面度は、0.5μｍ以内
である。加圧保持の状態で、ガラススペースの下から半
導体素子5Aの半分程を紫外線８で照射し、半導体素子4A
に塗布した紫外線硬化型樹脂３を硬化させる。紫外線８
の照射領域の制御は、ファイバー７のスポット径の制御
あるいは、マスキングにより行う方法等がある。紫外線
８は、波長365nmで出力1000mw程度である。次に再度、
真空コレットにより紫外線硬化型樹脂３′を塗布した半
導体素子4Bを、前回位置決め半分程固着した半導体素子
4Aに隣接させ下降し、配線2Bと金バンプ5Bを一致させ真
空コレットを外す。次に第２図ｄに示すように、前回位
置決め半分程固着した半導体素子4Aと、今回位置決めし
た半導体素子4Bの個々の厚み、ソリの違いを吸集するた
めに、それぞれ別々の加圧ツール6,60で加圧する。この
時、加圧ツールを下降させる順序は、半導体素子の位置
ズレを防止するために、今回の半導体素子4B側の加圧ツ
ール60から下降させ１〜２秒後に、前回の半導体素子4A
上の加圧ツール６を下降させる。次に前回半分程固着し
た半導体素子4Aの残り半分程と、隣接し位置決めした半
導体素子4Bの半分程に、同時に紫外線８を照射する。こ
の工程を必要回数繰り返すことにより、半導体素子の小
間隔連続実装をおこなうことができる。なお、本発明の
実施例において、素子4A,4B間の樹脂が素子上に盛り上
がるのを防止するため、加圧ツールと素子間光硬化性樹
脂と密着性の悪いテフロンシート等を介在させておくこ
とが望ましい。素子間隔が小さくなる程樹脂の盛り上が
りが問題となり、このシートの効果が顕著となる。第２
図の方法にて、LED（発光ダイオード）プリンタヘッド
の試作を行った。素子4A,4Bは発光ドットピッチ63.5μ
ｍのLEDアレーチップであり、試作したLEDプリンタヘッ
ドの概要は、基板サイズ:A4,LEDアレーチップ数:54ケ／
基板,LEDアレーチップ間ギャップ:10μｍである。この
構成により、LEDアレーヘッドを試作した結果、歩留り
は、従来の技術では50〜60％であったが、本発明では9
9.8％を得た。
を第１図とともに説明する。まず第１図ａに示す様に、
ガラスよりなる透明な配線基板１の導体配線2A,2Bを有
する主面の第１の半導体チップ固着領域に、絶縁性接続
樹脂３を塗布する。導体配線2A,2Bは、Au,iTO等であ
り、接続樹脂３はエポキシ，アクリル，変性アクリル等
の光硬化性樹脂を用いる。次に第１図ｂに示す様に、樹
脂３が塗布された部分にAu突起電極（バンプ）５を有し
た第１の半導体チップ4Aを、突起電極5Aと導体配線2Aを
位置合わせしこれらが一致するように、樹脂３を介して
配線基板１上に設置する。次に、半導体チップ１コ分を
加圧できる加圧ツール６にて、第２の半導体チップ4Aを
加圧する。この時、導体配線２上にあった接続樹脂３は
周囲に押し広げられて樹脂3Aとなり、突起電極5Aと導体
配線2Aは電気的に接触する。次に、光ファイバー７より
出射した紫外線８を、基板１の他方の主面から第１の半
導体チップ4Aの一方の端部から約半分程度に選択的に照
射し、接触樹脂３の約半分を硬化する。つまり、第１図
に示す線０の部分から左の部分すなわち矢印Ｘで示す左
の部分を硬化させる紫外線８の照射領域（線０の左部
分）は光ファイバー７の先端のレンズ7Aのサイズにより
制御する。紫外線８の主波長はたとえば365nmであり、
照度はたとえば1000〜2000mw/cm2程度である。しかるの
ち、ツール６の加圧を解除する。この段階で第１の半導
体チップ4Aの接続樹脂３が硬化した領域の突起電極5Aと
導体配線2Aは電気的に接続される。次に、第１図ｃに示
す様に、第１の半導体チップ4Aの他方の端部側の樹脂３
に隣接して同じ樹脂３′を塗布し、樹脂３′が塗布され
た部分に第２の半導体チップ4Bを第１の半導体チップ4A
と同様に突起電極5Aと導体配線2Bが一致するように設置
し、チップ4Aをツール６で加圧するとともに、ツール６
とは別に独立のチップ１コ分を加圧できる加圧ツール60
にて加圧する。ツール６と60は別体であって、上下動も
独立に制御されるものである。このとき、次の第２図の
例に示すように、ツール60をさきに加圧するのが望まし
い。第１の半導体チップ4Aと、第２の半導体チップ4Bの
間隔は５〜20μｍの狭ギャップである。次に、紫外線８
を光ファイバー７により、第１の半導体チップ4Aの他方
の端部を含む、約半分の領域とチップ間の樹脂３の未硬
化部分及び第２の半導体チップ4Bのチップ4A側端部を含
む約半分程度の領域に照射し、接続樹脂３の未硬化部分
および樹脂３′をチップ4Bのチップ4Aとは反対側部分を
残して硬化する。この時、第２の半導体チップ4Aへの光
照射は、すでに硬化している領域へもオーバーラップし
て照射する。Ｌはオーバーラップ照射である。つまり、
第１図においてＰ〜Ｑまでの部分を硬化させる。次に、
加圧を解除する。この段階では、第１の半導体チップ4A
の全領域での電極5Aと配線2Aの接続と、第２の半導体チ
ップ4Bの約半分の領域について、電極5Bと配線2Bの電気
的な接続が完了する。このとき、樹脂３′のチップ4Bの
他の半分の領域に接する部分及び樹脂３′の一部として
はみ出した樹脂３′Ａは未硬化で残される。以上の工程
を複数回くり返し、必要に応じて多数の半導体チップ
を、小間隔で接続するものである。次に、位置決めを行
った２つの隣接した半導体素子を個々の加圧ツールを用
い、時間差を設けて下降させ固定した後、半導体素子の
隣接部分を照射する方法を第２図とともに詳細に述べ
る。この方法によれば、個々の半導体素子の厚み、ソ
リ，を吸収し、隣接する半導体素子への樹脂の影響を無
くし、半導体素子の小間隔連続実装で完全な電気的接続
が出来る。第２図ａの配線基板１はソーダガラス，コー
ニング7059ガラス等であり、その厚みは0.5〜1mm程度で
ある。導体配線2A,2B,2C……はCu,AgPd等であり、その
厚みは0.1〜50μｍ程度である。第２図ｂに示すように
紫外線硬化型樹脂３をスタンピングにより金バンプ5Aの
面に塗布した半導体素子4Aを真空コレット10により保持
し、配線基板１上の配線に触れない程度に近づけて、配
線2Aに金バンプ5Aを一致させる。すなわち、第２図に示
す実施例では、紫外線硬化型樹脂の塗布は、半導体素子
側に行った。紫外線硬化型樹脂３は、エポキシ，シリコ
ン，アクリル等である。金バンプ5Aの直径は、φ10〜50
μｍ程度で厚みは１〜20μｍ程度である。真空コレット
10は、ステンレス鋼，超硬合金等である。半導体素子4A
への紫外線硬化型樹脂３のスタンピング方法を第３図に
示す。まず第３図（ａ）に示す様にチップトレー23に設
置された半導体素子4Aを投入コレット20にて保持し、真
空コレット10上に設置する。次に、第６図（ｂ）（ｃ）
に示す様に真空コレットを上下方向に回転させた後、第
３図（ｄ）に示す様に樹脂供給ユニット21に設置された
紫外線硬化型樹脂３まで下降させ、第３図（ｄ）に示す
様に、半導体素子4Aに紫外線硬化型樹脂３を塗布する。
次に第２図ｃに示すように真空コレット10を降ろし、配
線2Aと金バンプ5Aを接触させ、真空コレット10をはず
し、かわりに加圧ツール６を降ろし半導体素子4Aを均一
に加圧する。この時、配線2A上の紫外線硬化型樹脂３は
周囲に押し出され、半導体素子（チップ）4Aの金バンプ
5Aと配線2Aは電気的に接触する。加圧ツール６は、超硬
合金，セラミック等で加圧面の平面度は、0.5μｍ以内
である。加圧保持の状態で、ガラススペースの下から半
導体素子5Aの半分程を紫外線８で照射し、半導体素子4A
に塗布した紫外線硬化型樹脂３を硬化させる。紫外線８
の照射領域の制御は、ファイバー７のスポット径の制御
あるいは、マスキングにより行う方法等がある。紫外線
８は、波長365nmで出力1000mw程度である。次に再度、
真空コレットにより紫外線硬化型樹脂３′を塗布した半
導体素子4Bを、前回位置決め半分程固着した半導体素子
4Aに隣接させ下降し、配線2Bと金バンプ5Bを一致させ真
空コレットを外す。次に第２図ｄに示すように、前回位
置決め半分程固着した半導体素子4Aと、今回位置決めし
た半導体素子4Bの個々の厚み、ソリの違いを吸集するた
めに、それぞれ別々の加圧ツール6,60で加圧する。この
時、加圧ツールを下降させる順序は、半導体素子の位置
ズレを防止するために、今回の半導体素子4B側の加圧ツ
ール60から下降させ１〜２秒後に、前回の半導体素子4A
上の加圧ツール６を下降させる。次に前回半分程固着し
た半導体素子4Aの残り半分程と、隣接し位置決めした半
導体素子4Bの半分程に、同時に紫外線８を照射する。こ
の工程を必要回数繰り返すことにより、半導体素子の小
間隔連続実装をおこなうことができる。なお、本発明の
実施例において、素子4A,4B間の樹脂が素子上に盛り上
がるのを防止するため、加圧ツールと素子間光硬化性樹
脂と密着性の悪いテフロンシート等を介在させておくこ
とが望ましい。素子間隔が小さくなる程樹脂の盛り上が
りが問題となり、このシートの効果が顕著となる。第２
図の方法にて、LED（発光ダイオード）プリンタヘッド
の試作を行った。素子4A,4Bは発光ドットピッチ63.5μ
ｍのLEDアレーチップであり、試作したLEDプリンタヘッ
ドの概要は、基板サイズ:A4,LEDアレーチップ数:54ケ／
基板,LEDアレーチップ間ギャップ:10μｍである。この
構成により、LEDアレーヘッドを試作した結果、歩留り
は、従来の技術では50〜60％であったが、本発明では9
9.8％を得た。
（１）本発明では、別々のツールにて個々の半導体素子
を単独に加圧するため、素子の厚みの違い、ソリ等をカ
バーし、各チップのバンプを均一に加圧でき、電気的接
続の信頼性が向上する。
を単独に加圧するため、素子の厚みの違い、ソリ等をカ
バーし、各チップのバンプを均一に加圧でき、電気的接
続の信頼性が向上する。
（２）UV照射を２回に分ける事により半導体素子から隣
接方向へはみ出した紫外線硬化型樹脂が硬化しないた
め、小間隔（10μ以下）高密度連続実装が可能である。
接方向へはみ出した紫外線硬化型樹脂が硬化しないた
め、小間隔（10μ以下）高密度連続実装が可能である。
（３）本発明により、高密度実装を必要とするプリンタ
ー用LEDアレイヘッド，イメージセンサライン光源等に
応用すると、従来のワイヤーボンディング工法と比較
し、大巾なコストダウンが可能となり、又機器の小型
化，軽量化が可能となる。
ー用LEDアレイヘッド，イメージセンサライン光源等に
応用すると、従来のワイヤーボンディング工法と比較
し、大巾なコストダウンが可能となり、又機器の小型
化，軽量化が可能となる。
発明の効果 本発明によれば、１つの半導体素子の固着，接続のため
の光照射硬化を２回に分けて行い、素子間の硬化を確実
に行うことができ、小間隔の高密度実装が可能となる。
また、本発明では、個々の半導体素子を単独に加圧する
ため、多くの素子の実装にとって大切な、素子の厚みの
違い、ソリ等を吸収して各チップのすべてのバンプを基
板の電極に確実に接続することができ、従来のごとき不
良が発生しない。したがって、本発明は半導体素子の高
密度実装に大きく寄与するものである。
の光照射硬化を２回に分けて行い、素子間の硬化を確実
に行うことができ、小間隔の高密度実装が可能となる。
また、本発明では、個々の半導体素子を単独に加圧する
ため、多くの素子の実装にとって大切な、素子の厚みの
違い、ソリ等を吸収して各チップのすべてのバンプを基
板の電極に確実に接続することができ、従来のごとき不
良が発生しない。したがって、本発明は半導体素子の高
密度実装に大きく寄与するものである。
第１図，第２図，第３図は本発明の実施例のマイクロバ
ンプ実装工程の断面図、第４図，第５図，第６図は従来
の技術を示す工程断面図である。 １……配線基板、6,60……加圧ツール、2A,2B,2C……導
体配線、８……紫外線、3,3′……紫外線硬化樹脂、4A,
4B……半導体素子（チップ）、5A,5B……半導体素子電
極、７……ファイバー。
ンプ実装工程の断面図、第４図，第５図，第６図は従来
の技術を示す工程断面図である。 １……配線基板、6,60……加圧ツール、2A,2B,2C……導
体配線、８……紫外線、3,3′……紫外線硬化樹脂、4A,
4B……半導体素子（チップ）、5A,5B……半導体素子電
極、７……ファイバー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 和也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 日高 浩司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 崎山 次男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】導体配線を有する透明基板上の電極を有す
る第１の半導体素子が固着される部分に光硬化性樹脂を
塗布するか、又は前記第１の半導体素子の前記電極を有
する面に前記光硬化性樹脂を塗布する第１の光硬化性樹
脂塗布工程と、前記光硬化性樹脂を介して前記導体配線
と前記第１の半導体素子の前記電極が一致するように前
記第１の半導体素子を設置する第１の半導体素子設置工
程と、前記第１の半導体素子を第１の加圧治具により加
圧するとともに、前記第１の半導体素子の一端から少な
くとも前記第１の半導体素子の他端近傍を除く部分に存
在する前記光硬化性樹脂に前記透明基板の裏面から選択
的に光を照射して前記光硬化性樹脂の一部を硬化させる
第１の光硬化性樹脂硬化工程と、前記第１の半導体素子
の前記他端に隣接する前記透明基板上の第２の半導体素
子が固着される部分に光硬化性樹脂を塗布するか、又は
前記第２の半導体素子の前記電極を有する面に前記光硬
化性樹脂を塗布する第２の光硬化性樹脂塗布工程と、前
記光硬化性樹脂を介して前記導体配線と前記第２の半導
体素子の前記電極が一致するように前記第２の半導体素
子を設置する第２の半導体素子設置工程と、前記第１の
半導体素子を前記第１の加圧治具により、前記第２の半
導体素子を前記第１の加圧治具と上下動が分離された第
２の加圧治具により加圧するとともに、前記第１の光硬
化性樹脂硬化工程により硬化されなかった光硬化性樹脂
及び前記第１の半導体素子と前記第２の半導体素子間の
光硬化性樹脂及び前記第２の半導体素子の前記第１の半
導体素子の存在する側の端から少なくとも前記第２の半
導体素子の前記第１の半導体素子の存在しない側の端近
傍を除く部分に存在する光硬化性樹脂に前記透明基板の
裏面から選択的に光を照射して前記光硬化性樹脂の一部
を硬化させる第２の光硬化性樹脂硬化工程とを有する半
導体装置の実装方法。 - 【請求項２】第２の光硬化性樹脂硬化工程において、第
２の半導体素子を第２の加圧治具により加圧した後に第
１の半導体素子を第１の加圧治具により加圧することを
特徴とする特許請求の範囲第１項記載の半導体装置の実
装方法。 - 【請求項３】第１の半導体素子と第１の加圧治具間及び
第２の半導体素子と第２の加圧治具間に光硬化性樹脂と
の密着性が悪い材質よりなるシートを介在させたことを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1298238A JPH0748505B2 (ja) | 1989-02-02 | 1989-11-16 | 半導体装置の実装方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-24163 | 1989-02-02 | ||
| JP2416389 | 1989-02-02 | ||
| JP1298238A JPH0748505B2 (ja) | 1989-02-02 | 1989-11-16 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136260A JPH03136260A (ja) | 1991-06-11 |
| JPH0748505B2 true JPH0748505B2 (ja) | 1995-05-24 |
Family
ID=26361648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1298238A Expired - Fee Related JPH0748505B2 (ja) | 1989-02-02 | 1989-11-16 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748505B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005029407B4 (de) * | 2005-06-24 | 2008-06-19 | Mühlbauer Ag | Verfahren und Vorrichtung zum dauerhaften Verbinden integrierter Schaltungen mit einem Substrat |
-
1989
- 1989-11-16 JP JP1298238A patent/JPH0748505B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03136260A (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5037780A (en) | Method for attaching semiconductors to a transparent substrate using a light-curable resin | |
| KR101918106B1 (ko) | 불량소자의 리페어 방법 및 이를 위한 리페어 장치 | |
| KR0139614B1 (ko) | 평면형 표시 장치의 조립 구조와 조립 방법 | |
| US20070261233A1 (en) | Method and system for fabricating a semiconductor device | |
| JPWO2010050209A1 (ja) | 電子部品と可撓性フィルム基板の接合方法および接合装置 | |
| JPH05175281A (ja) | ボンディング装置 | |
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| JPH0748505B2 (ja) | 半導体装置の実装方法 | |
| CN109585596B (zh) | 光学指纹感测单元及其制造方法、触控屏幕 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JPH0671029B2 (ja) | 半導体装置の実装方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| KR100971080B1 (ko) | 이방성 도전볼을 포함하는 혐기성 광경화 접착제의제조방법과 혐기성 광경화접착제를 이용한평판디스플레이의 회로접속방법 | |
| JP3270773B2 (ja) | 半導体素子の実装方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JP3152449B2 (ja) | Ｉｃ部品のリード接合装置及び方法 | |
| JPH10340927A (ja) | 半導体装置の製造方法およびボンディング装置 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JPH04367241A (ja) | 実装装置及び半導体装置の製造方法 | |
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 | |
| JPH04180242A (ja) | Ｉｃ半導体素子の接合方法 | |
| JPH04322439A (ja) | 半導体装置の製造方法 | |
| JPH06120464A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |