JPH0748943B2 - オーバーシュートを制限する回路 - Google Patents
オーバーシュートを制限する回路Info
- Publication number
- JPH0748943B2 JPH0748943B2 JP3097832A JP9783291A JPH0748943B2 JP H0748943 B2 JPH0748943 B2 JP H0748943B2 JP 3097832 A JP3097832 A JP 3097832A JP 9783291 A JP9783291 A JP 9783291A JP H0748943 B2 JPH0748943 B2 JP H0748943B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- capacitor
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 90
- 239000003990 capacitor Substances 0.000 claims description 39
- 230000000694 effects Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000006123 Wharton fragmentation reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の背景】本発明は、切り換え感知技術に関し、特
にバリスティック（ｂａｌｌｉｓｔｉｃ）感知巻線を用
いたスイッチング電源における負荷調整を改善する装置
および方法に関する。
にバリスティック（ｂａｌｌｉｓｔｉｃ）感知巻線を用
いたスイッチング電源における負荷調整を改善する装置
および方法に関する。
【０００２】一次巻線および二次巻線が巻かれた変圧器
を含むスイッチング電源は、異なる電気的負荷に対して
電力を供給するために特に有効である。ある用途におい
ては、負荷に対して調整された電圧レベルを提供するこ
とが必要である。このような調整を行うため、電源は、
フィードバック手段を用いて電流および電圧の少なくと
も一方を制御する調整回路を含んでいる。
を含むスイッチング電源は、異なる電気的負荷に対して
電力を供給するために特に有効である。ある用途におい
ては、負荷に対して調整された電圧レベルを提供するこ
とが必要である。このような調整を行うため、電源は、
フィードバック手段を用いて電流および電圧の少なくと
も一方を制御する調整回路を含んでいる。
【０００３】このフィードバックは、直接出力を検出す
ることにより得ることができる。例えば、Ｈｏｅｋｓｍ
ａの米国特許第４，５６６，０６０号においては、出力
が供給される負荷からの信号がフィードバック手段を介
して電源に送られる。このフィードバック手段は、発光
ダイオードおよびフォトトランジスタからなる光カプラ
を含むことが望ましい。この負荷調整手法は有効ではあ
るが、一次巻線および二次巻線間の障壁を越えて光カプ
ラを使用しなければならないため、コストの観点から不
利である。
ることにより得ることができる。例えば、Ｈｏｅｋｓｍ
ａの米国特許第４，５６６，０６０号においては、出力
が供給される負荷からの信号がフィードバック手段を介
して電源に送られる。このフィードバック手段は、発光
ダイオードおよびフォトトランジスタからなる光カプラ
を含むことが望ましい。この負荷調整手法は有効ではあ
るが、一次巻線および二次巻線間の障壁を越えて光カプ
ラを使用しなければならないため、コストの観点から不
利である。
【０００４】スイッチング電源の出力を調整するための
安価な手法を提供するため、バリスティック感知巻線が
用いられて来た。バリスティック感知巻線を使用する典
型的な回路においては、一般に一次巻線および二次巻線
間、ならびに一次巻線およびバリスティック感知巻線間
に良好な結合を得ることができる。一次巻線とバリステ
ィック感知巻線間に良好な結合が存在するので、一次巻
線と二次巻線間の漏洩により、一次巻線に生じる電圧オ
ーバーシュートがバリスティック感知巻線に起生するこ
とがある。このことは、バリスティック感知巻線におけ
るオーバーシュートが一次巻線の不適正な制御、従って
出力電圧が適正に調整されないので、重大な負荷調整問
題が生じてしまう。
安価な手法を提供するため、バリスティック感知巻線が
用いられて来た。バリスティック感知巻線を使用する典
型的な回路においては、一般に一次巻線および二次巻線
間、ならびに一次巻線およびバリスティック感知巻線間
に良好な結合を得ることができる。一次巻線とバリステ
ィック感知巻線間に良好な結合が存在するので、一次巻
線と二次巻線間の漏洩により、一次巻線に生じる電圧オ
ーバーシュートがバリスティック感知巻線に起生するこ
とがある。このことは、バリスティック感知巻線におけ
るオーバーシュートが一次巻線の不適正な制御、従って
出力電圧が適正に調整されないので、重大な負荷調整問
題が生じてしまう。
【０００５】バリスティック感知巻線におけるオーバー
シュートの結果として生じる負荷調整問題を軽減する目
的を有する少なくとも２つの公知の手法がある。１つ
は、オーバーシュートを取除くため、抵抗あるいはイン
ダクタンスがバリスティック感知巻線と直列に接続され
る。このフィルタ抵抗あるいはインダクタンスは、一般
に、オーバーシュートが最も苛酷であるピーク負荷の場
合でも補償できるような大きさとなっている。その結
果、最小限度の負荷の場合は、このフィルタ抵抗あるい
はインダクタンスはオーバーシュートを除去するのみで
なく、バリスティック感知巻線全体に対して悪影響を与
えてしまう。このような相殺的な作用は、特に電源が無
負荷状態から全負荷状態まで対応しなければならない
時、不充分な負荷調整をもたらす。
シュートの結果として生じる負荷調整問題を軽減する目
的を有する少なくとも２つの公知の手法がある。１つ
は、オーバーシュートを取除くため、抵抗あるいはイン
ダクタンスがバリスティック感知巻線と直列に接続され
る。このフィルタ抵抗あるいはインダクタンスは、一般
に、オーバーシュートが最も苛酷であるピーク負荷の場
合でも補償できるような大きさとなっている。その結
果、最小限度の負荷の場合は、このフィルタ抵抗あるい
はインダクタンスはオーバーシュートを除去するのみで
なく、バリスティック感知巻線全体に対して悪影響を与
えてしまう。このような相殺的な作用は、特に電源が無
負荷状態から全負荷状態まで対応しなければならない
時、不充分な負荷調整をもたらす。
【０００６】他の１つは、オーバーシュートを補償する
ように調整回路を設計することである。例えば、Ｗｈａ
ｒｔｏｎの米国特許第４，６５８，３４２号は、負荷の
変化に応答して一次巻線と接続されたトランジスタのデ
ューティ・サイクルを補償する回路に関するものであ
る。特に、トランジスタのデューティ・サイクルの持続
時間は、２つのフィルタ回路と関連して作動するバリス
ティック感知巻線により生じる複合フィードバック信号
に依存する。回路の負荷が増大するに伴い、この複合フ
ィードバック信号を用いてトランジスタの導通時間を増
加して、出力を調整許容値内に保持する。
ように調整回路を設計することである。例えば、Ｗｈａ
ｒｔｏｎの米国特許第４，６５８，３４２号は、負荷の
変化に応答して一次巻線と接続されたトランジスタのデ
ューティ・サイクルを補償する回路に関するものであ
る。特に、トランジスタのデューティ・サイクルの持続
時間は、２つのフィルタ回路と関連して作動するバリス
ティック感知巻線により生じる複合フィードバック信号
に依存する。回路の負荷が増大するに伴い、この複合フ
ィードバック信号を用いてトランジスタの導通時間を増
加して、出力を調整許容値内に保持する。
【０００７】バリスティック感知巻線を用いる上記の従
来技術の手法はいずれも、リーケージ・インダクタンス
により生じるオーバーシュートの結果として生じる諸問
題に対する効率的あるいは経済的な解決策となるものは
ないと考えられる。直列抵抗あるいはインダクタンスが
用いられる手法は経済的な試みではあるが、これはバリ
スティック波形に対する上記のような望ましくない作用
を有する。それほど経済的ではないＷｈａｒｔｏｎの装
置は、この装置がオーバーシュートを除去しないため、
負荷の調整において一貫して有効であり得ない。特に、
オーバーシュートを補償するためトランジスタのデュー
ティ・サイクルを延長するというＷｈａｒｔｏｎの試み
は理論的には優れているが、オーバーシュート量は負荷
毎に変化し、負荷の増減毎にどのようにしてデューティ
・サイクルを変化するのか明らかではない。
来技術の手法はいずれも、リーケージ・インダクタンス
により生じるオーバーシュートの結果として生じる諸問
題に対する効率的あるいは経済的な解決策となるものは
ないと考えられる。直列抵抗あるいはインダクタンスが
用いられる手法は経済的な試みではあるが、これはバリ
スティック波形に対する上記のような望ましくない作用
を有する。それほど経済的ではないＷｈａｒｔｏｎの装
置は、この装置がオーバーシュートを除去しないため、
負荷の調整において一貫して有効であり得ない。特に、
オーバーシュートを補償するためトランジスタのデュー
ティ・サイクルを延長するというＷｈａｒｔｏｎの試み
は理論的には優れているが、オーバーシュート量は負荷
毎に変化し、負荷の増減毎にどのようにしてデューティ
・サイクルを変化するのか明らかではない。
【０００８】
【発明の概要】本発明により、一次巻線および二次巻線
を有する変圧器におけるオーバーシュートを制限するた
めの回路が提供される。この回路は巻線手段を有し、こ
の巻線手段は変圧器に接続されて、一次巻線の両端に生
じた電圧に応答した巻線電圧を生じる。第１の状態また
は第２の状態のいずれかに切換えることができるスイッ
チング手段が、検出手段と回路出力間に介装される。切
換え作動手段は、巻線電圧が所定の基準電圧を越えてか
ら所定の時間後に第１の状態にスイッチング手段が切換
えられるよう該手段と作用的に接続される。
を有する変圧器におけるオーバーシュートを制限するた
めの回路が提供される。この回路は巻線手段を有し、こ
の巻線手段は変圧器に接続されて、一次巻線の両端に生
じた電圧に応答した巻線電圧を生じる。第１の状態また
は第２の状態のいずれかに切換えることができるスイッ
チング手段が、検出手段と回路出力間に介装される。切
換え作動手段は、巻線電圧が所定の基準電圧を越えてか
ら所定の時間後に第１の状態にスイッチング手段が切換
えられるよう該手段と作用的に接続される。
【０００９】望ましい実施態様においては、この切換え
作動手段は、所定の時間幅を設定するための時間遅延手
段を含む。この所定時間幅は、１つのコンデンサ、およ
び前記検出手段と接続される１つまたは２つの抵抗の時
定数により規定することができる。更にまた、トランジ
スタをスイッチ手段として用いることが望ましく、この
トランジスタは、コンデンサが第２の所定の基準電圧ま
で充電された時に第１の状態に切換えられる。
作動手段は、所定の時間幅を設定するための時間遅延手
段を含む。この所定時間幅は、１つのコンデンサ、およ
び前記検出手段と接続される１つまたは２つの抵抗の時
定数により規定することができる。更にまた、トランジ
スタをスイッチ手段として用いることが望ましく、この
トランジスタは、コンデンサが第２の所定の基準電圧ま
で充電された時に第１の状態に切換えられる。
【００１０】望ましい作動形態においては、一旦巻線電
圧が、望ましい実施例においては０ボルトである第１の
所定の基準電圧を越えると、コンデンサと接続された巻
線手段がこのコンデンサを充電し始める。コンデンサの
充電は、このコンデンサの電圧が第２の所定の基準電圧
に充電されるまでは、前記抵抗を介して継続的に行われ
る。コンデンサの充電の間、トランジスタはオフ状態を
維持する。コンデンサの電圧が第２の所定の基準電圧を
越えると直ちに、トランジスタはターン・オンして、感
知電圧が回路出力へ送られ、回路出力に並列に接続され
たフィルタ・コンデンサが充電される。
圧が、望ましい実施例においては０ボルトである第１の
所定の基準電圧を越えると、コンデンサと接続された巻
線手段がこのコンデンサを充電し始める。コンデンサの
充電は、このコンデンサの電圧が第２の所定の基準電圧
に充電されるまでは、前記抵抗を介して継続的に行われ
る。コンデンサの充電の間、トランジスタはオフ状態を
維持する。コンデンサの電圧が第２の所定の基準電圧を
越えると直ちに、トランジスタはターン・オンして、感
知電圧が回路出力へ送られ、回路出力に並列に接続され
たフィルタ・コンデンサが充電される。
【００１１】本発明の１つの利点は、補助巻線を用いて
スイッチング電源の負荷調整を著しく改善できることで
ある。特に、例えば、バリスティック感知巻線における
オーバーシュートをフィルタ・コンデンサからは完全に
分離することができ、その結果巧妙な補償装置を使用す
る必要がない。
スイッチング電源の負荷調整を著しく改善できることで
ある。特に、例えば、バリスティック感知巻線における
オーバーシュートをフィルタ・コンデンサからは完全に
分離することができ、その結果巧妙な補償装置を使用す
る必要がない。
【００１２】本発明の別の利点は、負荷調整の最適レベ
ルを低いコストで提供し、これにより検出手段と二次巻
線間のルーズな結合により生じる問題に対する安価な解
決法を提供できることである。特に、光カプラの如き比
較的高価なデバイスの使用を必要としないため、本発明
の使用によってコスト効率が達成される。
ルを低いコストで提供し、これにより検出手段と二次巻
線間のルーズな結合により生じる問題に対する安価な解
決法を提供できることである。特に、光カプラの如き比
較的高価なデバイスの使用を必要としないため、本発明
の使用によってコスト効率が達成される。
【００１３】本発明の更に別の利点は、容易に製造でき
かつ構成ができるように簡単に設計されるオーバーシュ
ートの効果を除去する回路を提供することである。回路
の構成要件を最小限に抑えることにより、コストの低減
および生産効率が実現される。
かつ構成ができるように簡単に設計されるオーバーシュ
ートの効果を除去する回路を提供することである。回路
の構成要件を最小限に抑えることにより、コストの低減
および生産効率が実現される。
【００１４】本発明の更に別の利点は、オーバーシュー
トの影響を排除するための回路が、通常可能である以上
にバリスティック感知トポロジーの有効範囲を拡張する
ため使用できることである。特に、オーバーシュートに
よりバリスティック感知トポロジーに課される諸制約が
排除される。従って、拡張された負荷範囲にわたる不適
正な調整に関する問題は実質的に軽減される。
トの影響を排除するための回路が、通常可能である以上
にバリスティック感知トポロジーの有効範囲を拡張する
ため使用できることである。特に、オーバーシュートに
よりバリスティック感知トポロジーに課される諸制約が
排除される。従って、拡張された負荷範囲にわたる不適
正な調整に関する問題は実質的に軽減される。
【００１５】本発明の別の利点は、オーバーシュートの
影響を除去するための回路の構成要素がその使用寿命を
延長するように最適に配置されることである。例えば、
回路は、オーバーシュートから有効に遮蔽されるフィル
タ・コンデンサを含む。更に、この回路は、電力の消費
を最小限に抑えて円滑な作動を容易にするように設計さ
れる。
影響を除去するための回路の構成要素がその使用寿命を
延長するように最適に配置されることである。例えば、
回路は、オーバーシュートから有効に遮蔽されるフィル
タ・コンデンサを含む。更に、この回路は、電力の消費
を最小限に抑えて円滑な作動を容易にするように設計さ
れる。
【００１６】本発明の上記および他の特徴、利点および
目的については、以降の記述、特許請求の範囲および添
付図面を参照することにより、当業者には更に理解され
るであろう
目的については、以降の記述、特許請求の範囲および添
付図面を参照することにより、当業者には更に理解され
るであろう
【００１７】
【実施例】以下に述べる本発明は、種々の代替的な配列
およびステップ・シーケンスを取り得ることを理解すべ
きである。また、添付図面に示され、以降に説明される
特定の装置およびプロセスは、頭書の特許請求の範囲に
おいて記載される発明思想の単なる実施例であることも
理解すべきである。従って、本文に開示される実施態様
に関する特定の寸法その他の物理的特性は、これに限る
ものではない。
およびステップ・シーケンスを取り得ることを理解すべ
きである。また、添付図面に示され、以降に説明される
特定の装置およびプロセスは、頭書の特許請求の範囲に
おいて記載される発明思想の単なる実施例であることも
理解すべきである。従って、本文に開示される実施態様
に関する特定の寸法その他の物理的特性は、これに限る
ものではない。
【００１８】図１には、検出手段即ちバリスティック感
知巻線１２を使用する典型的な従来のスイッチング電源
１０が示されている。このスイッチング電源１０は変圧
器１４を含み、該変圧器１４はバリスティック感知巻線
１２、一次巻線１６および二次巻線１８を有している。
一次巻線１６の第１の終端は、電源２０の片側と相互に
接続され、一次巻線１６の第２の終端はＭＯＳＦＥＴト
ランジスタ２２のドレインと相互に接続されている。
知巻線１２を使用する典型的な従来のスイッチング電源
１０が示されている。このスイッチング電源１０は変圧
器１４を含み、該変圧器１４はバリスティック感知巻線
１２、一次巻線１６および二次巻線１８を有している。
一次巻線１６の第１の終端は、電源２０の片側と相互に
接続され、一次巻線１６の第２の終端はＭＯＳＦＥＴト
ランジスタ２２のドレインと相互に接続されている。
【００１９】変圧器１４は、通常、一次巻線１６と二次
巻線１８間のリーケージ・インダクタンスを最小限に抑
えるように巻かれている。それにも拘わらず、一次巻線
１６および二次巻線１８間には、図１においてインダク
タンス２４により示されるある量のリーケージ・インダ
クタンスが存在する。トランジスタ２２がターン・オフ
すると、一次巻線における立ち下がりエッジがインダク
タンス２４により示されるこのリーケージ・インダクタ
ンスを介して、一次巻線１６の電圧Ｖpをオーバーシュ
ートさせる（図２（ａ）、（ｂ））。このオーバーシュ
ートを制限してトランジスタ２２のブレーク・ダウンを
防止するため、抵抗２８、コンデンサ３０およびダイオ
ード３２を含むクランプ回路２６が使用される。
巻線１８間のリーケージ・インダクタンスを最小限に抑
えるように巻かれている。それにも拘わらず、一次巻線
１６および二次巻線１８間には、図１においてインダク
タンス２４により示されるある量のリーケージ・インダ
クタンスが存在する。トランジスタ２２がターン・オフ
すると、一次巻線における立ち下がりエッジがインダク
タンス２４により示されるこのリーケージ・インダクタ
ンスを介して、一次巻線１６の電圧Ｖpをオーバーシュ
ートさせる（図２（ａ）、（ｂ））。このオーバーシュ
ートを制限してトランジスタ２２のブレーク・ダウンを
防止するため、抵抗２８、コンデンサ３０およびダイオ
ード３２を含むクランプ回路２６が使用される。
【００２０】トランジスタ２２のゲートが、パルス幅変
調器（ＰＷＭ）３６と接続されている。ＰＷＭ３６はま
た、電源２０の負極側、ならびに演算増幅器３８の出力
とも接続され、この増幅器３８は、本例ではエラー信号
ｅsをＰＷＭ３６へ供給する。バリスティック感知巻線
１２は、フィルタ・コンデンサ４０およびダイオード４
２と作用的に関連する。フィルタ・コンデンサ４０の一
端部およびダイオード４２のカソードは、増幅器３８の
反転入力側に接続され、基準電圧が増幅器３８の非反転
入力に接続される。二次巻線１８は、該巻線１８の一端
部に接続されたダイオード４４、およびスイッチング電
源１０の出力と並列に接続されたコンデンサ４６と作用
的に関連している。
調器（ＰＷＭ）３６と接続されている。ＰＷＭ３６はま
た、電源２０の負極側、ならびに演算増幅器３８の出力
とも接続され、この増幅器３８は、本例ではエラー信号
ｅsをＰＷＭ３６へ供給する。バリスティック感知巻線
１２は、フィルタ・コンデンサ４０およびダイオード４
２と作用的に関連する。フィルタ・コンデンサ４０の一
端部およびダイオード４２のカソードは、増幅器３８の
反転入力側に接続され、基準電圧が増幅器３８の非反転
入力に接続される。二次巻線１８は、該巻線１８の一端
部に接続されたダイオード４４、およびスイッチング電
源１０の出力と並列に接続されたコンデンサ４６と作用
的に関連している。
【００２１】動作においては、トランジスタ２２がオン
に切換えられると、変圧器１４における電流（図２ａ）
は、ＰＷＭ３６がトランジスタ２２をオフにするまで上
昇する。トランジスタ２２に対する導通時間は、一定出
力電圧を維持するためＰＷＭ３６によって調整される。
ＰＷＭ３６に対する電圧入力は、バリスティック感知巻
線１２からの出力電圧を検出してこれを増幅器３８によ
り基準電圧と比較することによって生成される。
に切換えられると、変圧器１４における電流（図２ａ）
は、ＰＷＭ３６がトランジスタ２２をオフにするまで上
昇する。トランジスタ２２に対する導通時間は、一定出
力電圧を維持するためＰＷＭ３６によって調整される。
ＰＷＭ３６に対する電圧入力は、バリスティック感知巻
線１２からの出力電圧を検出してこれを増幅器３８によ
り基準電圧と比較することによって生成される。
【００２２】理想的には、バリスティック感知巻線１２
と二次巻線１８間の結合が完全ならば、バリスティック
感知巻線１２から生じる電圧は出力電圧に正確に追従
し、この出力電圧は負荷の変化にほとんど応答しない。
実際には、バリスティック感知巻線１２と二次巻線１８
間の結合は、バリスティック感知巻線１２および二次巻
線１８が一次側の二次側に対する安全分離システムを使
用して分離する必要があるため、「ルーズ」である。一
方、バリスティック感知巻線１２と一次巻線１６間の結
合は一般には良好であり、従って一次巻線１６における
電圧変化はバリスティック感知巻線１２に反映されるこ
とになる。
と二次巻線１８間の結合が完全ならば、バリスティック
感知巻線１２から生じる電圧は出力電圧に正確に追従
し、この出力電圧は負荷の変化にほとんど応答しない。
実際には、バリスティック感知巻線１２と二次巻線１８
間の結合は、バリスティック感知巻線１２および二次巻
線１８が一次側の二次側に対する安全分離システムを使
用して分離する必要があるため、「ルーズ」である。一
方、バリスティック感知巻線１２と一次巻線１６間の結
合は一般には良好であり、従って一次巻線１６における
電圧変化はバリスティック感知巻線１２に反映されるこ
とになる。
【００２３】図２ｂには、一次巻線１６と二次巻線１８
間の漏洩により一次巻線１６上に生じる電圧のオーバー
シュートが示されている。明らかなように、変圧器１４
の二次側における望ましい負荷調整レベルを達成するた
めＰＷＭ３６が間欠的に一次巻線１６をオン／オフする
（図２ａ）から、一次巻線１６の電圧Ｖpはパルスの形
態を呈する。図２ｃに示されるように、一次巻線の電圧
のオーバーシュートが、フィルタ・コンデンサ４０の電
圧Ｖcを、適正な負荷調整のための所望のレベル以上ま
で充電させる。望ましくない高いレベルまでＶcが充電
される結果として、トランジスタ２２はＰＷＭ３６によ
り不充分な時間オンに保持される。その結果、フィルタ
・コンデンサ４０がオーバーシュートとは独立する電圧
に維持されるならば生じるレベルに対して出力電圧が減
少するため、負荷調整問題に遭遇する。
間の漏洩により一次巻線１６上に生じる電圧のオーバー
シュートが示されている。明らかなように、変圧器１４
の二次側における望ましい負荷調整レベルを達成するた
めＰＷＭ３６が間欠的に一次巻線１６をオン／オフする
（図２ａ）から、一次巻線１６の電圧Ｖpはパルスの形
態を呈する。図２ｃに示されるように、一次巻線の電圧
のオーバーシュートが、フィルタ・コンデンサ４０の電
圧Ｖcを、適正な負荷調整のための所望のレベル以上ま
で充電させる。望ましくない高いレベルまでＶcが充電
される結果として、トランジスタ２２はＰＷＭ３６によ
り不充分な時間オンに保持される。その結果、フィルタ
・コンデンサ４０がオーバーシュートとは独立する電圧
に維持されるならば生じるレベルに対して出力電圧が減
少するため、負荷調整問題に遭遇する。
【００２４】再び図２ｃを参照すると、オーバーシュー
トが増大するに伴い、実際のＶcは所望のＶcとはかなり
異なることが理解されよう。図１のスイッチング電源１
０においては、負荷が増加するに伴って実際のＶcと所
望のＶc間の差が増大することになる。ある負荷以上に
おいては、Ｖcはもはや負荷を調整するため信頼性を以
て使用することができない。その結果、バリスティック
感知手法は、制限された負荷範囲、即ちＶcのオーバー
シュートが比較的小さい負荷レベルに対してのみ有効で
あるに過ぎない。
トが増大するに伴い、実際のＶcは所望のＶcとはかなり
異なることが理解されよう。図１のスイッチング電源１
０においては、負荷が増加するに伴って実際のＶcと所
望のＶc間の差が増大することになる。ある負荷以上に
おいては、Ｖcはもはや負荷を調整するため信頼性を以
て使用することができない。その結果、バリスティック
感知手法は、制限された負荷範囲、即ちＶcのオーバー
シュートが比較的小さい負荷レベルに対してのみ有効で
あるに過ぎない。
【００２５】図３には、Ｖcにおけるオーバーシュート
の上記の問題を解決するための、一部ブロック図で示し
た簡単であるが有効な構成が番号５０により示されてい
る。本文の記述においては、図１のスイッチング電源に
関連して本発明の有用性を示すために、必要に応じて、
同じ番号が類似の構成要素に対して用いられる。理解さ
れるように、図３においては、バリスティック感知巻
線、ダイオードおよびコンデンサは図１に用いられた如
き構成要素と同じものである。更に、ＶBの極性および
コンデンサ４０およびダイオード４２のバリスティック
感知巻線１２に対する接続は図１におけると同じであ
る。しかし、当業者には、Ｖcにおけるオーバーシュー
トの問題に対する解決法に概念的に基くものであり、正
および負の電圧で作動し得る種々の形式の構成要素を用
いることにより達成できることが理解されよう。更に、
当業者には、以下に述べる解決法が、バリスティック感
知巻線を用いる回路に対するように、補助巻線を用いる
回路に対しても適用し得ることも理解すべきである。
の上記の問題を解決するための、一部ブロック図で示し
た簡単であるが有効な構成が番号５０により示されてい
る。本文の記述においては、図１のスイッチング電源に
関連して本発明の有用性を示すために、必要に応じて、
同じ番号が類似の構成要素に対して用いられる。理解さ
れるように、図３においては、バリスティック感知巻
線、ダイオードおよびコンデンサは図１に用いられた如
き構成要素と同じものである。更に、ＶBの極性および
コンデンサ４０およびダイオード４２のバリスティック
感知巻線１２に対する接続は図１におけると同じであ
る。しかし、当業者には、Ｖcにおけるオーバーシュー
トの問題に対する解決法に概念的に基くものであり、正
および負の電圧で作動し得る種々の形式の構成要素を用
いることにより達成できることが理解されよう。更に、
当業者には、以下に述べる解決法が、バリスティック感
知巻線を用いる回路に対するように、補助巻線を用いる
回路に対しても適用し得ることも理解すべきである。
【００２６】回路５０（図３）および図１の対応する回
路１０間の主な相違は、スイッチング装置５２の使用に
あり、これは補助巻線即ちバリスティック感知巻線と直
列に介装される。更にまた、スイッチング装置５２は、
コンパレータ５４および遅延装置（ＤＥＬＡＹ）５６と
接続されている。望ましい作動形態においては、巻線電
圧即ちＶBが負である限りこのスイッチはオフ状態であ
る。ＶBが正になり遅延装置５６により設定された所定
の時間が経過すると直ちに、スイッチング装置５２がタ
ーン・オンされ、フィルタ・コンデンサ４０が充電を開
始する。
路１０間の主な相違は、スイッチング装置５２の使用に
あり、これは補助巻線即ちバリスティック感知巻線と直
列に介装される。更にまた、スイッチング装置５２は、
コンパレータ５４および遅延装置（ＤＥＬＡＹ）５６と
接続されている。望ましい作動形態においては、巻線電
圧即ちＶBが負である限りこのスイッチはオフ状態であ
る。ＶBが正になり遅延装置５６により設定された所定
の時間が経過すると直ちに、スイッチング装置５２がタ
ーン・オンされ、フィルタ・コンデンサ４０が充電を開
始する。
【００２７】望ましい実施態様においては、コンパレー
タ５４は、コンパレータ出力の低レベル状態から高レベ
ル状態へあるいはその反対方向の遷移が生じた時点で、
遅延装置５６をトリガーするため用いられる。更にま
た、図５に示されるように、遅延装置５６により設定さ
れる遅延時間ｔDはオーバーシュートの時間より長くな
るが、ＶcまたはＶsの波形が正を維持する最小時間より
は実質的に短い。適正な遅延時間を設定することによ
り、バリスティック感知巻線１２および二次巻線１８間
のルーズな結合により生じるオーバーシュートが生じ得
ないこと、および図２ｃに示される状態とは対照的に、
実際のＶcが常に所望のＶcと同じであることを確実にす
る。
タ５４は、コンパレータ出力の低レベル状態から高レベ
ル状態へあるいはその反対方向の遷移が生じた時点で、
遅延装置５６をトリガーするため用いられる。更にま
た、図５に示されるように、遅延装置５６により設定さ
れる遅延時間ｔDはオーバーシュートの時間より長くな
るが、ＶcまたはＶsの波形が正を維持する最小時間より
は実質的に短い。適正な遅延時間を設定することによ
り、バリスティック感知巻線１２および二次巻線１８間
のルーズな結合により生じるオーバーシュートが生じ得
ないこと、および図２ｃに示される状態とは対照的に、
実際のＶcが常に所望のＶcと同じであることを確実にす
る。
【００２８】前述の望ましい実施態様において、回路５
０が常開スイッチを使用しているが、別の望ましい実施
態様においては、図４に示されるように回路５０が常閉
スイッチを使用できることが理解されよう。また、遅延
装置は、単安定マルチバイブレータ等の形態を取り得る
タイミング装置５７で置換することも可能である。この
構成においては、コンパレータ５４が低レベル出力状態
から高レベル出力状態へあるいはその反対に変化しない
限り、スイッチング装置５２はオン状態を維持する。本
例においてはコンパレータが低レベル状態から高レベル
状態へ遷移すると、スイッチング装置は時間ｔDの間オ
フされ、その後次の低レベルから高レベルへの遷移が生
じるまではオンされる。なお、ダイオード４２の存在に
より、スイッチング装置５２がオン状態であってもＶB
が負である期間中は、コンデンサ４０は充電されない。
０が常開スイッチを使用しているが、別の望ましい実施
態様においては、図４に示されるように回路５０が常閉
スイッチを使用できることが理解されよう。また、遅延
装置は、単安定マルチバイブレータ等の形態を取り得る
タイミング装置５７で置換することも可能である。この
構成においては、コンパレータ５４が低レベル出力状態
から高レベル出力状態へあるいはその反対に変化しない
限り、スイッチング装置５２はオン状態を維持する。本
例においてはコンパレータが低レベル状態から高レベル
状態へ遷移すると、スイッチング装置は時間ｔDの間オ
フされ、その後次の低レベルから高レベルへの遷移が生
じるまではオンされる。なお、ダイオード４２の存在に
より、スイッチング装置５２がオン状態であってもＶB
が負である期間中は、コンデンサ４０は充電されない。
【００２９】図６には、回路５０の望ましい具体例が示
されている。回路５０は、抵抗６０およびダイオード６
２と接続されるコンデンサ５８を含む。コンデンサ５８
は、分岐６４および６６と接続される。分岐６４は、ダ
イオード７０と抵抗６８の直列接続を含む。分岐６６
は、トランジスタ７６と直列に接続されたツェナー・ダ
イオード７４の如き定電圧素子を含む。本例において
は、トランジスタ７６はｐｎｐ型バイポーラ・トランジ
スタであるが、他の実施例においては、トランジスタ７
６はＪＦＥＴあるいはＭＯＳＦＥＴトランジスタの如き
別のタイプのトランジスタでよい。
されている。回路５０は、抵抗６０およびダイオード６
２と接続されるコンデンサ５８を含む。コンデンサ５８
は、分岐６４および６６と接続される。分岐６４は、ダ
イオード７０と抵抗６８の直列接続を含む。分岐６６
は、トランジスタ７６と直列に接続されたツェナー・ダ
イオード７４の如き定電圧素子を含む。本例において
は、トランジスタ７６はｐｎｐ型バイポーラ・トランジ
スタであるが、他の実施例においては、トランジスタ７
６はＪＦＥＴあるいはＭＯＳＦＥＴトランジスタの如き
別のタイプのトランジスタでよい。
【００３０】動作においては、バリスティック感知巻線
電圧が正になると、コンデンサ５８を抵抗６０、６８を
介して正に充電し始める。回路５０の構成要素は、バリ
スティック感知巻線１２の両端の電圧が負になる条件下
で動作するように配列し直すこともできる。コンデンサ
電圧がベース−エミッタ電圧降下およびツェナー・ダイ
オード７４の電圧の和に達すると、トランジスタ７６が
オンに切換えられる。このため、遅れは、コンデンサ５
８および抵抗６０、６８の時定数によって設定される。
電圧が正になると、コンデンサ５８を抵抗６０、６８を
介して正に充電し始める。回路５０の構成要素は、バリ
スティック感知巻線１２の両端の電圧が負になる条件下
で動作するように配列し直すこともできる。コンデンサ
電圧がベース−エミッタ電圧降下およびツェナー・ダイ
オード７４の電圧の和に達すると、トランジスタ７６が
オンに切換えられる。このため、遅れは、コンデンサ５
８および抵抗６０、６８の時定数によって設定される。
【００３１】バリスティック感知巻線の電圧が負になる
と、コンデンサ５８は、その電圧がダイオード７０の電
圧と同じになるまで抵抗６０を介して放電させられる。
コンデンサ５８をこのように放電させることにより、コ
ンデンサ５８の初期充電電圧は各サイクル毎にリセット
される。本例においては、ダイオード７０の接続方向に
より、分岐６４を介して放電がされない。コンデンサ５
８の放電時間が充電時間よりはるかに長いため、抵抗６
０の抵抗値は抵抗６８の抵抗値よりはるかに大きく設定
することができる。このように、抵抗６０のみをコンデ
ンサ５８の放電のため使用することは、抵抗６８におけ
る電力の消費を著しく低減するという望ましい効果を呈
する。
と、コンデンサ５８は、その電圧がダイオード７０の電
圧と同じになるまで抵抗６０を介して放電させられる。
コンデンサ５８をこのように放電させることにより、コ
ンデンサ５８の初期充電電圧は各サイクル毎にリセット
される。本例においては、ダイオード７０の接続方向に
より、分岐６４を介して放電がされない。コンデンサ５
８の放電時間が充電時間よりはるかに長いため、抵抗６
０の抵抗値は抵抗６８の抵抗値よりはるかに大きく設定
することができる。このように、抵抗６０のみをコンデ
ンサ５８の放電のため使用することは、抵抗６８におけ
る電力の消費を著しく低減するという望ましい効果を呈
する。
【００３２】当業者には理解されるように、コンデンサ
５８、ならびにツェナー・ダイオード７４およびトラン
ジスタ７６の機能を生じるため種々の電子デバイス即ち
ディジタル・デバイスを使用することができる。即ち、
スイッチング装置５２、コンパレータ５４および遅延装
置５６の機能を達成するために、スイッチング・ダイオ
ードおよび演算増幅器の如き他の公知のアナログ・デバ
イス、ならびに論理回路の如きディジタル・デバイスを
用いることができる。例えば、コンパレータ５４は、論
理値０の如き論理指令に応答するディジタル・スイッチ
となるように構成し直すこともできる。本発明の趣旨
は、図５に最もよく示される有利な結果を提供する、即
ちＶcに対するオーバーシュートの影響を除去する簡単
かつ有効な回路構成を提供することである。図３の基本
的構成を提供して図５の結果を可能にするハードウエア
の構成は、本発明の範囲内にあるものと考えられる。
５８、ならびにツェナー・ダイオード７４およびトラン
ジスタ７６の機能を生じるため種々の電子デバイス即ち
ディジタル・デバイスを使用することができる。即ち、
スイッチング装置５２、コンパレータ５４および遅延装
置５６の機能を達成するために、スイッチング・ダイオ
ードおよび演算増幅器の如き他の公知のアナログ・デバ
イス、ならびに論理回路の如きディジタル・デバイスを
用いることができる。例えば、コンパレータ５４は、論
理値０の如き論理指令に応答するディジタル・スイッチ
となるように構成し直すこともできる。本発明の趣旨
は、図５に最もよく示される有利な結果を提供する、即
ちＶcに対するオーバーシュートの影響を除去する簡単
かつ有効な回路構成を提供することである。図３の基本
的構成を提供して図５の結果を可能にするハードウエア
の構成は、本発明の範囲内にあるものと考えられる。
【００３３】本文の記述においては、本文に開示された
概念から逸脱する事なく本発明に対して変更が可能であ
ることが当業者により容易に理解されよう。
概念から逸脱する事なく本発明に対して変更が可能であ
ることが当業者により容易に理解されよう。
【図１】バリスティック感知巻線を使用するスイッチン
グ電源を示す従来技術の回路図である。
グ電源を示す従来技術の回路図である。
【図２】（ａ）〜（ｃ）は、図１の従来技術のスイッチ
ング電源における電流および電圧応答を示す波形図であ
る。
ング電源における電流および電圧応答を示す波形図であ
る。
【図３】本発明の実施例を示す回路図である。
【図４】本発明の別の実施例を示す回路図である。
【図５】図３の回路の動作を説明するためのパルス波形
図である。
図である。
【図６】図３の回路の望ましい具体例の回路図である。
Claims (2)
- 【請求項１】 一次巻線と、負荷に接続された二次巻線
とを有する変圧器におけるオーバーシュートの影響を制
限する回路であって、 上記一次巻線に生じる電圧の変化に応答して変化する巻
線電圧を生成する巻線手段と、 スイッチ・オンの状態とスイッチ・オフの状態に選択的
に切換えられるスイッチング手段であって、スイッチ・
オンの状態の時に前記巻線電圧を前記制限する回路の出
力に伝送するスイッチング手段と、 前記巻線手段に応答して、前記巻線電圧が生じてから所
定時間経過後に前記スイッチング手段をスイッチ・オン
の状態に切換える時間遅延手段による切換え作動手段と
を設け、 前記時間遅延手段が、コンデンサおよび該コンデンサに
接続される第１の抵抗を含み、該コンデンサが前記巻線
手段に結合されて巻線電圧により該第１の抵抗を介して
充電され、該コンデンサが所定の電圧に達するとき前記
スイッチング手段がスイッチ・オンに切り換えられるよ
うにし、これにより、前記巻線電圧が前記制限する回路
の出力へ送られ、オーバーシュートの影響が該制限する
回路の出力電圧において排除されるようにしたオーバー
シュートの影響を制限する回路。 - 【請求項２】第２の抵抗と、 前記第２の抵抗と直列に配置されたダイオードとを備
え、 前記第２の抵抗およびダイオードは、前記コンデンサが
前記第１および第２の抵抗を通して充電され、該コンデ
ンサが該第１の抵抗を介してのみ放電することができる
ように、前記コンデンサと結合している請求項１に記載
の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/533,973 US5008796A (en) | 1990-06-06 | 1990-06-06 | Apparatus and method for improving load regulation in switching power supplies |
| US533973 | 1990-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0549255A JPH0549255A (ja) | 1993-02-26 |
| JPH0748943B2 true JPH0748943B2 (ja) | 1995-05-24 |
Family
ID=24128181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3097832A Expired - Lifetime JPH0748943B2 (ja) | 1990-06-06 | 1991-04-30 | オーバーシュートを制限する回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5008796A (ja) |
| EP (1) | EP0460411B1 (ja) |
| JP (1) | JPH0748943B2 (ja) |
| DE (1) | DE69107246T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06209569A (ja) * | 1993-01-05 | 1994-07-26 | Yokogawa Electric Corp | スイッチング電源装置 |
| US5831839A (en) * | 1997-03-21 | 1998-11-03 | U.S. Philips Corporation | Switched-mode power supply |
| EP1130733A1 (en) * | 2000-02-29 | 2001-09-05 | Alcatel | Method and device for distributing electric power in telecommunication central office equipment |
| US6496392B2 (en) * | 2001-04-13 | 2002-12-17 | Power Integrations, Inc. | Dissipative clamping of an electrical circuit with a clamp voltage varied in response to an input voltage |
| US6707690B1 (en) * | 2002-09-16 | 2004-03-16 | Texas Instruments Incorporated | Power converter employing switched split transformer primary |
| JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| US20060133115A1 (en) * | 2004-12-22 | 2006-06-22 | Phadke Vijay G | Adaptive blanking of transformer primary-side feedback winding signals |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564393A (en) * | 1969-03-12 | 1971-02-16 | North American Rockwell | Circuit using capacitor and switch on primary winding of transformer for regulating voltage on secondary winding of transformer |
| US3889173A (en) * | 1973-12-07 | 1975-06-10 | Texas Instruments Inc | Switching regulator power supply |
| DE2457664C2 (de) * | 1974-12-06 | 1985-04-04 | Robert Bosch Gmbh, 7000 Stuttgart | Elektrische Schaltungsanordnung zur Erzeugung einer stabilen Ausgangsspannung |
| US4013938A (en) * | 1974-12-24 | 1977-03-22 | General Electric Company | Power supply system for providing uninterrupted output power |
| US4063307A (en) * | 1976-06-28 | 1977-12-13 | Teletype Corporation | Direct current power converter with start-up and protection circuits |
| JPS58131189U (ja) * | 1982-02-25 | 1983-09-05 | 日本電気株式会社 | リンギングチヨ−クコンバ−タの起動回路 |
| US4459651A (en) * | 1982-07-01 | 1984-07-10 | Honeywell Information Systems Inc. | Regulated flyback power supply using a combination of frequency and pulse width modulation |
| CA1199062A (en) * | 1982-09-06 | 1986-01-07 | Gerben S. Hoeksma | Dc-to-ac voltage converter having galvanically separated input and output(s) |
| JPS5950588U (ja) * | 1982-09-25 | 1984-04-03 | ソニー株式会社 | 絶縁形スイツチング電源装置 |
| US4608625A (en) * | 1983-04-27 | 1986-08-26 | Astec Components, Ltd. | Current driven flyback power supply |
| US4595974A (en) * | 1984-09-10 | 1986-06-17 | Burroughs Corporation | Base drive circuit for a switching power transistor |
| US4739462A (en) * | 1984-12-26 | 1988-04-19 | Hughes Aircraft Company | Power supply with noise immune current sensing |
| US4679131A (en) * | 1985-05-10 | 1987-07-07 | Rca Corporation | Regulating power supply for video display apparatus |
| US4658342A (en) * | 1985-10-31 | 1987-04-14 | Rca Corporation | Dual feedback switching power supply regulator for isolated chassis |
| US4704670A (en) * | 1986-12-31 | 1987-11-03 | American Telephone & Telegraph Company, At&T Bell Laboratories | Power supply with regulated output voltage |
-
1990
- 1990-06-06 US US07/533,973 patent/US5008796A/en not_active Expired - Fee Related
-
1991
- 1991-04-30 JP JP3097832A patent/JPH0748943B2/ja not_active Expired - Lifetime
- 1991-05-06 DE DE69107246T patent/DE69107246T2/de not_active Expired - Fee Related
- 1991-05-06 EP EP91107286A patent/EP0460411B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0549255A (ja) | 1993-02-26 |
| DE69107246T2 (de) | 1995-08-10 |
| DE69107246D1 (de) | 1995-03-23 |
| EP0460411A1 (en) | 1991-12-11 |
| US5008796A (en) | 1991-04-16 |
| EP0460411B1 (en) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874841A (en) | Sample-and-hold circuit for a switched-mode power supply | |
| US4672303A (en) | Inductor current control circuit | |
| US5305191A (en) | Drive circuit for zero-voltage switching power converter with controlled power switch turn-on | |
| US5268830A (en) | Drive circuit for power switches of a zero-voltage switching power converter | |
| US4727308A (en) | FET power converter with reduced switching loss | |
| US4323961A (en) | Free-running flyback DC power supply | |
| KR100411327B1 (ko) | 다중 전압 출력을 갖는 전원 장치를 구비하는 다중 모드모니터 | |
| US7592790B2 (en) | Start-up circuit with feedforward compensation for power converters | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| EP0993105A1 (en) | Control of power transfer in a flyback converter by modulating the off-phase in function of the load | |
| US20100110732A1 (en) | Tail current control of isolated converter and apparatus thereof | |
| US6606259B2 (en) | Clamped-inductance power converter apparatus with transient current limiting capability and operating methods therefor | |
| KR940017170A (ko) | 스위치-모드 전원(smps) 회로와 이 회로에 사용하기 위한 제어 회로 | |
| US5517397A (en) | Flyback power converter with spike compensator circuit | |
| US4608625A (en) | Current driven flyback power supply | |
| US10622883B2 (en) | Method and system of a resonant power converter | |
| US7046525B2 (en) | Bidirectional flyback switch mode power supply (SMPS) | |
| CN103259406A (zh) | 具有内部调节的导通时间的集成开关 | |
| JPH0748943B2 (ja) | オーバーシュートを制限する回路 | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP3178972B2 (ja) | 自励式フライバックコンバータ | |
| US11239740B2 (en) | Voltage sensing of an active clamp switching power converter circuit using auxiliary winding having an opposite polarity as a primary winding | |
| US6292375B1 (en) | DC-DC voltage converter capable of protecting against short circuits | |
| JP2003052166A (ja) | スイッチング電源回路 | |
| US5930123A (en) | Reset circuit for current transformer having a short reset interval |