JPH0749785A - プログラムをプロセッサに接続されるプログラム・メモリにロードする方法 - Google Patents
プログラムをプロセッサに接続されるプログラム・メモリにロードする方法Info
- Publication number
- JPH0749785A JPH0749785A JP5149065A JP14906593A JPH0749785A JP H0749785 A JPH0749785 A JP H0749785A JP 5149065 A JP5149065 A JP 5149065A JP 14906593 A JP14906593 A JP 14906593A JP H0749785 A JPH0749785 A JP H0749785A
- Authority
- JP
- Japan
- Prior art keywords
- program
- mailbox
- processor
- memory
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 本発明はローディングモードを外部設定する
ことなく決定するこの可能なプロセッサを提供する。 【構成】 プロセッサ１は、外部読取専用メモリ４が接
続されているローカル・データ・バス１０と、データを
ホスト・コンピュータ６と交換するメールボックス２５
を搭載している。１は再び初期設定され、次に一連の命
令がプログラム・メモリ２にロードされるプログラムを
書き込むために実行される。この一連の命令は、データ
がメールボックスの入力レジスタ２６に６から再初期設
定信号の作動中に書き込まれていたかどうか調べるため
に、２５の状態の初期テストを搭載している。この初期
テストの結果に基づいて、ロードされるプログラムは、
２６から、または４の何れかから読み取られる。
ことなく決定するこの可能なプロセッサを提供する。 【構成】 プロセッサ１は、外部読取専用メモリ４が接
続されているローカル・データ・バス１０と、データを
ホスト・コンピュータ６と交換するメールボックス２５
を搭載している。１は再び初期設定され、次に一連の命
令がプログラム・メモリ２にロードされるプログラムを
書き込むために実行される。この一連の命令は、データ
がメールボックスの入力レジスタ２６に６から再初期設
定信号の作動中に書き込まれていたかどうか調べるため
に、２５の状態の初期テストを搭載している。この初期
テストの結果に基づいて、ロードされるプログラムは、
２６から、または４の何れかから読み取られる。
Description
【０００１】
【産業上の利用分野】本発明は、プログラムをプロセッ
サと接続されるプログラム・メモリにロードする方法に
関する。発明は、ロードされ且つ実行されるプログラム
が、プロセッサの外部の読取専用記憶装置(ROM) から読
み取られる、あるいはホスト・コンピュータに依ってプ
ロセッサに送られる、ＤＳＰのようなプロセッサに適用
される。
サと接続されるプログラム・メモリにロードする方法に
関する。発明は、ロードされ且つ実行されるプログラム
が、プロセッサの外部の読取専用記憶装置(ROM) から読
み取られる、あるいはホスト・コンピュータに依ってプ
ロセッサに送られる、ＤＳＰのようなプロセッサに適用
される。
【０００２】
【従来の技術】上記２つのローディングモードの選択
は、プロセッサのユーザに一般的に開放されている。後
者はEPROM のような読取専用メモリ内で実行されるユー
ザのプログラムを記憶し、ユーザは、特にユーザのプロ
グラムの設計と開発の段階に於いて、後者がマイクロコ
ンピュータのようなホスト・コンピュータからロードさ
れることを好むかも知れない。
は、プロセッサのユーザに一般的に開放されている。後
者はEPROM のような読取専用メモリ内で実行されるユー
ザのプログラムを記憶し、ユーザは、特にユーザのプロ
グラムの設計と開発の段階に於いて、後者がマイクロコ
ンピュータのようなホスト・コンピュータからロードさ
れることを好むかも知れない。
【０００３】ローディングのモードを選択するために、
ユーザは、外部配線をプロセッサを含めた回路の特定の
ピンの間に普通は組込まねばならない。プロセッサをブ
ートしてロード（ブートストラップ）するプログラム
は、そこで、実行されるプログラムが外部読取専用メモ
リまたはホスト・コンピュータからロードされなければ
ならないかどうか調べるために、これらの特定のピンの
ロジック・ステートをテストすることに依って始まる。
この方法は、MOTOROLA社からDSP56116というラベルで市
販されている信号プロセッサに依って特に応用されてい
る。
ユーザは、外部配線をプロセッサを含めた回路の特定の
ピンの間に普通は組込まねばならない。プロセッサをブ
ートしてロード（ブートストラップ）するプログラム
は、そこで、実行されるプログラムが外部読取専用メモ
リまたはホスト・コンピュータからロードされなければ
ならないかどうか調べるために、これらの特定のピンの
ロジック・ステートをテストすることに依って始まる。
この方法は、MOTOROLA社からDSP56116というラベルで市
販されている信号プロセッサに依って特に応用されてい
る。
【０００４】
【発明が解決しようとする課題】ユーザにとって、ジャ
ンパのようなコンポーネントを回路のピンの間に組込ま
ねばならないプロセスは、都合のよいことでないし、信
頼性を高めることにもならない。回路のデザイナにとっ
ても、これは、ローディング・モード選択機能に専用の
ピンを提供しなければならない不利益を招くことにな
る。
ンパのようなコンポーネントを回路のピンの間に組込ま
ねばならないプロセスは、都合のよいことでないし、信
頼性を高めることにもならない。回路のデザイナにとっ
ても、これは、ローディング・モード選択機能に専用の
ピンを提供しなければならない不利益を招くことにな
る。
【０００５】本発明の目的は、プロセッサで実行される
プログラムのローディングのモードを選択するための外
部配線を必要としない方法を提供することに依って、こ
れらの欠点を解決することにある。
プログラムのローディングのモードを選択するための外
部配線を必要としない方法を提供することに依って、こ
れらの欠点を解決することにある。
【０００６】
【課題を解決するための手段】本発明によれば本発明の
目的は、プログラムをプロセッサに接続されるプログラ
ム・メモリにロードする方法を用いて達成されるが、プ
ロセッサはプログラムを搭載する外部読取専用メモリが
接続されるローカル・データ・バスと外部データ・バス
を経由してホスト・コンピュータとデータを交換するメ
ールボックスを搭載しており、メールボックス中ではプ
ロセッサが再初期設定信号(RESET) を作動することに依
って再初期設定されかつ再初期設定信号(RESET) の作動
をオフにした後にロードされるプログラムをプログラム
・メモリに書き込むために一連の命令が実行され、プロ
グラム・メモリ内の前記一連の命令は再初期設定信号(R
ESET) の作動中にメールボックスの入力レジスタにホス
ト・コンピュータからデータが書き込まれていたかどう
かを調べるためのメールボックスの状態の初期テストを
含み、かつこの初期テストの結果に基づいてロードされ
るプログラムはメールボックスの入力レジスターからあ
るいはローカル・データ・バスを経由して外部読取専用
メモリから読み取られる。
目的は、プログラムをプロセッサに接続されるプログラ
ム・メモリにロードする方法を用いて達成されるが、プ
ロセッサはプログラムを搭載する外部読取専用メモリが
接続されるローカル・データ・バスと外部データ・バス
を経由してホスト・コンピュータとデータを交換するメ
ールボックスを搭載しており、メールボックス中ではプ
ロセッサが再初期設定信号(RESET) を作動することに依
って再初期設定されかつ再初期設定信号(RESET) の作動
をオフにした後にロードされるプログラムをプログラム
・メモリに書き込むために一連の命令が実行され、プロ
グラム・メモリ内の前記一連の命令は再初期設定信号(R
ESET) の作動中にメールボックスの入力レジスタにホス
ト・コンピュータからデータが書き込まれていたかどう
かを調べるためのメールボックスの状態の初期テストを
含み、かつこの初期テストの結果に基づいてロードされ
るプログラムはメールボックスの入力レジスターからあ
るいはローカル・データ・バスを経由して外部読取専用
メモリから読み取られる。
【０００７】
【作用】従って、ロードされるプログラムのソースの選
択は、回路に対する外部配線を必要としないロジカル・
テストによって行われる。一連のローディング命令は、
再初期設定段階中にホスト・コンピュータがメールボッ
クスの入力レジスタに書き込む場合にはプログラムは外
部バスとメールボックス25を経由してホスト・コンピュ
ータからロードされ、逆の場合にはプログラムは外部読
取専用メモリからロードされることになる。
択は、回路に対する外部配線を必要としないロジカル・
テストによって行われる。一連のローディング命令は、
再初期設定段階中にホスト・コンピュータがメールボッ
クスの入力レジスタに書き込む場合にはプログラムは外
部バスとメールボックス25を経由してホスト・コンピュ
ータからロードされ、逆の場合にはプログラムは外部読
取専用メモリからロードされることになる。
【０００８】
【実施例】図１は発明を具体的に実施する信号プロセッ
サ(DSP) １を示している。プロセッサ１は、例えば、SG
S-THOMSON MICROELECTRONICS社に依って市販されている
ST18942 タイプとすることができる。プロセッサ１は、
命令バス３を経由してダイレクト・アクセス・タイプ(R
AM) のプログラム・メモリ２に、ローカル・バス５を経
由してプログラム設定可能なタイプ(EPROM) の外部読取
専用記憶装置４に、さらにシステム・バス７を経由して
ホスト・コンピュータ６に、接続されている。もちろ
ん、他の周辺装置（メモリ、インタフェースなど）も、
プロセッサ１の操作モードに基づいて、プロセッサ１の
命令バス３またはローカル・バス５に接続される。
サ(DSP) １を示している。プロセッサ１は、例えば、SG
S-THOMSON MICROELECTRONICS社に依って市販されている
ST18942 タイプとすることができる。プロセッサ１は、
命令バス３を経由してダイレクト・アクセス・タイプ(R
AM) のプログラム・メモリ２に、ローカル・バス５を経
由してプログラム設定可能なタイプ(EPROM) の外部読取
専用記憶装置４に、さらにシステム・バス７を経由して
ホスト・コンピュータ６に、接続されている。もちろ
ん、他の周辺装置（メモリ、インタフェースなど）も、
プロセッサ１の操作モードに基づいて、プロセッサ１の
命令バス３またはローカル・バス５に接続される。
【０００９】ローカル・バス５は、外部読取専用メモリ
４に接続されている16ビット・データ・バス１０と16ビ
ット・アドレス・バス11を搭載している。普通、メモリ
４は、選択ライン１２と同期ライン１３に依ってプロセ
ッサ１に更に接続されている。16ビット・データをメモ
リ４からローカル・データ・バス１０を経由して読み取
るために、プロセッサ１は、選択ライン１２の上にロジ
ック・レベル０の信号CS1 と、同期ライン１３の上に同
期パルスDS1 と、ローカル・アドレス・バス１１の上に
16ビット・アドレスA1を送っている。
４に接続されている16ビット・データ・バス１０と16ビ
ット・アドレス・バス11を搭載している。普通、メモリ
４は、選択ライン１２と同期ライン１３に依ってプロセ
ッサ１に更に接続されている。16ビット・データをメモ
リ４からローカル・データ・バス１０を経由して読み取
るために、プロセッサ１は、選択ライン１２の上にロジ
ック・レベル０の信号CS1 と、同期ライン１３の上に同
期パルスDS1 と、ローカル・アドレス・バス１１の上に
16ビット・アドレスA1を送っている。
【００１０】命令バス３は、プログラム・メモリ２に接
続されている32ビット・データ・バス１５と16ビット・
アドレス・バス１６を搭載している。メモリ２は選択ラ
イン１７と制御ライン１８に依ってプロセッサ１に更に
接続されている。32ビット・データをプログラム・メモ
リ２にデータ・バス１５を経由して書き込むために、プ
ロセッサ１は、選択ライン１７の上にロジック・レベル
０の信号CS2 と、制御ライン１８の上にロジック・レベ
ル０の信号WRと、アドレス・バス１６の上に16ビット・
アドレスA2を送っている。32ビット・データをプログラ
ム・メモリ２からデータ・バス１５を経由して読み取る
ために、プロセッサは、選択ライン１７の上にロジック
・レベル０の信号CS2 と、制御ライン１８の上に１ロジ
ック・レベルの信号WRと、アドレス・バス１６の上に16
ビット・アドレスA2を送っている。
続されている32ビット・データ・バス１５と16ビット・
アドレス・バス１６を搭載している。メモリ２は選択ラ
イン１７と制御ライン１８に依ってプロセッサ１に更に
接続されている。32ビット・データをプログラム・メモ
リ２にデータ・バス１５を経由して書き込むために、プ
ロセッサ１は、選択ライン１７の上にロジック・レベル
０の信号CS2 と、制御ライン１８の上にロジック・レベ
ル０の信号WRと、アドレス・バス１６の上に16ビット・
アドレスA2を送っている。32ビット・データをプログラ
ム・メモリ２からデータ・バス１５を経由して読み取る
ために、プロセッサは、選択ライン１７の上にロジック
・レベル０の信号CS2 と、制御ライン１８の上に１ロジ
ック・レベルの信号WRと、アドレス・バス１６の上に16
ビット・アドレスA2を送っている。
【００１１】示されている例に於いて、外部読取専用記
憶装置４の選択ライン１２とプログラム・メモリ２の制
御ライン１８は、２進信号 WPM = CS1 = WR を送るプロ
セッサ１の同じポート１９に接続されている。これは、
外部読取専用メモリ４がプログラム・メモリ２にロード
されることを意図されたプログラムを搭載しているため
であり、読取専用メモリ４が選択される(CS1 = 0) 時
に、プログラム・メモリ２は書き込みモード(WR = 0)だ
けでしか機能できなくなる。
憶装置４の選択ライン１２とプログラム・メモリ２の制
御ライン１８は、２進信号 WPM = CS1 = WR を送るプロ
セッサ１の同じポート１９に接続されている。これは、
外部読取専用メモリ４がプログラム・メモリ２にロード
されることを意図されたプログラムを搭載しているため
であり、読取専用メモリ４が選択される(CS1 = 0) 時
に、プログラム・メモリ２は書き込みモード(WR = 0)だ
けでしか機能できなくなる。
【００１２】ホスト・コンピュータ６は、例えば、INTE
L 社に依って市販されている80306タイプのプロセッサ
であってもよい。システム・バス７は、８ビット外部デ
ータ・バス２０と、２ビット・アドレス・バス２１と、
２ビット・コントロール・バス２２と、再初期設定制御
ライン２３を搭載している。ホスト・コンピュータ６に
依るデータ交換のために、プロセッサ１は、入力レジス
タ２６と、出力レジスタ２７と、状態・レジスタ２８
と、制御回路２９を搭載するメールボックス２５を具備
している。入力レジスタ２６と出力レジスタ２７は、８
ビットのワードを１６ワード各々搭載できる先入れ先出
し方式(FIFO)の２つのレジスタである。これらの２つの
レジスタ２６、２７に対するアクセスは、プロセッサ１
とホスト・コンピュータ６の間で外部データ・バス２０
が共用されている。状態・レジスタ２８は、表１に図示
されている状態を示す６ビットのRINE、RINF、ROUE、RO
UF、RISH、ROSHを搭載するレジスターである。
L 社に依って市販されている80306タイプのプロセッサ
であってもよい。システム・バス７は、８ビット外部デ
ータ・バス２０と、２ビット・アドレス・バス２１と、
２ビット・コントロール・バス２２と、再初期設定制御
ライン２３を搭載している。ホスト・コンピュータ６に
依るデータ交換のために、プロセッサ１は、入力レジス
タ２６と、出力レジスタ２７と、状態・レジスタ２８
と、制御回路２９を搭載するメールボックス２５を具備
している。入力レジスタ２６と出力レジスタ２７は、８
ビットのワードを１６ワード各々搭載できる先入れ先出
し方式(FIFO)の２つのレジスタである。これらの２つの
レジスタ２６、２７に対するアクセスは、プロセッサ１
とホスト・コンピュータ６の間で外部データ・バス２０
が共用されている。状態・レジスタ２８は、表１に図示
されている状態を示す６ビットのRINE、RINF、ROUE、RO
UF、RISH、ROSHを搭載するレジスターである。
【００１３】
【表１】
【００１４】状態・レジスタ２８は外部データ・バス２
０の８本の導線の６本に接続されているので、ホスト・
コンピュータ６は、インフォメーションをこのレジスタ
２８から読み取ったり、またはインフォメーションをレ
ジスタ２８に書き込むことができる。メールボックス２
５の制御回路２９は、入力・出力レジスタ２６、２７へ
のアクセスを通常のプロトコルに従って管理する。それ
は、ホスト・コンピュータ６によってアドレス・バス２
１を経由して転送される２つのアドレス・ビットRS、CS
と、ホスト・コンピュータ６によってコントロール・バ
ス２２を経由して転送される２つのコントロール・ビッ
トSRD 、SWR を受けている。コントロール・ビットSRD
、SWR は、(SRD = 0) の読取または(SWR = 0) メール
ボックス２５の書き込みをホスト・コンピュータ６で各
々制御するために機能している。アドレス・ビットCS
は、システム・バス７に接続されることができる他のイ
ンタフェースの中からメールボックス２５(CS = 0)をホ
スト・コンピュータ６で選択するために機能している。
アドレス・ビットRSは、それが情報・レジスター28(RS
= 1)または入力・出力レジスタ２６、２７(RS = 0)の１
つとインフォメーションを交換しなければならないどう
かをホスト・コンピュータに指示するために機能してい
る。制御回路２９は、状態・レジスタ２８のビットRIN
E、RINF、ROUE、ROUFの値を管理するカウンタも搭載し
ている。
０の８本の導線の６本に接続されているので、ホスト・
コンピュータ６は、インフォメーションをこのレジスタ
２８から読み取ったり、またはインフォメーションをレ
ジスタ２８に書き込むことができる。メールボックス２
５の制御回路２９は、入力・出力レジスタ２６、２７へ
のアクセスを通常のプロトコルに従って管理する。それ
は、ホスト・コンピュータ６によってアドレス・バス２
１を経由して転送される２つのアドレス・ビットRS、CS
と、ホスト・コンピュータ６によってコントロール・バ
ス２２を経由して転送される２つのコントロール・ビッ
トSRD 、SWR を受けている。コントロール・ビットSRD
、SWR は、(SRD = 0) の読取または(SWR = 0) メール
ボックス２５の書き込みをホスト・コンピュータ６で各
々制御するために機能している。アドレス・ビットCS
は、システム・バス７に接続されることができる他のイ
ンタフェースの中からメールボックス２５(CS = 0)をホ
スト・コンピュータ６で選択するために機能している。
アドレス・ビットRSは、それが情報・レジスター28(RS
= 1)または入力・出力レジスタ２６、２７(RS = 0)の１
つとインフォメーションを交換しなければならないどう
かをホスト・コンピュータに指示するために機能してい
る。制御回路２９は、状態・レジスタ２８のビットRIN
E、RINF、ROUE、ROUFの値を管理するカウンタも搭載し
ている。
【００１５】再初期設定制御ライン２３は、０で作動状
態になりかつ１で非作動状態になる２進再初期設定信号
(RESET) をキャリにするために機能する。この再初期設
定信号(RESET) は、ホスト・コンピュータ６によってプ
ロセッサ１を再初期設定するためにプロセッサ１に送ら
れる。メールボックス２５に関して、再初期設定信号の
作動のスタート（RESET の立ち下がり端）は、状態・レ
ジスタ２８のビットRINE、ROUEを値１（入力レジスタ２
６と出力レジスタ２７が共に空である）に強制的に設定
し、状態・レジスタ２８のビットRINF、ROUFを値０（入
力レジスタ２６と出力レジスタ２７が一杯でない）に強
制的に設定し、なおかつ状態・レジスタ２８のビットRI
SH、ROSHを値０（入力レジスタ２６と出力レジスタ２７
へのホスト・コンピュータ６によるアクセス）に強制的
に設定する作用を備えている。
態になりかつ１で非作動状態になる２進再初期設定信号
(RESET) をキャリにするために機能する。この再初期設
定信号(RESET) は、ホスト・コンピュータ６によってプ
ロセッサ１を再初期設定するためにプロセッサ１に送ら
れる。メールボックス２５に関して、再初期設定信号の
作動のスタート（RESET の立ち下がり端）は、状態・レ
ジスタ２８のビットRINE、ROUEを値１（入力レジスタ２
６と出力レジスタ２７が共に空である）に強制的に設定
し、状態・レジスタ２８のビットRINF、ROUFを値０（入
力レジスタ２６と出力レジスタ２７が一杯でない）に強
制的に設定し、なおかつ状態・レジスタ２８のビットRI
SH、ROSHを値０（入力レジスタ２６と出力レジスタ２７
へのホスト・コンピュータ６によるアクセス）に強制的
に設定する作用を備えている。
【００１６】システム・バスは、もちろん、信号例示応
答または中断信号を交換するために他のライン（それら
が発明に直接関係されていないので図示しない）を含む
ことができる。２つのソースは、プロセッサ１に依って
実行されるプログラムをプログラム・メモリ２に、ホス
ト・コンピュータ６に外部データ・バス２０を経由して
あるいは外部読取専用メモリ４にローカル・データ・バ
ス１０を経由してロードできる。
答または中断信号を交換するために他のライン（それら
が発明に直接関係されていないので図示しない）を含む
ことができる。２つのソースは、プロセッサ１に依って
実行されるプログラムをプログラム・メモリ２に、ホス
ト・コンピュータ６に外部データ・バス２０を経由して
あるいは外部読取専用メモリ４にローカル・データ・バ
ス１０を経由してロードできる。
【００１７】発明に従って、ロードされるプログラムの
ソースを選択するために、メールボックス２５の状態
は、ホスト・コンピュータ６がデータを入力レジスタ２
６に再初期設定信号RESET の作動中に書き込んでいたか
どうかについて調べるために、再初期設定信号RESET を
作動または作動をオフにした後にテストされる。実行さ
れるプログラムがホスト・コンピュータ６からロードさ
れる場合（システムのユーザにオープンしている選
択）、ユーザは、ホスト・コンピュータ６のプログラム
を、それが次に示すオペレーションを実行するように設
定する。
ソースを選択するために、メールボックス２５の状態
は、ホスト・コンピュータ６がデータを入力レジスタ２
６に再初期設定信号RESET の作動中に書き込んでいたか
どうかについて調べるために、再初期設定信号RESET を
作動または作動をオフにした後にテストされる。実行さ
れるプログラムがホスト・コンピュータ６からロードさ
れる場合（システムのユーザにオープンしている選
択）、ユーザは、ホスト・コンピュータ６のプログラム
を、それが次に示すオペレーションを実行するように設
定する。
【００１８】 ａ − 再初期設定信号の作動(RESET = 0) ｂ − RESET信号のこの作動中に於ける、メールボッ
クス25の入力レジスタ２６に対するデータの書き込み
（CS = 0、RS = 0、SWR = 0 、SRD = 1 、バス20の上の
データの表示） ｃ − これらのデータがレジスター２６に書き込まれ
た後に、ビットRISHに対応する状態・レジスタ２８の位
置に対する値１の書き込み（CS = 0、RS = 1、SWR = 0
、SRD = 1 、ビットRISHのために値１に依るバス２０
の上のデータ・アイテムの表示） ｄ − 再初期設定信号の作動をオフ(RESET = 1) 実行されるプログラムが外部読取専用記憶装置４からロ
ードされる場合、ホスト・コンピュータは、データをメ
ールボックス２５に書き込まずにプロセッサ１を再初期
設定するために、ロジック・レベル０の１つの再初期設
定パルスRESETだけを送る。
クス25の入力レジスタ２６に対するデータの書き込み
（CS = 0、RS = 0、SWR = 0 、SRD = 1 、バス20の上の
データの表示） ｃ − これらのデータがレジスター２６に書き込まれ
た後に、ビットRISHに対応する状態・レジスタ２８の位
置に対する値１の書き込み（CS = 0、RS = 1、SWR = 0
、SRD = 1 、ビットRISHのために値１に依るバス２０
の上のデータ・アイテムの表示） ｄ − 再初期設定信号の作動をオフ(RESET = 1) 実行されるプログラムが外部読取専用記憶装置４からロ
ードされる場合、ホスト・コンピュータは、データをメ
ールボックス２５に書き込まずにプロセッサ１を再初期
設定するために、ロジック・レベル０の１つの再初期設
定パルスRESETだけを送る。
【００１９】再初期設定信号の作動状態の最後（RESET
の立ち上がり端）に於いて、プロセッサ１は、プロセッ
サ１の内部読取専用メモリ(ROM) ３０に記憶されている
一連のブーティングとローディング命令（ブートストラ
ップ）を実行する。このシリーズの命令が図２に図示さ
れている。それは、データが入力レジスタ２６にホスト
・コンピュータ６から再初期設定信号RESET の前の作動
中に書き込まれていたかどうか調べるために、メールボ
ックス２５の状態の初期テストを搭載している。さらに
明確に説明すると、RESET 信号の作動をオフにした（立
ち上がり端）後に（ステップ３１）、プロセッサ１は、
メールボックス２５の状態・レジスタ２８のビットRINE
を読み取り（ステップ３２）、次にこのビットRINEが値
１を有していたかどうかを調べる（ステップ３３）。
の立ち上がり端）に於いて、プロセッサ１は、プロセッ
サ１の内部読取専用メモリ(ROM) ３０に記憶されている
一連のブーティングとローディング命令（ブートストラ
ップ）を実行する。このシリーズの命令が図２に図示さ
れている。それは、データが入力レジスタ２６にホスト
・コンピュータ６から再初期設定信号RESET の前の作動
中に書き込まれていたかどうか調べるために、メールボ
ックス２５の状態の初期テストを搭載している。さらに
明確に説明すると、RESET 信号の作動をオフにした（立
ち上がり端）後に（ステップ３１）、プロセッサ１は、
メールボックス２５の状態・レジスタ２８のビットRINE
を読み取り（ステップ３２）、次にこのビットRINEが値
１を有していたかどうかを調べる（ステップ３３）。
【００２０】そこで、入力レジスタ２６が空の時に、ホ
スト・コンピュータ６がRESET 信号の作動中にそこに何
も書き込んでいなかったならば、ロードされかつ実行さ
れるプログラムは、図２のブロック３４に図示されてい
るように、ローカル・データ・バス１０を経由して外部
読取専用記憶装置４から読み取られる。外部読取専用記
憶装置４から実行されるプログラムの読取とプログラム
・メモリ２に対するその転送は、普通の方式で実施され
る。一般的には、実行されるプログラムを含めて読取専
用メモリ４に記憶されているデータは、ロードされるプ
ログラムのワードの数とフォーマットを特に示すヘッダ
を有している。このヘッダが最初に読み取られ（ステッ
プ３５）、次に該当するプログラムが読み取られてプロ
グラム・メモリ２に転送される（ステップ３６）。
スト・コンピュータ６がRESET 信号の作動中にそこに何
も書き込んでいなかったならば、ロードされかつ実行さ
れるプログラムは、図２のブロック３４に図示されてい
るように、ローカル・データ・バス１０を経由して外部
読取専用記憶装置４から読み取られる。外部読取専用記
憶装置４から実行されるプログラムの読取とプログラム
・メモリ２に対するその転送は、普通の方式で実施され
る。一般的には、実行されるプログラムを含めて読取専
用メモリ４に記憶されているデータは、ロードされるプ
ログラムのワードの数とフォーマットを特に示すヘッダ
を有している。このヘッダが最初に読み取られ（ステッ
プ３５）、次に該当するプログラムが読み取られてプロ
グラム・メモリ２に転送される（ステップ３６）。
【００２１】ステップ３３でビットRINEが０であると決
定された時、即ち入力レジスタ２６が空でない時は、ホ
スト・コンピュータ６がデータを入力レジスタ２６にRE
SET信号の作動中に書き込んでいたので、ロードされか
つ実行されるプログラムは、図２のブロック３７に図示
されているように、メールボックス２５の入力レジスタ
２６から読み取られる。ホスト・コンピュータ６から始
まって実行されるプログラムのメールボックス２５から
の読取とプログラム・メモリ２に対するその転送は、メ
ールボックス２５へのアクセスを管理するプロトコルに
従って普通の方式で実施される。プロセッサは、プログ
ラムが外部読取専用記憶装置４から読み取られる場合に
実施されるローディング・ステップ３５、３６と機能的
に類似しているステップ３８、３９を実行する。
定された時、即ち入力レジスタ２６が空でない時は、ホ
スト・コンピュータ６がデータを入力レジスタ２６にRE
SET信号の作動中に書き込んでいたので、ロードされか
つ実行されるプログラムは、図２のブロック３７に図示
されているように、メールボックス２５の入力レジスタ
２６から読み取られる。ホスト・コンピュータ６から始
まって実行されるプログラムのメールボックス２５から
の読取とプログラム・メモリ２に対するその転送は、メ
ールボックス２５へのアクセスを管理するプロトコルに
従って普通の方式で実施される。プロセッサは、プログ
ラムが外部読取専用記憶装置４から読み取られる場合に
実施されるローディング・ステップ３５、３６と機能的
に類似しているステップ３８、３９を実行する。
【００２２】プログラムがメモリ２に完全にロードされ
ると（またはプログラムのある部分だけ実行される場合
には部分的にロードされると）、プロセッサ１はロード
されるプログラムの実行を始めるために一連のローディ
ング命令を終了する。実行されるプログラムの２つの考
えられるソース間の選択は、発明に従って、外部配線を
プロセッサ１の特殊なピンの間に必要とせずに最終的に
実施される。
ると（またはプログラムのある部分だけ実行される場合
には部分的にロードされると）、プロセッサ１はロード
されるプログラムの実行を始めるために一連のローディ
ング命令を終了する。実行されるプログラムの２つの考
えられるソース間の選択は、発明に従って、外部配線を
プロセッサ１の特殊なピンの間に必要とせずに最終的に
実施される。
【００２３】ロードされるプログラムがメールボックス
２５の入力レジスタ２６から読み取られるケースでは、
再初期設定信号RESET の作動中にホスト・コンピュータ
６に依って入力レジスタ２６に書き込まれるデータは、
プログラム・メモリ２に対するプログラムのローディン
グのために機能する或るエレメント、例えば該当するプ
ログラムの最初の命令に伴われるヘッダの一部またはヘ
ッダの全体を好ましくは含んでいる。これらのエレメン
トは、そこでローディング・ステップ３８または３９あ
るいはその両方の段階に直接あると考えられる。変形と
して、ホスト・コンピュータ６は RESET＝０の時に任意
のデータをレジスタ２６に書き込むことができるので、
これらのデータはローディング命令３８、３９によって
無視される。
２５の入力レジスタ２６から読み取られるケースでは、
再初期設定信号RESET の作動中にホスト・コンピュータ
６に依って入力レジスタ２６に書き込まれるデータは、
プログラム・メモリ２に対するプログラムのローディン
グのために機能する或るエレメント、例えば該当するプ
ログラムの最初の命令に伴われるヘッダの一部またはヘ
ッダの全体を好ましくは含んでいる。これらのエレメン
トは、そこでローディング・ステップ３８または３９あ
るいはその両方の段階に直接あると考えられる。変形と
して、ホスト・コンピュータ６は RESET＝０の時に任意
のデータをレジスタ２６に書き込むことができるので、
これらのデータはローディング命令３８、３９によって
無視される。
【００２４】
【発明の効果】発明は好ましい典型的な実施態様を引用
して説明されてきたが、この例は制限があるのではな
く、なおかつ、種々の変更態様が発明の範囲を逸脱せず
に、そこに加えられることができることが理解される。
従って、ダイレクト・アクセス・プログラム・メモリ２
はプロセッサ１の外部に位置するとして表されてきた
が、それは、変形として、プロセッサ１の内部に位置す
るRAM メモリになる場合もある。再び、シリーズのブー
ティングとローディング命令はプロセッサ１の内部読取
専用メモリに記憶されるとして説明されてきたが、この
シリーズの命令は、命令バス３に接続されている外部読
取専用記憶装置(ROM) のほとんどの部分にも記憶される
ので、内部メモリ３０はこの外部記憶装置の該当するア
ドレスにブランチする命令も搭載していることになる。
して説明されてきたが、この例は制限があるのではな
く、なおかつ、種々の変更態様が発明の範囲を逸脱せず
に、そこに加えられることができることが理解される。
従って、ダイレクト・アクセス・プログラム・メモリ２
はプロセッサ１の外部に位置するとして表されてきた
が、それは、変形として、プロセッサ１の内部に位置す
るRAM メモリになる場合もある。再び、シリーズのブー
ティングとローディング命令はプロセッサ１の内部読取
専用メモリに記憶されるとして説明されてきたが、この
シリーズの命令は、命令バス３に接続されている外部読
取専用記憶装置(ROM) のほとんどの部分にも記憶される
ので、内部メモリ３０はこの外部記憶装置の該当するア
ドレスにブランチする命令も搭載していることになる。
【００２５】更に、これは好ましい形式の変形でない
が、ホスト・コンピュータが、再初期設定信号の作動中
にメールボックスの入力レジスタに書き込んでいる場合
に外部読取専用メモリからのプログラムのローディン
グ、および逆のケースでホスト・コンピュータからのプ
ログラムのローディングのために与えることによってテ
スト・ステップ３３のロジックを反転できると思われ
る。
が、ホスト・コンピュータが、再初期設定信号の作動中
にメールボックスの入力レジスタに書き込んでいる場合
に外部読取専用メモリからのプログラムのローディン
グ、および逆のケースでホスト・コンピュータからのプ
ログラムのローディングのために与えることによってテ
スト・ステップ３３のロジックを反転できると思われ
る。
【図１】発明の方法を具体的に実施するプロセッサの環
境を示す線図である。
境を示す線図である。
【図２】プロセッサをブートしかつロードする命令を示
すフローチャートである。
すフローチャートである。
１…プロセッサ ２…プログラム・メモリ ３…命令バス ４…外部読取専用記憶装置 ５…ローカル・バス ６…ホスト・コンピュータ ７…システム・バス １０…ローカル・データ・バス ２０…外部データ・バス ２５…メールボックス ２６…入力レジスタ ２７…出力レジスタ ２８…状態・レジスタ ２９…制御回路
Claims (7)
- 【請求項１】 プログラムをプロセッサ（１）に関連さ
れるプログラム・メモリ（２）にロードする方法であっ
て、 プログラムを記憶する外部読取専用メモリ（４）が接続
されているローカル・データ・バス（１０）と、データ
をホスト・コンピュータ（６）と外部データ・バス（２
０）を経由して交換するメールボックス（２５）を搭載
するプロセッサ（１）が、再初期設定信号(RESET) を作
動することによって再初期設定され、再初期設定信号(R
ESET) の作動をオフした後に、 一連の命令がロードされるプログラムをプログラム・メ
モリ（２）に書き込むために実行され、 前記一連の命令は、再初期設定信号(RESET) の作動中に
メールボックス（２５）の入力レジスタ（２６）にホス
ト・コンピュータ（６）からデータが書き込まれていた
かどうか調べるためにメールボックス（２５）の状態の
初期テストを実行し、 前記初期テストの結果に基づいて、ロードされるプログ
ラムが、メールボックス（２５）の入力レジスタ（２
６）から、あるいはローカル・データ・バス（１０）を
経由して外部読取専用メモリ（４）からの、何れかから
読み取られるプログラムをロードする方法。 - 【請求項２】 再初期設定信号(RESET) がホスト・コン
ピュータ（６）から出力される請求項１に記載の方法。 - 【請求項３】 メールボックス（２５）がビット(RINE)
を備えた状態・レジスタ（２８）を搭載しており、第１
の値は入力レジスタ（２６）の空のステートを表してお
り第２の値は入力レジスタ（２６）の空でない値を表し
ており、このビット(RINE)は再初期設定信号(RESET) の
作動のスタート時にその第１の値に強制的に設定され、
メールボックス（２５）のステートの初期テストはこの
ビット(RINE)の読取機能を搭載している請求項１または
２の何れか１項に記載の方法。 - 【請求項４】 データが入力レジスタ（２６）にホスト
・コンピュータ（６）から再初期設定信号(RESET) の印
加中に書き込まれていたかどうかについて初期テスト中
に調べられる時に、ロードされるプログラムはメールボ
ックス（２５）の入力レジスタ（２６）から読み取られ
るが、逆のケースでは、ロードされるプログラムが外部
読取専用メモリ（４）からローカル・データ・バス（１
０）を経由してロードされる請求項１から３の何れか１
項に記載の方法。 - 【請求項５】 メールボックス（２５）がビット(RISH)
を備えた状態・レジスター（２８）を搭載していて、第
１の値はホスト・コンピュータ（６）が入力レジスタ
（２６）へのアクセスを備えていることを表しており第
２の値はプロセッサ（１）が入力レジスタ（２６）への
アクセスを備えていることを表しており、このビット(R
ISH)は再初期設定信号(RESET) の作動のスタート時に第
１の値に強制的に設定され、データが入力レジスタ（２
６）にホスト・コンピュータ（６）から再初期設定信号
(RESET) の作動中に書き込まれた時にホスト・コンピュ
ータ（６）がビット(RISH)を第２の値に切り替える請求
項４に記載の方法。 - 【請求項６】 ロードされるプログラムがメールボック
ス（２５）の入力レジスタ（２６）から読み取られるケ
ースに於いて、コンピュータ（６）は再初期設定信号(R
ESET) の作動中にプログラム・メモリ（２）に対するプ
ログラムのローディングのために機能するエレメントを
搭載している請求項４または５の何れか１項に記載の方
法。 - 【請求項７】 前記一連の命令がプロセッサ（１）の内
部読取専用メモリに記憶されている請求項１から６の何
れか１項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9207509A FR2692696A1 (fr) | 1992-06-19 | 1992-06-19 | Procédé pour charger un programme dans une mémoire de programmes associée à un processeur. |
| FR9207509 | 1992-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0749785A true JPH0749785A (ja) | 1995-02-21 |
Family
ID=9430955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5149065A Pending JPH0749785A (ja) | 1992-06-19 | 1993-06-21 | プログラムをプロセッサに接続されるプログラム・メモリにロードする方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5408666A (ja) |
| EP (1) | EP0575228B1 (ja) |
| JP (1) | JPH0749785A (ja) |
| DE (1) | DE69300414T2 (ja) |
| FR (1) | FR2692696A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5564054A (en) * | 1994-08-25 | 1996-10-08 | International Business Machines Corporation | Fail-safe computer boot apparatus and method |
| US5652886A (en) * | 1994-10-03 | 1997-07-29 | United Technologies Corporation | System for loading a boot program into an initially blank programmable memory of a microprocessor using state machine and serial bus |
| US5784611A (en) * | 1994-12-19 | 1998-07-21 | Seagate Technology, Inc. | Device and process for in-system programming electrically erasable and programmable non-volatile memory |
| DE29616817U1 (de) * | 1996-09-26 | 1997-10-23 | Siemens AG, 80333 München | Prozessorbaugruppe sowie Einrichtung mit einer derartigen Prozessorbaugruppe |
| US7215662B1 (en) * | 2002-03-22 | 2007-05-08 | Juniper Networks, Inc. | Logical separation and accessing of descriptor memories |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4430704A (en) * | 1980-01-21 | 1984-02-07 | The United States Of America As Represented By The Secretary Of The Navy | Programmable bootstrap loading system |
| US5247659A (en) * | 1988-10-06 | 1993-09-21 | International Computers Limited | Method for bootstrap loading in a data processing system comprising searching a plurality of program source devices for a bootstrap program if initial data indicating a bootstrap program source device fails a validity check |
| US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
-
1992
- 1992-06-19 FR FR9207509A patent/FR2692696A1/fr active Pending
-
1993
- 1993-06-11 DE DE69300414T patent/DE69300414T2/de not_active Expired - Fee Related
- 1993-06-11 EP EP93401498A patent/EP0575228B1/fr not_active Expired - Lifetime
- 1993-06-11 US US08/075,631 patent/US5408666A/en not_active Expired - Lifetime
- 1993-06-21 JP JP5149065A patent/JPH0749785A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69300414D1 (de) | 1995-10-05 |
| FR2692696A1 (fr) | 1993-12-24 |
| DE69300414T2 (de) | 1996-03-14 |
| EP0575228B1 (fr) | 1995-08-30 |
| EP0575228A1 (fr) | 1993-12-22 |
| US5408666A (en) | 1995-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608876A (en) | Add-in board with enable-disable expansion ROM for PCI bus computers | |
| US5491804A (en) | Method and apparatus for automatic initialization of pluggable option cards | |
| JP3030342B2 (ja) | カード | |
| EP0780772A2 (en) | A computer system with multiple PC card controllers and a method of controlling I/O transfers in the system | |
| US5175831A (en) | System register initialization technique employing a non-volatile/read only memory | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JP3310990B2 (ja) | 電子機器 | |
| JPH04317156A (ja) | ドッキング可能ポータブルコンピュータシステム及びそのシステムでの通信ポート割り当て自動構成方法 | |
| WO1998048356A1 (en) | A single chip microcontroller having down-loadable memory organization supporting 'shadow' personality, optimized for bi-directional data transfers over a communication channel | |
| JPH11242646A (ja) | アクセサリ内資源オフセット機構 | |
| US6748515B1 (en) | Programmable vendor identification circuitry and associated method | |
| CA2084133C (en) | Computer system with automatic adapter card setup | |
| JPS61107447A (ja) | 固定アドレス空間を有するデ−タ処理システム | |
| US5754863A (en) | System for downloading program code to a microprocessor operative as a slave to a master microprocessor | |
| EP0757316B1 (en) | External device selection unit for data processor | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| US5781796A (en) | System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device | |
| US5408666A (en) | Method and apparatus for loading a program into a program memory from a mailbox or an external ROM | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| US20030126350A1 (en) | Method and system for accessing memory devices | |
| US5793991A (en) | Method of equalizing loads on a computer bus | |
| US5931910A (en) | System for node address initialization using pointers to designate the first address in selected sets of node addresses corresponding to selected inter-processor communications | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| JP2001056803A (ja) | マイクロコンピュータ | |
| EP1086417A2 (en) | Method and system for updating user memory in emulator systems |