JPH07501413A - マルチデジタル信号処理を実行するための選択的に構成可能な集積回路デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 マルチデジタル信号処理を実行するための選択的に構成可能な集積回路デバイ発 明の分野 本発明は一般にデジタル信号処理に関する。本発明は、より詳細には、順次マト リクス乗算器、並列マトリクス乗算器、コンボルバ（ｃｏｎｖｏｌｖｅｒ　）お よびＦＩＲフィルタとして作用するように制御可能な選択的に構成可能な集積回 路デバイスに関する。この集積回路デバイスは特に画像データの処理に有効であ る。

発明の背景 カラーマトリクシングは、画像のカラー再生品質を向上するかまたは空間変換を 行うかのいずれかに用いられる一般的な画像データ処理演算である。カラー空間 変換マトリクスは、例えば、赤色、緑色および青色画像信号（ＲＧＢ）を輝度（ Ｙ）および色度（Ｒ−￥、、Ｂ−Ｙ）画像信号に変換するのに用いられる。また 、カラー修正マトリクスは、ある特定のディスプレイ装置の蛍光体の集合の色度 に関する画像センサの分光感度の修正や、あるいはフィルムからビデオへの変換 動作においてビデオディスプレイのフィルムａｌ１色の修正に用いることが可能 である。

はとんどのマトリクシングデバイスは、３つの並列出力構成要素（Ｙ　Ｉ　Ｑ） を計算するために３つの並列入力構成要素（ＲＧＢ）に対して３Ｘ３のマトリク シング演算を行うように設計されている。しかしながら、カラー画像データの３ つの構成要素はしばしば並列にではなく順次的に提供される。例えば、トリリニ ア電子センサデバイスを採用しているフィルム走査システムは、しばしば順次的 な赤色、緑色および青色出力構成要素を生成する。これらの順次出力構成要素は 、順次的に３回、１×４マトリクスを行って順次的な３Ｘ４マトリクス演算を達 成することが要求される。

並列および順次マトリクス演算に加えて、一般に画像データから再生される画像 の鮮明度を高めるために２−Ｄコンポルージョン演算およびＦＩＲフィルタ（Ｆ 　Ｉ　Ｒ）によるフィルタリングを含むその他のデータ処理演算がカラー画像デ ータに対して用いられる。コストを抑え、スペースを節約し、画像処理の効率を 向上するために、上記の４つの画像データ処理演算を単一の集積回路デバイスか またはリアルタイムでこれらデータ処Ｍ演算を実行する能力を有するチップにイ ンプリメントすることが望ましい。従って、本発明の目的は、画像データを処理 し、カラー空間変換システムに用いられるルックアップテーブル（ＬＵＴ）をロ ードして認証する関連する関数をシステムに提供するために、マルチプル順次マ トリクス乗算器、並列マトリクス乗算器、２−Ｄコンボルバ（ｃｏｎｖｏｌｖｅ ｒ　）　、ＦＩＲフィルタのいずれかとしてリアルタイムで選択的に機能するこ とが可能な単一の集積回路デバイスを提供することである。

発明の概要 本発明は、画像データを処理するためにマルチプル順次マトリクス乗算器、並列 マトリクス乗算器、２−Ｄコンボルバ、１−ＤＦＩＲフィルタのいずれかとして リアルタイムで選択的に機能することが可能な単一の集積回路デバイスを提供す るものである。また、この集積回路デバイスはカラー空間変換システムに用いら れてこのシステムの動作に要求されるＬＵＴをロードして認証する。

乗算器のコアグループが単一の集積回路デバイスに設けられて所望の各画像処理 関数に共通する基本的な乗算演算を行う。この乗算器のコアグループは入力デー タルータユニットおよび対応する複数の係数ルータユニットおよび複数の加算器 に連結されている。これら加算器は出力データルータユニットに連結されている 。入力データルータユニット、係数ルータユニットおよび出力データルータユニ ットは、モード選択制御信号に応じて適切な入力データおよび係数を乗算器のコ アグループに配信して所望の処理関数のそれぞれの正しい出力ポートへ加算器の 出力を配（ｇする。

また、好ましい実施様態において、この集積回路デバイスはこのデバイスの出力 ポートに連結された内部アドレス生成器を含む。このアドレス生成器は出力ポー トに連結されている複数のＬＵＴにアドレスデータを供給し、これによってＬＵ Ｔはデータと共に集積回路デバイスのカラー変換応用においてロードできる。

この応用の場合、ＬＵＴにロードされるデータは、人力データルータを介して集 積回路デバイスのデータ入力ポートに連結されている集積回路デバイスの係数入 力ボートに供給される。集積回路デバイスのデータ入力ポートはＬＵＴのデータ 入力に連結されている。

図面の簡単な説明 背景として上記のような本発明は、以下の詳細な記述および添付の図面を参照し て記述される。

図１は、本発明による選択的に構成可能な集積回路デバイスの基本的なブロック 図である。

図２は、直列マトリクス演算を実行するように構成されている場合の図１に示さ れた集積回路デバイスの３つのチャネルのうちの１つの詳細なブロック図である 。

図３は、並列マトリクス演算を実行するように構成された場合の図１に示された 集積回路デバイスの詳細なブロック図である。

図４は、２−Ｄコンポルージョン演算を実行するように構成された場合の図１に 示された集積回路デバイスの詳細なブロック図である。

図５は、ＦＩＲフィルタ演算を実行するように構成された場合の図１に示された 集積回路デバイスの詳細なブロック図である。

図６は、図１の集積回路デバイスを３チャネル順次マトリクス応用に用いた例を 示す。

発明を実行するための最適な様態 本発明は、画像データ処理に用いる順次および並列マトリクス関数、コンポルー ジョン関数およびＦＩＲフィルタ関数は１つの基本的な乗算累積演算に共通する 要件を有するという認識にある程度基づいている。例えば、順次の１×４マトリ クス関数、カラーマトリクシングまたはスペース変換のための並列の３×４マト リクス関数、二次元の３Ｘ３コンボルージヨン関数、および９個のタップを有す る−次元ＦＩＲフィルタ関数は、それぞれ以下の式１から式４のように定義され る。

［Ｒｏｌ、　［Ｇｏｌ、　［Ｂ、］は順次的−’（ｔＱｔｌ）−Σ　Σａ（ｉｊ ）ｘ（ｒｒ＞ｉ、ｏ−ｊ）　（３）ｉ　−１ｊ　−１ Ｘ（ｎ）−Σ　ａ（ｉ　）ｘ（ｎ−ｉ　）　Ｉｖｌは最大で８（４）指定された 関数を実行するためには９個の乗算器が要求されることが式（２）および（３） から明かである。また、式（１）は３個の乗算器を係数の３つの集合とともに３ 回順次的に用いることを要求する。利用するフィルタタップの数に応じて最大９ 個の乗算器が式（４）において用いることができる。

乗算器が所望の関数を実行するための共通の要件がら、本発明は各画像処理関数 を実行するために選択的に構成される乗算器のコアグループを用いる。乗算器の コアグループを用いることにより、（集積回路チップの）回路領域の量および各 種関数を実行するのに必要な回路要素を大幅に減じ、それによって従来の大規模 集積（ＬＳＩ）技術を用いて所望の関数を実行するのに必要な要求される回路要 素のすべてを単一の集積回路チップに形成すること力呵能である。

ここで図１を参照して、３個の乗算器の３つの行またはチャネルに配置された９ 個の乗算器Ｘｌ−Ｘ９のコアグループ（例えば、行１−Ｘｉ−Ｘ３．行２−Ｘ４ −Ｘ６．行３−Ｘ７−Ｘ９）を含む本発明による好ましい集積回路デバイス１０ のブロック図が示されている。集積回路デバイスのアーキテクチャは、３個のデ ータ入力ポートＣＩ　ｌＮＳＣ２ＩＮ、Ｃ３１Ｎ、３個ノテータ出カホートＣＩ 　ＯＵＴ、Ｃ２ＯＵＴ、、Ｃ３ＯＵＴ、１個のモード選択ボートＭＯＤＥ　５Ｅ ＬＥＣＴおよび１個の係数人力ボートＣ０ＥＦＦ　ＩＮを含む。要求されるデー タ人力ボートおよびデータ出力ボートの数は、実行される演算のタイプによって 指示される。例えば、以下でより詳細に記述されるように、式（１）によって定 義される順次マトリクス演算は１個のデータ入力ボートおよび１個のデータ出力 ポートを要求し、式（２）によって定義される並列マトリクス演算は３個のデー タ入力ポートおよび３個のデータ出力ボートを要求し、式（３）によって定義さ れる２−Ｄコンポルーシジン演算は３個のデータ入力ボートおよび１個のデータ 出力ポートを要求し、式（４）によって定義されるＦＩＲフィルタ演算は１個の データ人力ボートおよび１個のデータ出力ボートを要求する。データ入力ポート ＣＩ　ＩＮ、Ｃ２ＩＮ、Ｃ３１Ｎｆ４好ましくは１２ビツト長であり、これによ って０から４０９５の範囲で符号なし入力データを許可する。また、データ出力 ポートＣＩ　ＯＵＴ、Ｃ２ＯＵＴ、Ｃ３ＯＵＴも好！Ｌ＜は１２１：’ット長で あるが、データ値は実行される関数のタイプに依存する。係数人力ボートＣ０Ｅ ＦＦ　ＩＮは好ましくは１３ビツト長であり１０ビツトの２の補数の乗算係数お よび１３ビツトの２の補数のオフセット係数の入力を可能にする。また、データ 入力ポートＣＩ　ＩＮ、Ｃ２ＩＮ、Ｃ３１Ｎおよび係数人力ボートｃＯＥＦＦ　 ＩＮはどちらも好ましくは双方向である。

データ人力ボートＣＩ　ｌＮＳＣ２ｌＮ５Ｃ３ＩＮが人力データルータユニット １２に連結されており、この人力データルータユニットはモード選択ボートＭＯ ＤＥ　５ＥＬＥＣＴに供給されたモード選択制御信号に基づき入力データを適切 な乗算器Ｘ１−Ｘ９へ配信する。入力データルータユニット１２はまた集積回路 デバイス１０のカラー変換応用において係数入力ボートＣ０ＥＦＦ　ＩＮに入力 されたデータをデータ人力ボートへ配信する。また、モード選択信号は係数配信 ユニット１４−１８およびデータ出力ポートＣＩ　０ＵＴＳＣ２ＯＵＴ。

Ｃ３ＯＵＴに連結されている出力データルータユニット２０の動作を制御する。

３個の加算器Ａｌ−Ａ３は乗算器Ｘｌ−Ｘ９の出力を出力データルータユニット １８に連結する。また、後述する関数であるアドレス生成器２２が出力データル ータユニット２０に連結されている。

モード選択信号に応じた集積回路チップの機能的なセットアツプの詳細について は図２から図６を参照して記述される。これらの図は所望の信号処理演算のそれ ぞれの場合の入力データルータユニット１２、係数配信ユニット１４−１８、お よび出力配信ユニット２０の構造の詳細を示す詳細なブロック図である。なお、 図３から図６はそれぞれに対応する演算を実行するのに必要な接続のみを示し、 明瞭さのため、ある示された構成から別の構成に切り換えるのに要求される切り 換え要素は示されていない。このような切り換え要素を設けたものが図２に示さ れており、モード選択信号に応じて制御されることが当業者に容品に理解される 。

Ａ、順次マトリクス演算モード 単一のチャネルについてモード選択信号に応じて順次マトリクス演算を実行する デバイス構成が図２に示されている。（例えば、Ｒ１、Ｇ］、Ｂ１、次にＲ２、 Ｇ２、Ｂ２、次にＲ３、Ｇ３．８３などというように）順次的な赤色、緑色、青 色入力データ（Ｒ，Ｇ、Ｂ）がデータ入力ポートＣＩ　ＩＮに供給され、６画素 パイプライン遅延によりマトリクス化された赤色、緑色および青色出力データ（ ＲｏＳＧｏ、Ｂｏ）がデータ出力ポートＣＩ　ＯＵＴにて順次的に（例えば、Ｒ ｏｌ、Ｇｏｌ、Ｂｏｌ、次にＲ０２、Ｇｏ２、Ｂｏ２、次にＲ８３、Ｇｏ３、Ｂ ０３などというように）生成される。単一のチャネルのみが示されているが、３ 　ツ１７）　チー　９入力ボートＣＩ　ＩＮ、Ｃ２ＩＮ、Ｃ３ＩＮと３つのデー タ出力ポートＣＩ　ＯＵＴ、Ｃ２０ＵＴ、Ｃ３０ＵＴと９個の乗算器（７）ｆｆ ７グループとを設けることにより、このデバイスアーキテクチャによって順次マ トリクス演算モードにおいて３つの別々のチャネルで同時に演算を行うことが可 能であり、同様のアーキテクチャはすべてのデータ入力ボート、対応するデータ 出力ポート、および３行の乗算器という点で重複している。

所望の順次マトリクス演算を実行するのに適切な係数が、入力データが入力ボー トＣＩ　ＩＮに入力される前に係数配信ユニット１４にロードされる。これらの 係数は行という独立した集合にグループ化される。各行は１２の係数値、すなわ ち、９個の１０ビット乗算係数と３個の１３ビツトオフセツト係数とからなる。

各行の係数値は係数配信ユニット１４の係数シフトレジスタＣｌ−Ｃ１２に１２ ステージシフトレジスタのように順次的にロードされる。順次マトリクス演算モ ードにおいて、係数の各行は完全な３×４マトリクスを表す。入力データはＲｌ Ｇ、Ｂであり用いられるそれぞれのチャネルに対して式（１）に定義したように 順次的であると仮定する。よって、係数を係数配信ユニット１４にロードする順 演算時において、データ人力ポートＣＩ　ＩＮに供給された順次入力データは、 入力データルータユニット１２内に設けられた入力レジスタ１１−１６を用いて 並列形式に変換される。レジスタ１１−１３の出力は人カ切り換え制御回路１３ の制御下でスイッチ５ｌ−３６を介して選択的に接続可能であり、そのため１ノ ジスタ１１−１３からの出力データは（１１がら１２．１３へと）レジスタ内部 でシフトされるか、あるいは対応する入力レジスタ１４−１６に並列に供給され るかのいずれかである。例えば、Ｒ１がまずレジスタ１１にロードされる。次に Ｒ１がレジスタＩ２にシフトされ、そしてＧ１がレジスタ１１にロードされる。

次にＲ１がレジスタ■３にシフトされ、そしてＧ１がレジスタ■２にシフトされ 、Ｂ１がレジスタ１１にロードされる。そして次の演算では、スイッチＳ２、Ｂ ４、Ｂ６を開けてスイッチｓ１、Ｂ３、Ｂ５を閉じることによってＲ１、Ｇ１、 Ｂ１をそれぞれ入力レジスタＩ６．１５、Ｉ４ヘパラレル転送を行う。そこで入 力レジスタ１１．１２．１３が同様のやり方で画素データの次のグループ（Ｒ２ 、Ｇ２、Ｂ２）がロードされ、Ｒ１、Ｇ１、Ｂ１は乗算器Ｘ１−Ｘ３によって入 力レジスタ１６．１５．１４から演算が行われる。

乗算器係数およびオフセット係数はそれぞれ乗算器ＭＵＸユニットＭｌ−Ｍ３お よびオフセットＭＵＸユニットを介して複数の乗算器および加算器Ａ１に供給さ れる。最初の３つの係数レジスタＣｌ−Ｃ５の出力がオフセットＭＵＸユニット の入力に連結され、係数レジスタＣ６、Ｃ９、Ｃ１２の出力が乗算器ＭＵＸユニ ットＭ１の入力に連結され、係数レジスタＣ５、Ｃ８、Ｃ１ｌの出力が乗算器Ｍ ＵＸユニットＭ２の人力に連結され、係数レジスタＣ４、Ｃ７、ＣＩＯの出力が 乗算器ＭＵＸユニットＭ３の人力に連結されている。乗算器ＭＵＸユニソ）Ｍｌ −Ｍ３の出力はそれぞれ乗算器Ｘ１−Ｘ３に接続されており、オフセットＭＵＸ ユニットからの出力はバッファレジスタＢ１を通過した後に加算器Ａ１に供給さ れる。乗算器ＭＵＸユニットＭｌ−Ｍ３およびオフセットＭＵＸユニットは、Ｍ ＵＸ制御回路１５によって各クロックサイクルごとに切り換えられるかまたはサ イクルされる。よって、レジスタＣ６、Ｃ９、Ｃ１２にストアされている乗算器 係数（すなわち、示されている例ではａ１３’　ａ２３’　Ｂ３３）が順次的に 乗算器Ｘ１に供給され、レジスタＣ５、Ｃ８、Ｃ１ｌにストアされている乗算器 係数（すなわちＢ１２、Ｂ２２、Ｂ３２）が順次的に乗算器Ｘ２に供給され、レ ジスタＣ４、Ｃ７、ＣＩＯにストアされている乗算器係数（すわなち’　ａ１１ ’　ａ２１’　Ｂ３１）が順次的に乗算器Ｍ３に供給され、続いてレジスタＣ３ 、Ｃ２、Ｃ１にストアされている乗算器係数（すなわち、Ｂ１４、Ｂ２４、Ｂ３ ４）が順次的にバッフ７レジスタＢ１を介して加算器Ａ１に供給される。

乗算器Ｘｌ−Ｘ３からの出力が対応するバッファレジスタＢ２−８４を介して加 算器Ａ１に供給される。次に加算器Ａ１の出力が出力ルータユニット２０に置か れた出力バッファレジスタＯＢ１に供給される。順次マトリクス演算モードにお いて、飽和論理１９を介して出力バッファレジスタＯＢＩからの出力を対応する データ出力ポートＣＩ　ＯＵＴに接続するために出力ルータユニット２０の出力 切り換え制御回路２１がスイッチＳ７を閉じる。飽和論理１９は好ましくは、対 応する出力ポートＣＩ　ＯＵＴに供給される値を出力ポートに割り当てられるビ ンまたはビットの数に一致させるために出力バッファレジスタＯＢＩから供給さ れる値を１２ビツト値にクリップまたは制限する。

示されたアーキテクチャにより、順次入力カラーデータが並列形式に変換されて ３クロツクサイクルの間保持され、マトリクス演算を実行するのに必要な係数が 順次的に切り換えられるように３つのＩＸ４順次マトリクス演算を実行すること が可能になる。集積回路デバイス内に３つの個別で独立したチャネルを設けるこ とにより、順次ＩＸ４マトリクス演算の１つ、２つ、あるいは３つのチャネルを 同時に実行することが可能になる。

Ｂ、並列マトリクス演算モード ３Ｘ４マトリクス演算は、赤色、緑色および青色画像データが直列の代わりに並 列に供給される場合に３つのデータ入力ポートおよび３つのデータ出力ポートを 同時に用いることによって実行できる。並列マトリクス演算モードにおける集積 回路デバイスの配信アーキテクチャが図３に示されている。なお、ある種の要素 、例えばデバイスをこの演算モードに構成するのに要求される入力データルータ １２および出力データルータ２０における切り換え要素は明瞭さのため図示され ていない。同様に、係数配信ユニット１４−１８のそれぞれに設けられた乗算器 ＭＵＸユニットおよびオフセットＭＵＸユニットと、利用されない入力レジスタ とが明瞭さのため省略されている。

並列マトリクス演算モードにおいて、赤色、緑色および青色画像データはそれぞ れ同時に３つのデータ入力ボートＣ１−ＩＮ、Ｃ２ＩＮ、Ｃ３ＩＮに並列に供給 される。次に、３×４のマトリクス化された赤色、緑色および青色出力値Ｒｏ　 ｓ　Ｇ　ｏ　ｓ　Ｂ　ｏが４画素バイブライン遅延にて３つの出力ポートＣＩ　 ＯＵＴ。

Ｃ２ＯＵＴ、Ｃ３ＯＵＴで同時に並列に利用できる。

係数配信ユニット１４−１８にロードされる各係数の集合の１２個の値のうち４ 個のみが要求される。しかしながら、ここで採用されたシフトレジスタのアーキ テクチャにより、１２クロツクサイクルを用いる係数配信ユニット１．４−１８ のそれぞれにおいて完全な係数の集合がロードされなければならない。従って、 ロードされる１２個の値のうち８個は論理に無関係な（Ｘ）として指定される。

例えば、入力データがデータ入力ポートＣＩ　ｉｎでＲ１データ入力ボートＣ２ ＩＮでＧ５データ入力ポートＣ３ＩＮでＧと仮定すると、式（２）に従って係数 をロードする順序は以下の通りである。

行１：ａ　ａ　ａ　、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｂ１４．Ｘ、Ｘ１１’　１２” 　１３ 行２：ａ　ａ　ａ　、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｂ２４．Ｘ、Ｘ２１°　２２″ 　２３ 行３−ａａａ、Ｘ、Ｘ、Ｘ、Ｘ、ｘ、ｘ、Ｂ３４．ｘ、Ｘ３１’　３２’　３３ これら係数は演算の各サイクルごとに固定されている。よって、係数配信ユニッ ト１４−１８の乗算器ＭＵＸユニットおよびオフセットＭＵＸユニットはＭＵＸ 制御回路によって引き継がれず、その代わりに図２に示されているようにゼロ（ ０）入力を選択するように固定されている。よって、係数配信ユニット１４−１ ８はモード選択制御信号に応じて図３に示されるように各配信ユニットＣｌ０− Ｃ１２、Ｃ２２−Ｃ２４、Ｃ３４−Ｃ３６の最後の３つのレジスタを対応する乗 算器Ｘ３−Ｘｉ、Ｘ６−Ｘ４、Ｘ９−Ｘ７に、各配信ユニットＣ１、Ｃ１３、Ｃ ２５の最初のレジスタをバッファレジスタＢ１、Ｂ５、Ｂ９に連結する。

また乗算器の各行はデータ入力ポートＣＩ　ＩＮ、Ｃ２ＩＮ、Ｃ３ＩＮのすべて からデータを要求する。よって、それぞれデータ入力ポートＣＩ　ＩＮ。

Ｃ２ｌＮ５Ｃ３ＩＮに接続された入力レジスタ■１、■７．１１３のそれぞれの 出力は、各データ入力ポートに供給された入力データが乗算器の各行に供給可能 なように配信される。例えば、図３に示されるように、入力レジスタ１１の出力 は入力レジスタ１４．１１０および１１６に連結されており、入力レジスタＩ７ の出力は入力レジスタＩ５．１１１および１１７に連結されており、入力レジス タ１１３の出力は人力レジスタ１６．１１２および１１８に連結されている。

直列マトリクス演算の場合と同様に、乗算器Ｘｌ−Ｘ３、Ｘ４−Ｘ６、Ｘ７−Ｘ ９からの出力はバッファレジスタＢ１−Ｂ５、Ｂ６−Ｂ８、ＢＩＯ−Ｂ１２を介 して対応する加算器Ａ１、Ａ２、Ａ３に供給され、加算器Ａ１、Ａ２、Ａ３のそ れぞれの出力は対応する出力レジスタＯＢＩ、ＯＢ２、ＯＢ３に連結される。

そして出力レジスタからの出力は、飽和論理１つを通過した後に３つの対応する データ出力ポートＣＩ　０ＵＴＳＣ２ＯＵＴ、Ｃ３ＯＵＴに供給される。

Ｃ，２−Ｄコンポルージョン演算モード２−Ｄフィルタリング、エツジ検出など に適した３つのオフセットの付加が可能な２−Ｄの３×３コンポルージヨンモー ドでの演算のためのアーキテクチャが図４に示されている。コンポルーシジン構 成は入力データ配信ユニット１２の入力レジスタに関しては直列マトリクス演算 モードにおいて用いられたのと同じセットアツプを用い、係数配信ユニット１４ 二１８に関しては並列マトリクス演算モードにおいて用いられたのと同じセット アツプを用いる。しかしながら、以下でより詳細に記述されるように、異なる出 力構成が要求される。

このモードにおいて、画像データの３つのライン（通常は単一のカラー面）が同 時に３つのデータ人力ボートＣＩ　ＩＮ、Ｃ２ＩＮ％Ｃ３１Ｎにて１回につき（ 各ラインの）１画素入力される。例えば、入力データがボー）ＣＩ　ＩＮでライ ン１（Ｌｌ）、ボートＣ２ＩＮでライン２　（Ｂ２）　、ボートＣ３ＩＮでライ ン３（Ｂ３）であると仮定すると、集積回路デバイスに入力される入力画像の３ つのラインは以下の通りである。

Ｌｌ、１．　Ｌｌ、２．　Ｌｌ、３．　Ｌｌ、４・・・・・・・・・ボートＣＩ 　ＩＮでＢ２．１；　Ｂ２，２：　Ｂ２．３．　Ｂ２．４・・・・・・・・・ボ ートＣ２ＩＮでＢ３，１；　Ｂ３，２；　Ｂ３，３．　Ｂ３，４・・・・・・・ ・・ボートＣ３ＩＮでここでＬｌ、Ｊはラインｌ、画素Ｊである。各ラインから の３番目の画素が入力されると、３つのオフセットが付加可能な３×３コンボル ートされた値が５画素バイブライン遅延にて利用可能になる。

この場合、入力レジスタはレジスタの第２列のデータがレジスタの第１列にある データを鏡うつしするように選択的に制御される。例えば、Ｌｌ、１が１１にロ ードされて■４に供給される。次に、Ｌｌ、１が１２にシフトされてＩ５に供給 され、Ｂ２．１が■１にロードされて■４に供給される。レジスタの第２列はこ の演算モードには必要ないが、これらレジスタはその他の演算モードで用いられ 、従ってデータは乗算器に供給される前にレジスタの第１列からレジスタの第２ 列へ渡されなければならない。

並列マトリクス演算モードの場合と同様に、係数配信ユニット１４−１８に口− ドされるのに要求される８個の値のうち４個のみが要求される。残りの８個の値 は論理的に「無関係」な（Ｘ）として入力される。

カーネルが ａｌｌ　ａｌ２　ａｌ３　＋　ａ１４ ａ２１　ａ２２　ａ２３　＋　ａ２４ ａ３１　ａ３２　ａ３３　＋　ａ３４ であり、ａｌ４、ａ２４、ａ３４が特定の行の他の係数をかけた（ドツト積）後 に加算されたオフセットである場合、係数をロードする順序は以下の通りである 。

行１　ａ　ａ　ａ　Ｘ、　Ｘ、　Ｘ、　Ｘ、　Ｘ、　Ｘ、ａｌ４．ｘ、　Ｘ１３ ’　１２’　１１’ 行２　ａ　ａ　ａ　Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、ａｚ４．ｘ、　Ｘ２３’　２２’ 　２１’ 行３　ａ　ａ　ａ　Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、ａ３４．Ｘ、Ｘ３３’　３２’　 ３１’ ３つの出力レジスタ０ＢＩ−ＯＢ３の出力は、出力ボートに直接供給される代わ りにコンポルージョンモードの演算においては出力データルータユニット２０内 に置かれた加算器Ａ４に供給される。飽和論理１９はこの演算モードでは用いら れない。しかしながら、加算器Ａ４の動作から得られる出力値は、各出力ボート に割り当てられた１２ビツトを越える２２ビツトの２の補数である。よって、こ の出力値は３つの出力ボートＣＩ　０ＵＴＳＣ２ＯＵＴ、Ｃ３ＯＵＴに設けられ た３６の出力ボートピンのうち２２個において利用可能にしなければならない。

すなわち、コンポルージョンモードでの出力値は３つの出力ボートのうちの２つ に割り当てられたビンに渡って供給される。

Ｄ、１−ＤＦＩＲフィルタ演算モード １−ＤＦＩＲフィルタ演算モードのためのアーキテクチャは図５に示されるよう にコンポルージョンモードの演算に非常に類似している。しかしながら、ＦＩＲ フィルタ演算モードは１つの入力ポートＣＩ　ＩＮのみを用いることを要求する 。入力レジスタｌｌ−１３，１７−１９および１１３−１１５は、１つの大型シ フトレジスタとして作用するように入力データルータユニット１２によって構成 される。ＣＩ　ＩＮで人力データがＸＩ、　Ｘ２．　Ｘ３．　Ｘ４−＝・・−・ ・ボー１−ＣＩ　ＩＮでであると仮定する。

カーネルが ａ　ａ　ａ　ａ　°゛°＝゛＝＝゛ａ　９　＋　ａ　ｔｏ　＋　ａ　ｔｔ　＋　 ａ　１２であり、ａｌＯｌａｌｌ、ａｌ２は他の係数をかけた（ドツト積）後に 加算されたオフセットである場合、９タツプフイルタのための係数をロードする 順序は以下の通りである。

行１　ａｅ、　ａ８．　ａ７．　Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、ａｌｏ、　Ｘ、Ｘ行 ２　ａｅ　、　ａ５．　ａ４．　Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、ａｌｌ、　Ｘ、Ｘ行 ３　ａ３．　ａ２．　ａｌ、　Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、Ｘ、ａｌ２．　Ｘ、Ｘ９タ ツプ以下のフィルタが所望である場合には、上記のような添え時をみて行３がロ ードされ、次に行２、そして行１がロードされ、より高位の添え字が失われた場 合にはＯで補う。

９個の値が入力された後、フィルタリングされた値が５クロツクパイプラン遅延 にて入手可能である。この値はコンポルージョン演算の場合と同様に３つの行の 和であり、３つの出力ボートＣＩ　ＯＵＴ、Ｃ２ＯＵＴ、Ｃ３ＯＵＴに割り当て られた利用可能な３６個のピンのうち２２個を用いて出力された２２ビツトの２ の補数である。

Ｆ、システムの応用 トリリニアカラー走査応用において、画像品質という理由からマトリクス演算間 で適切な曲線整形を行う３つの異なる１×４マトリクス演算が必要である。それ ぞれのマトリクス演算のための入力データは走査されたデータの順次トリブレッ ト（例えば、Ｒ，Ｇ、Ｂ）である。これら３つのマトリクス演算すべてを曲線整 形テーブル以外の外部構成要素をいっさい用いずに単一のチップに収めるために 、集積回路デバイス１０の各チャネルは好ましくは順次マトリクス演算モードに おいて３の倍数であるパイプライン遅延を有するように設計されており、これに よって集積回路内でどの特定のチャネルへのデータも再同期する必要がなくなる 。

マ！・リクス演算間で曲線整形ＬＵＴを用いる３チャネル順次カラー変換マトリ クスシステムのためのシステムレベルのアーキテクチャが図６に示されている。

ＬＵＴ３０−３４は好ましくはランダムアクセスメモリデバイス（ＲＡＭ）であ る。ＬＵＴ３０−３４は通常の動作ではデータ入力ボートＣ１−ＩＮおよびデー タ出力ボートＣＩ　ＯＵＴおよびＣ２ＯＵＴを介してマトリクスデータバスに接 続されているため、集積回路デバイス１０は図１に示されたアドレス生成器を用 いてＬＵＴ３０−３４をロードするためにアドレスを出力ボートＣＩ　ＯＵＴ。

Ｃ２ＯＵＴ、Ｃ３ＯＵＴに供給する。入力マルチプレクサ２つが用いられて初期 化時にはＬＵＴ３０への入力としてデータ出力ボートｃ３　０ＵＴを選択するか 、または通常の動作時にはＬＵＴ３０への入力としてデータ入力ラインＩＮを選 択するかのいずれかである。ＬＵＴ３０−２４でロードされたデータは図６に示 されるように係数ボートＣ０ＥＦＦ　ＩＮを介して入力され、次にＬＵＴを初期 化するために入力ポートＣＩ　ＩＮ、Ｃ２ＩＮ、Ｃ３ＩＮを介して出力される。

アドレス情報は、データが３つの双方向入力ボートＣＩ　ＩＮ、Ｃ２−ＩＮ、Ｃ ３ＩＮのすべてで出力されると同時に３つの出カポ−）ＣＩ　ＯＵＴ。

Ｃ２０ＵＴＳＣ３０ＵＴのすべてから出力される。このように、外部から制御さ れるチップ選択がＬＵＴ３０−３４には必要であり、その結果上で示されたよう なシステムにおいて１つ以上のＬＵＴが接続されている場合には適切なＬＵＴが 適切なデータを取得する。ＬＵＴ３０−３４はまた、アドレスを生成するのにア ドレスカウンタを再度用いてデータ入力ポートＣＩ　ＩＮ、Ｃ２ＩＮ、Ｃ３ＩＮ を介してＬＵＴデータを読み込み、ＬＵＴ３０−３４の認証のため入力ポート同 様もともと双方向である係数ボートＣ０ＥＦＦ　ＩＮを介して認証のためのデー タを出力することによっても認証モードで読み込むことができる。最後に、出力 データが妥当であることを示し、特に３チャネルシステム動作の場合のバイブラ イン遅延を考慮するゲーティング信号ＶＡＬＩＤＯＵＴが好ましくは出力データ を処理する出力に連結されたサブ回路を可能にするために集積回路デバイス１０ の内部回路によって提供される。

本発明は、本発明を実行する複数のある好ましいモードを参照して記述された。

しかしながら、示された好ましい実施様態に対して修正および変更が付随する特 許請求の範囲を逸脱しない限りにおいて可能であることが理解されよう。

産業上の利用分野 本発明は、４つの一般的に用いられるデジタル信号処理関数を実行する集積回路 デバイスを提供するものである。この集積回路デバイスはりニアＣＣＤセンサを 用いる走査応用、エリアセンサを用いる電子画像応用、およびエツジ検出、強調 、フィルタリングおよび前圧縮処理など各種の画像処理においてカラー最適化に 有効である。

特表千７−５０１４１３　（８） フロントページの続き （５１）　Ｉｎｔ、Ｃ１，６識別記号　庁内整理番号Ｇ　Ｏ６Ｔ　５／２０ ＨＯ３Ｈ１７１０２Ｆ　８８４２−５ＪＨ０４Ｎ　９／６７　Ｚ　８６２６−５ Ｃ９１９１−５Ｌ Ｉ ＧＯ６Ｆ　１５／６６　３１０ １５／６８　３１０　Ｊ ００　Ｊ

Claims (19)

【特許請求の範囲】
1. １．選択的に構成可能な集積回路デバイスであって、少なくとも３つのデータ入 力ポートと、１つの係数入力ポートと、１つのモード選択入力ポートと、３つの データ出力ポートと、データ入力ポートおよびモード選択入力ポートに接続され た１つの入力データルータユニットと、 各行が複数の乗算器を有する少なくとも３行の乗算器と、各加算器ユニットの入 力がそれぞれ対応する乗算器の行にある乗算器の出力に連結されている乗算器の 各行に対応する少なくとも３つの加算器ユニットと、加算器ユニット、３つのデ ータ出力ポート、およびモード選択入力ポートの出力に連結された１つの出力デ ータルータユニットと、各係数配信ユニットの出力が対応する乗算器の行にある 各乗算器と対応する乗算器の行に連結された加算器ユニットとに連結されている 乗算器の３つの行に対応する少なくとも３つの係数配信ユニットとからなること を特徴とする集積回路デバイス。
2. ２．請求項１記載の選択的に構成可能な集積回路デバイスであって、さらに出力 データルータに連結されているアドレス生成器からなることを特徴とする集積回 路デバイス。
3. ３．請求項２記載の選択的に構成可能な集積回路デバイスにおいて、入力データ ルータユニットはまた係数入力ポートに連結されていることを特徴とする集積回 路デバイス。
4. ４．請求項３記載の選択的に構成可能な集積回路デバイスにおいて、係数入力ポ ートおよびデータ入力ポートは双方向であることを特徴とする集積回路デバイス 。
5. ５．請求項１記載の選択的に構成可能な集積回路デバイスにおいて、入力データ ルータはモード選択ポートから受信した第１の演算モード制御信号に応じてデー タ人力ポートの少なくとも１つから受信した順次データを並列データに変換し、 乗算器の少なくとも１つの行に並列データを供給することを特徴とする集積回路 デバイス。
6. ６．請求項５記載の選択的に構成可能な集積回路デバイスにおいて、並列データ を受信する乗算器の行に連結された係数配信ユニットは、モード選択ポートから 受信した第１の演算モード制御信号に応じて所定のパターンに従って乗算器係数 を乗算器の行にある各乗算器に供給しオフセット係数を乗算器の行に連結された 加算器ユニットに供給することを特徴とする集積回路デバイス。
7. ７．請求項６記載の選択的に構成可能な集積回路デバイスにおいて、出力データ ルータユニットはモード選択ポートから受信した第１の演算モード制御信号に応 じて並列データを受信する乗算器の行に連結された加算器からの出力を対応する データ出力ポートに供給することを特徴とする集積回路デバイス。
8. ８．請求項１記載の選択的に構成可能な集積回路デバイスにおいて、入力データ ルータはモード選択ポートから受信した第２の演算モード信号に応じて乗算器の 行のすべてに各データ入力ポートから受信したデータを供給することを特徴とす る集積回路デバイス。
9. ９．請求項８記載の選択的に構成可能な集積回路デバイスにおいて、各係数配信 ユニットはモード選択ポートから受信した第２の演算モード信号に応じて反復的 に固定された乗算器係数を乗算器の対応する行にある各乗算器に供給し固定され たオフセット係数を乗算器の対応する行に連結された加算器ユニットに供給する ことを特徴とする集積回路デバイス。
10. １０．請求項９記載の選択的に構成可能な集積回路デバイスにおいて、出力デー タルータユニットはモード選択ポートから受信した第２の演算モード信号に応じ て各加算器ユニットからの出力を対応するデータ出力ポートに供給することを特 徴とする集積回路デバイス。
11. １１．請求項１記載の選択的に構成可能な集積回路デバイスにおいて、入力デー タルータはモード選択ポートから受信した第３の演算モード制御信号に応じてデ ータ入力ポートのそれぞれから受信した順次データを並列データに変換し、各デ ータ入力ポートからの並列データを対応する乗算器の行に供給することを特徴と する集積回路デバイス。
12. １２．請求項１１記載の選択的に構成可能な集積回路デバイスにおいて、各係数 配信ユニットはモード選択ポートから受信した第３の演算モード信号に応じて反 復的に固定された乗算器係数を対応する乗算器の行にある各乗算器に供給し固定 されたオフセット係数を対応する乗算器の行に連結された加算器ユニットに供給 することを特徴とする集積回路デバイス。
13. １３．請求項９記載の選択的に構成可能な集積回路デバイスにおいて、出力デー タルータユニットはモード選択ポートから受信した第３の演算モード信号に応じ て各加算器ユニットからの出力を出力加算器ユニットに供給することを特徴とす る集積回路デバイス。
14. １４．請求項１記載の選択的に構成可能な集積回路デバイスにおいて、入力デー タルータはモード選択ポートから受信した第４の演算モード制御信号に応じて１ つのデータ入力ポートから受信した順次データを並列データに変換し、この並列 データを乗算器の行に供給することを特徴とする集積回路デバイス。
15. １５．請求項１４記載の選択的に構成可能な集積回路デバイスにおいて、各係数 配信ユニットはモード選択ポートから受信された第４の演算モード信号に応じて 反復的に固定された乗算器係数を対応する乗算器の行にある各乗算器に供給し固 定されたオフセット係数を対応する乗算器の行に連結された加算器ユニットに供 給することを特徴とする集積回路デバイス。
16. １６．請求項１５記載の選択的に構成可能な集積回路デバイスにおいて、出力デ ータルータユニットはモード選択ポートから受信した第４の演算モード信号に応 じて各加算器ユニットからの出力を出力加算器ユニットに供給することを特徴と する集積回路デバイス。
17. １７．画像データを処理するためのカラー空間変換システムであって、前記シス テムは入力データラインに連結された入力と第１の乗算器マトリクスの入力に連 結された出力とを含む第１のルックアップテーブルと、第１の乗算器マトリクス の出力に連結された入力と第２の乗算器マトリクスの入力に連結された出力とを 含む第２のルックアップテーブルと、第２の乗算器マトリクスの出力に連結され た入力と第３の乗算器マトリクスの入力に連結された出力とを有する第３のルッ クアップテーブルとからなることを特徴とするカラー空間変換システム。
18. １８．請求項１７記載のカラー空間変換システムにおいて、第１の乗算器マトリ クス、第２の乗算器マトリクスおよび第３の乗算器マトリクスは単一の集積回路 チップに置かれていることを特徴とするカラー空間変換システム。
19. １９．画像データを処理するためのカラー空間変換システムであって、前記シス テムは、 第１、第２および第３のデータ入力ポートと、係数入力ポートと、モード選択入 力ポートと、節１、第２および第３のデータ出力ポートと、第１、第２および第 ３のデータ入力ポートおよびモード選択入力ポートに連結された入力データルー タユニットと、それぞれ複数の乗算器を有する少なくとも３つの乗算器の行と、 各加算器ユニットの入力が対応する乗算器の行にある乗算器の出力に連結されて いる乗算器の各行に対応する少なくとも３つの加算器ユニットと、加算器ユニッ ト、第１、第２および第３のデータ出力ポート、およびモード選択入力ポートの 出力に連結された出力データルータユニットと、各係数配信ユニットの出力が対 応すを乗算器の行にある各乗算器と対応する乗算器の行に連結された加算器ユニ ットとに連結されている乗算器の３つの行に対応する少なくとも３つの係数配信 ユニットとを含む選択的に構成可能な集積回路デバイスと、入力データラインに 連結された第１の入力と第３のデータ出力ポートに連結された第２の入力とを有 する入力マルチプレクサと、入力マルチプレクサの出力に連結された入力と第１ のデータ入力ポートに連結された出力とを有する第１のルックアップテーブルと 、第１のデータ出力ポートに連結された入力と第２のデータ入力ポートに連結さ れた出力とを有する第２のルックアップテーブルと、第２のデータ出力ポートに 連結された入力と第３のデータ入力ポートに連結された出力とを有する第３のル ツクアツプテーブルとからなることを特徴とするカラー空間変換システム。