JPH07503579A - フリップチップ集積回路の背面接地 - Google Patents

フリップチップ集積回路の背面接地

Info

Publication number
JPH07503579A
JPH07503579A JP5513402A JP51340293A JPH07503579A JP H07503579 A JPH07503579 A JP H07503579A JP 5513402 A JP5513402 A JP 5513402A JP 51340293 A JP51340293 A JP 51340293A JP H07503579 A JPH07503579 A JP H07503579A
Authority
JP
Japan
Prior art keywords
substrate
flip chip
semiconductor device
ground plane
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5513402A
Other languages
English (en)
Other versions
JP2570499B2 (ja
Inventor
バナージ、キングシャック
ナウナウ、ファディア
ミューレン、ウィリアン・ビー・ザ・サード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07503579A publication Critical patent/JPH07503579A/ja
Application granted granted Critical
Publication of JP2570499B2 publication Critical patent/JP2570499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • H10W70/695Organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/012Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42Fillings
    • H10W76/47Solid or gel fillings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/681Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/856Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 フリップチップ集積回路の背面接地 発明の分野 本発明は、一般的に半導体デバイスパッケージに関し、特に、フリップチップ半 導体デバイスに関する。
発明の背景 シリコン集積回路チップは典型的に密閉された封入容器、例えばチップキャリア やデュアルインラインパッケージ(DIP)にパッケージされ、プリント回路基 板上で他の部品と相互接続される。集積回路は、集積回路の能動または上部表面 がキャリア基板に対して反対を向いた状態で、キャリア基板に接続される。IC と基板との相互接続は典型的に、ICのパッドとプリント回路基板上の回路とを 溶接する細い金属線やワイヤボンドによって行われる。
フリップチップなどの他のパッケージング形状では、集積回路がハンダバンブや 他の金属相互接続の手段によって、直接基板に接着されるものであり、それは能 動面がプリント回路基板に面した状態でマウントされる。
このタイプの相互接続は、費用を削減し、信頼性を向上させ、手作業や自動ワイ ヤボンディングによる低生産性を除去する。さらにこの方法はワイヤボンディン グ方法の場合おける周辺接続の使用の制限がなく、内部接続やアレイ接続にも使 用できる。フリップチップやコントロール・コラプス・ンダ金属端子のフットプ リントを利用する。上下を逆さまにしたフリップチップを基板に整列させて、全 ての内部接続がハンダリフローによって同時に作られる。これはチップの能動面 が上を向き、基板にワイヤボンドされる従来のボンディング方法とは正反対であ る。
チップがこれまでの方法でマウントされると、即ち、ワイヤボンドされると、チ ップの背面接地面への接地接続は、チップの背面接地面とプリント回路基板の接 地との間に導電性接続を形成することによって行うことができる。これは、例え ば導電性エポキシやハンダ手段によって容易に成し遂げることができる。フリッ プチップデバイスでは、接地面が基板がら離れているので、ICの接地面基板の 接地への接続は比較的に困難である。ワイヤボンドによってICの接地と基板の 接地との間を形成するこはできるが、これはフリップチップマウンティング設計 によって実現される利益を損なう。
フリップチップの背面接地と回路の接地との接地接続を達成する方法において、 煩わしくなく、コストがかからず、信頼性のないワイヤボンドを使用しない方法 が必要である。
発明の概要 本発明に関して、簡単に言えば、少なくとも1つの面に金属被膜パターンを有す る基板、および能動面とその反対の面に接地面を有する半導体デバイスから構成 される半導体デバイスパッケージが提供される。半導体デバイスは基板に面した 能動面で基板の金属被膜パターンに電気的に接続される。ポリマー充填材は、半 導体デバイスと基板との空間を実質的に充填する。電気的導電性材料は半導体デ バイスの露出した接地面と、金属被膜パターンの少なくとも一部を覆い、半導体 の接地面と基板上の金属被膜パターンとの電気的接続を提供する。
もうひとつの実施例では、半導体デバイスパッケージがパッドグリッドアレイチ ップキャリア(pad grid array chip carrier)の 場合である。チップキャリアは、少なくとも1つの表面上に金属被膜パターンと 、フリップチップとを有するプリント回路基板から構成される。フリップチップ は一方の面に能動面を、第2の反対の面には接地面を有する。フリップチップは 能動面がプリント回路基板に面するように金属被膜パターンに電気的に接続され る。充填材はフリップチップと基板の金属被膜パターンとの空間を実質的に充填 し、金属の被膜はフリップチップの接地面と金属被膜パターンのすくなくとも一 部とを電気的に接続する。
図面の簡単な説明 第1図は、本発明に従って背面接地接続で基板にマウントされたフリップチップ の横断面図を表す。
発明の詳細な説明 図1では特定の機能を明確に示すために意図的に拡大しであるが、集積回路10 は一方の面に能動面12を有し、他の面に接地面14を有する。
能動面12には集積回路に存在する通常の回路の全て、例えば、トランジスタ、 抵抗、アレイ、入出力パッドおよびパッシベーションがある。接地面14は典型 的に一連の金属面であるがパターンを有することもある。集積回路またはフリッ プチップ10の能動面12上の入出力パッド16は、ハンダバンプ18をパッド に伺着することにより金属被膜化される。パッドの金属被膜化は、金球をボンデ ィングしたり、他の金属をメッキ又は沈積させることで成し遂げることもできる 。
キャリア基板20は、フリップチップ集積回路の入出力パッドおよびハンダバン プ18に対応し7て金属被膜パターンまたは導電パターン22を有する。さらに 、基板20も接地平面、1つのランナまたは複数のランナからなる接地接続26 を有する。基板は、FR−4、強化ポリイミド樹脂、強化ポリエステル、フルオ ロポリマ、CEM、紙フェノール、KA円−ON (商標)、あるいはセラミッ ク材料のような、硬質またはフレキシブルプリント回路基板材である。好適実施 例では基板20はプリント回路基板材料であり、チップキャリアを形成するよう に、集積回路とほぼ同一あるいはやや大きめのサイズである。チップキャリアは 典型的にリードレスであり、キャリア基板の下面の配列上に配置された複数のハ ンダ付は可能な接点を有する周辺型(perimeter type) 、のキ ャリアまたはパッドグリッドアレイチップである。またはピンが基板上に配置さ れることもある。他の実施例ではキャリア基板20はずっと大きくして、たとえ ば通常プリント回路基板上にあるような抵抗、コンデンサ、スイッチなどの他の 部品を有してもよい。
集積回路10は能動面12が金属被膜パターン22に面するような状態で、基板 20に接続される。ICl0と基板20との相互接続は、ハンダバンプ18を基 板のパッド22と整合させ、リフローさせることによって接続される。
集積回路10を基板20に接続した後、フリップチップの組立体は封止材30で 下面充填される。液体ポリマー、典型的にエポキシ、ウレタン、アクリルがフリ ップチップと基板との間に形成された隙間に加えられる。
封止材30は、ICl0の周囲に加えられるか、または基板にあるホール24と 通して基板の背面から加えることができる。充填材の例としては、米国特許第4 .999.6999号に見い出すことができる。充填ポリマー材30はフリップ チップICの能動面12の外界からの保護に役立ち、かつフリップチップの基板 への接着を機械的に助ける。充填材30はフリップチップと基板との間の空間を 充填し、またフリップチップの周囲を越えて一定の距離まで延在する。表面張力 および界面活性要素が、へこみすみ肉(concavefillet) 28を フリップチップの周囲に形成させる。液体ポリマー材30はその後、熱的硬化を させるためにオーブンの中に移すような適切な手段によって、または2種の材料 の場合には室温によって、紫外線によって、放射線によって、あるいは高周波エ ネルギーによって硬化される。
フリップチップ10の背面接地14を基板20の接地26に接続するために、導 電性材料の一連のフィルムまたは被膜がフリップチップおよび基板上に加えられ る。導電性材料35の被膜が加えられ、フリップチップIC。
充填材のへこみすみ肉、基板20の一部および基板の接地接続26を覆う。
このようにして基板接地26とICの背面接地14とが接続される。導電被膜3 5は、要求されるパッケージに応じて様々の形態がある。例えば、パッドアレイ チップキャリアが組み立てられる場合は、導電被膜35は銅、アルミニューム、 チタン、クロムまたはニッケルのようなスパッタ金属フィルムである。スパッタ フィルム35は、導電性を向上させ剥離に対する機械的抵抗を強めるために、銅 などの金属を無電解メッキまたは電解メッキする方法によって付加的にメッキさ れる。もしフリップチップICl0が付加的な部品を有する回路ボードやマザー ボードのような大きな組立部品の一部分である場合は、導電被膜35はIC上や ICまたは基板上に施されたスクリーン印刷の導電エポキシによって電気的に形 成される。導電ポリマーの例としては金属入りエポキシ、銅、ニッケル、銀、金 、鋼、ステンレス鋼、他の金属を含有するウレタンである。
充填材30をフリップチップ10と基板20との間に加える際、充填材がフリッ プチップを越えて基板上の接地接続26を覆うまで延在させないことは大変重要 である。これを防ぐ簡易な方法として、充填材の拡がりを防ぐために接地ピンの 領域に肉寄せ材を加えることである。集積回路を封入する場合に肉寄せ材または 障壁を使用することは、米国特許第4.843.036号で開示されており、参 考まで本明細書に組み入れられる。同一の技術は充填材を加えるときにも使用さ れる。さらに、接地26も充填材30が接地を覆うことを防ぐために、フォトレ ジストまたはラテックスマスクのような一時的にマスキングで覆ってもよい。充 填材は後に機械的剥離によって、科学的エツチングによって、またはレーザービ ームによって除去される。いずれにしても基板10上の接地接続26は汚染され ることなく導電材35によって背面接地14に有効に接続されなければならない 。
このように、フリップチップICの背面接地と基板接地との簡単で丈夫な接続を 、容易かつ経済的に作ることができる。このような接続は、ワイヤボンディング の必要性をなくし、さらに環境損傷から能動面および集積回路を保護するパッケ ージを提供する。これらの例は説明の方法に沿って紹介してきたが、その方法に 制限されるものではなく、本発明は添付の請求の範囲以外により限定されるもの ではない。

Claims (1)

  1. 【特許請求の範囲】 1.半導体デバイスパッケージであって、少なくとも第1表面上に金属被膜パタ ーンを有する基板;第1面上に能動面および反対の第2面上に接地面を有する半 導体デバイスであって、前記半導体デバイスは前記基板の金属被膜パターンに対 し、その能動面が前記基板第1表面と向かい合うようにして、電気的に接続され る半導体デバイス; 前記半導体デバイスと前記基板金属被膜パターンとの間の空間を実質的に充填す るポリマー充填材;および 前記金属被膜パターンの少なくとも一部で前記半導体デバイスの接地面を覆う電 気的導電材であって、前記接地面と前記金属被膜パターンの一部とを電気的に接 続する電気的導電材; から構成される半導体デバイスパッケージ。 2.前記電気的導電材が前記ポリマー充填材の一部分および前記基板の一部分を 覆う請求項1記載の半導体デバイスパッケージ。 3.前記基板がセラミック、フレキシブルフイルム、またはFR−4、ポリイミ ド樹脂、CEM、紙フェノールまたはフルオロポリマーから選択されるプリント 回路基板材料である請求項1記載の半導体デバイスパッケージ。 4.パッドグリッドアレイチップキャリアであって、少なくとも第1面上に金属 被膜パターンを有するプリント回路基板;第1面上に能動面および反対の第2面 上に接地面を有するフリップチップであって、前記フリップチップは前記プリン ト回路基板の第1面に面する前記能動面において前記金属被膜パターンに電気的 に接続されるフリップチップ; 前記フリップチップと前記基板金属被膜パターンとの間の空間を実質的に充填す る充填材;および 前記金属被膜パターンの少なくとも一部分で前記フリップチップの接地面を電気 的に接続する金属被膜; から構成されるパッドグリッドアレイチップキャリア5.前記金属被膜が前記充 填材の一部分、および前記プリント回路基板の一部分も覆う請求項4記載のパッ ドグリッドアレイチップキャリア。 6.前記基板がFR−4、ポリイミド樹脂、CEM、紙フェノールまたはフルオ ロポリマーから選択されるプリント回路基板である請求項4記載のパッドグリッ ドアレイチップキャリア。 7.前記基板が前記フリップチップと実質的に同一サイズであり、チップキャリ アを形成する請求項4記載のパッドグリッドアレイチップキャリア。
JP5513402A 1992-01-24 1993-01-19 フリップチップ集積回路の背面接地 Expired - Lifetime JP2570499B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US825,367 1992-01-24
US07/825,367 US5311059A (en) 1992-01-24 1992-01-24 Backplane grounding for flip-chip integrated circuit

Publications (2)

Publication Number Publication Date
JPH07503579A true JPH07503579A (ja) 1995-04-13
JP2570499B2 JP2570499B2 (ja) 1997-01-08

Family

ID=25243838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5513402A Expired - Lifetime JP2570499B2 (ja) 1992-01-24 1993-01-19 フリップチップ集積回路の背面接地

Country Status (5)

Country Link
US (1) US5311059A (ja)
EP (1) EP0623242A4 (ja)
JP (1) JP2570499B2 (ja)
KR (1) KR0138966B1 (ja)
WO (1) WO1993015521A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067407A (ja) * 2005-08-30 2007-03-15 Samsung Electro-Mechanics Co Ltd 後面接地型フリップチップ半導体パッケージ

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JPH06268020A (ja) * 1993-03-10 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置
ATE176120T1 (de) * 1993-04-16 1999-02-15 Heinze Dyconex Patente Kern für elektrische verbindungssubstrate und elektrische verbindungssubstrate mit kern, sowie verfahren zu deren herstellung
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US7200930B2 (en) * 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5410181A (en) * 1994-06-20 1995-04-25 Motorola, Inc. Assembly for mounting an electronic device having an optically erasable surface
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
US5545913A (en) * 1994-10-17 1996-08-13 Xerox Corporation Assembly for mounting semiconductor chips in a full-width-array image scanner
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JP3004578B2 (ja) * 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5744869A (en) * 1995-12-05 1998-04-28 Motorola, Inc. Apparatus for mounting a flip-chip semiconductor device
JP2905736B2 (ja) * 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
KR970053781A (ko) * 1995-12-30 1997-07-31 황인길 칩 사이즈 패키지의 구조 및 제조방법
KR100339491B1 (ko) * 1995-12-30 2002-10-31 앰코 테크놀로지 코리아 주식회사 칩사이즈패키지의제조방법
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6066509A (en) * 1998-03-12 2000-05-23 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5766982A (en) 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
CA2198305A1 (en) * 1996-05-01 1997-11-02 Yinon Degani Integrated circuit bonding method and apparatus
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
JP3683996B2 (ja) * 1996-07-30 2005-08-17 株式会社東芝 半導体装置およびその製造方法
US5731223A (en) * 1996-09-24 1998-03-24 Lsi Logic Corporation Array of solder pads on an integrated circuit
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
WO1998019338A1 (en) * 1996-10-30 1998-05-07 Hitachi Chemical Company, Ltd. Chip supporting substrate for semiconductor package, semiconductor device, and method for manufacturing them
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
AU5084998A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
US5866442A (en) 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US5784258A (en) * 1997-04-11 1998-07-21 Xerox Corporation Wiring board for supporting an array of imaging chips
DE19810060B4 (de) * 1997-05-07 2005-10-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Verbindung eines Bauelements mit einem Substrat und eine damit hergestellte elektrische Schaltung
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
DE19729073A1 (de) * 1997-07-08 1999-01-14 Bosch Gmbh Robert Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6074895A (en) 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
US6057178A (en) * 1997-09-26 2000-05-02 Siemens Aktiengesellschaft Method of padding an electronic component, mounted on a flat substrate, with a liquid filler
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6023094A (en) 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate
JP3130287B2 (ja) 1998-05-20 2001-01-31 松下電子工業株式会社 半導体装置
US6018192A (en) * 1998-07-30 2000-01-25 Motorola, Inc. Electronic device with a thermal control capability
EP0978871A3 (en) * 1998-08-05 2001-12-19 Harris Corporation A low power packaging design
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
WO2000019531A1 (en) * 1998-09-29 2000-04-06 Conexant Systems, Inc. Backside electrical contact structure for a module having an exposed backside
US6490166B1 (en) * 1999-06-11 2002-12-03 Intel Corporation Integrated circuit package having a substrate vent hole
JP2001044137A (ja) 1999-08-04 2001-02-16 Hitachi Ltd 電子装置及びその製造方法
US6111761A (en) * 1999-08-23 2000-08-29 Motorola, Inc. Electronic assembly
TW434664B (en) * 1999-12-29 2001-05-16 Advanced Semiconductor Eng Lead-bond type chip package and method for making the same
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
EP1139412A1 (de) * 2000-03-30 2001-10-04 Infineon Technologies AG Flip-chip Halbleiterbauelement mit Rückseitenkontaktierung
US7547579B1 (en) 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
US6647036B1 (en) * 2000-12-06 2003-11-11 Xerox Corporation Integration and alignment of VCSEL's with MEMS using micromachining and flip-chip techniques
JP3591458B2 (ja) * 2000-12-15 2004-11-17 松下電器産業株式会社 半導体装置の実装構造および半導体装置
US6621168B2 (en) * 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
EP1263043A1 (en) * 2001-05-30 2002-12-04 Alcatel Electronic element with a shielding
US6570776B2 (en) * 2001-06-20 2003-05-27 Ericsson, Inc. Shielded electronics package structure with enhanced mechanical reliability
US6519844B1 (en) * 2001-08-27 2003-02-18 Lsi Logic Corporation Overmold integrated circuit package
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
US6963142B2 (en) * 2001-10-26 2005-11-08 Micron Technology, Inc. Flip chip integrated package mount support
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
US6933603B2 (en) * 2002-07-11 2005-08-23 Teledyne Technologies Incorporated Multi-substrate layer semiconductor packages and method for making same
CN1323435C (zh) * 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US6882058B2 (en) * 2002-11-05 2005-04-19 Henkel Corporation Organic acid containing compositions and methods for use thereof
DE10300711B4 (de) * 2003-01-10 2007-10-04 Infineon Technologies Ag Verfahren zur Passivierung eines Halbleiterchipstapels
US6747350B1 (en) 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
DE10345377B4 (de) * 2003-09-30 2009-07-30 Qimonda Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
US20060044771A1 (en) * 2004-08-24 2006-03-02 Yeo Chee K Electronic module with conductive polymer
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7592672B2 (en) * 2006-03-30 2009-09-22 Casio Computer Co., Ltd. Grounding structure of semiconductor device including a conductive paste
US7977579B2 (en) * 2006-03-30 2011-07-12 Stats Chippac Ltd. Multiple flip-chip integrated circuit package system
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
US7656236B2 (en) * 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
WO2009044863A1 (ja) * 2007-10-03 2009-04-09 Fujikura Ltd. モジュール、配線板、及びモジュールの製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
JP5005599B2 (ja) * 2008-03-31 2012-08-22 Tdk株式会社 電子部品及び電子部品モジュール
US8008753B1 (en) * 2008-04-22 2011-08-30 Amkor Technology, Inc. System and method to reduce shorting of radio frequency (RF) shielding
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
TWI489610B (zh) 2010-01-18 2015-06-21 矽品精密工業股份有限公司 具電磁遮蔽之封裝結構之製法
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
US8624364B2 (en) * 2010-02-26 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation connector and method of manufacture thereof
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US10607958B2 (en) 2015-08-28 2020-03-31 Texas Instruments Incorporated Flip chip backside die grounding techniques
US10103135B2 (en) 2016-09-23 2018-10-16 Qualcomm Incorporated Backside ground plane for integrated circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1213726A (en) * 1968-01-26 1970-11-25 Ferranti Ltd Improvements relating to electrical circuit assemblies
US3614546A (en) * 1970-01-07 1971-10-19 Rca Corp Shielded semiconductor device
NL158025B (nl) * 1971-02-05 1978-09-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
US3858455A (en) * 1973-08-27 1975-01-07 Clark Equipment Co Transmissions
JPS61276240A (ja) * 1985-05-30 1986-12-06 Mitsubishi Electric Corp 混成集積回路
US4820013A (en) * 1987-01-06 1989-04-11 Alps Electric Co., Ltd. LED array head
JPS63239827A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体装置
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
JPH0790451B2 (ja) * 1987-07-20 1995-10-04 英次郎 木曽 ドリル研磨機
JPH0294535A (ja) * 1988-09-30 1990-04-05 Nec Corp 混成集積回路
US4996629A (en) * 1988-11-14 1991-02-26 International Business Machines Corporation Circuit board with self-supporting connection between sides
JPH03179796A (ja) * 1989-12-07 1991-08-05 Matsushita Electric Ind Co Ltd ハイブリッド集積回路
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067407A (ja) * 2005-08-30 2007-03-15 Samsung Electro-Mechanics Co Ltd 後面接地型フリップチップ半導体パッケージ

Also Published As

Publication number Publication date
US5311059A (en) 1994-05-10
JP2570499B2 (ja) 1997-01-08
EP0623242A4 (en) 1995-05-03
EP0623242A1 (en) 1994-11-09
WO1993015521A1 (en) 1993-08-05
KR0138966B1 (en) 1998-04-30

Similar Documents

Publication Publication Date Title
JPH07503579A (ja) フリップチップ集積回路の背面接地
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6137164A (en) Thin stacked integrated circuit device
KR100886778B1 (ko) 컴플라이언트 전기 단자들을 갖는 장치 및 그 제조 방법들
EP0729180B1 (en) Packaging multi-chip modules without wirebond interconnection
US5578525A (en) Semiconductor device and a fabrication process thereof
US4941033A (en) Semiconductor integrated circuit device
JP3546131B2 (ja) 半導体チップパッケージ
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US5147210A (en) Polymer film interconnect
US5784261A (en) Microchip module assemblies
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US6495912B1 (en) Structure of ceramic package with integrated passive devices
KR20000053501A (ko) 반도체 장치
KR0128252B1 (ko) 전화 선로 직류 폐로전류 조정기
KR20080093909A (ko) 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지
US20060284304A1 (en) Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR100888712B1 (ko) 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들
US6476475B1 (en) Stacked SRAM die package
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
US20020063331A1 (en) Film carrier semiconductor device
US20050073059A1 (en) Integrated circuit with dual electrical attachment PAD configuration
GB2370687A (en) An integrated circuit package
US6809935B1 (en) Thermally compliant PCB substrate for the application of chip scale packages

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 17