JPH07505258A - 基板の電気化学的回収による半導体部品の製造方法 - Google Patents

基板の電気化学的回収による半導体部品の製造方法

Info

Publication number
JPH07505258A
JPH07505258A JP5509912A JP50991293A JPH07505258A JP H07505258 A JPH07505258 A JP H07505258A JP 5509912 A JP5509912 A JP 5509912A JP 50991293 A JP50991293 A JP 50991293A JP H07505258 A JPH07505258 A JP H07505258A
Authority
JP
Japan
Prior art keywords
parts
layer
common support
substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5509912A
Other languages
English (en)
Inventor
ニュイェン,リン,テー.
Original Assignee
ピコジガ エス.アー.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ピコジガ エス.アー. filed Critical ピコジガ エス.アー.
Publication of JPH07505258A publication Critical patent/JPH07505258A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/021Manufacture or treatment of air gaps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/061Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20Air gaps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 基板の電気化学的回収による半導体部品の製造方法本発明は半導体電子部品の製 造方法に関するものである。
本発明は、後で説明するごと(、IV属の材料(主としてシリコン)の基板の上 に製造した部品もIII−V属(GaAs、InPなど)またはII−VI属材 料の基板」二に製造した部品も含まれる多種多様な部品に適用される。
この方法はその上に部品が製造された基板を分離1回収する過程からなる。
電子部品を製造し9次いでそれらをその基板から分離することはすでに提案され ている。この技術はショットキーダイオードやGaAsまたはInP基板上のM ESFETについてすでに提案され、この場合の分離は基板と電子部品そのもの を構成する半導体材料の能動層の間に予めエピタキシアル成長させたアルミニウ ム含有率の高い(分子比XAI≧0゜50)ALxGa+−xAs層を化学的に 溶解して得られる。この点に関してはM、コナガイらのHigh Effici ency GaAs ThinFilm 5olar Ce1ls by Pe eled Film Technology、 Journal of Cry stal frowth。
No、45(1978)、 p、277、E、Yab l onov i t  chらのExtreme 5electivityin the Lift−0 ff of Epitaxial GaAs Films、^pp1. Phy s、Lett、、Vol、51DNo、26゜ Dec、 28. 1987. p、222あるいはまたH、Schumach erらのHigh−3peedInP/Ga1nAs Photodiode  on 5apphire 5ubstrate、Electronics Le ttersAVol、25゜ No、24. Nov、 23.1989. p、1653を参照されたい。
しかしながらこの技術はGaAsまたはInP基板上の部品の特定の場合に限定 され、可溶性中間層の特殊な性格のために、GaAsまたはInP基板上のショ ットキーダイオードやMESFET以外の他の部品にそのまま適用することは困 難である。
本発明の目的の1つはきわめて多種多様な部品(電界効果トランジスタ、バイポ ーラトランジスタ、制御整流器、など)及びきわめて多種多様な材料(シリコン 、GaAs、II−Vl材料上などの部品)に応用可能な半導体部品を製造する 方法を提案することである。
部品をそれらがその上に実現された基板から分離することができることには数多 くの重要な利点がある。
第1に、この技術は基板を完全に無くすことによって部品の厚みを減じることが できるので、それに伴ってあらゆる利点が生じてくる。即ち、基板が除去される ので基板を貫通する経路を形成し9部品下部の層との接触を確保する必要がな( なる:したがって、部品の製造コストがそれだけ安くなる:部品の重量が大幅に 減り、スペース利用の面で有利になる;一部のオプトエレクトロニクス用途分野 では、基板が対象となる波長に対して透明でないために障害となることがある; 最後に、現在の部品では9基板の存在によって(特に熱の非良導体であるGaA sやInPについては)生じる熱抵抗がな(なるので熱放散が大幅に向上する。
第2に、また特に1本発明の方法は基板を破壊することなく基板の材料を回収す ることができるので、研磨工程のコストの他に、基板のコストを節約し、基板は そのまま再使用することができる。この利点は基板が高価な材料で製作されてい るだけにいっそう明らかである。
さらに、後で説明するごとく1本発明の方法は正確に実施し、容易に制御するこ とが可能で、簡単に工業化ができるので、安価に大量生産することができる。
このために1本発明の方法は、半絶縁またはn型の基板を作る過程と;この基板 の上にp4 ドーピングした材料の中間層を形成する過程と、この中間層の上に 少なくとも1つのnドーピングした下層を有する能動層を形成する過程と:この 能動層のエツチングと金属化工程によって、半導体部品全体を製造する過程と: このようにして製造された部品全体の上に部品を機械的に一体化する共通支持板 を固定する過程と:基板を溶解することなしに前記部品から分離するように他の 材料はそのまま残して中間層の材料を陽極法により照射なしに溶解する過程によ って特徴づけられる。
能動層が少なくとも1つのpドーピング層も備えているときは、さらに部品全体 にパシベーション材料または感光樹脂の保護層を塗布する過程と:これらの部品 または部品群の間で中間層を露出するまでこの保護層を選択的にエツチングする 過程を含める。
さらに1部品または部品群の能動層の、基板の除去によって露出した。裏面に金 属をデポジットし、及び/または異なる個別部品または部品群を共通支持板から 分離することを含む最終過程をつけ加えることができる;いずれの場合にも。
共通支持手段に異なる個別部品または部品群の裏面を固定する過程を備えること ができる。共通支持板及び/または、該当する場合、共通支持手段は、必要なら ば1部品相互接続線を有することができる。及び/または、該当する場合1部品 がオプトエレクトロニクス部品であるとき光透過性とすることができる。
◇ 次に1図1から9が本発明の方法によって部品を製造する様々な過程を、概略的 に、示している付属の図面を参照して1本発明の一実施例を説明する。
これらの図に記載の部品はもちろん単なる例として挙げられたものであり、当然 他の種類または他の配置のものとすることができる。
◇ 図1に示されたのは、非常に薄い(例えば数百ナノメートル程度)p層 ドーピ ングした中間層2をその上にエピタキシアル成長させたシリコン、GaAs。
InPなどの厚い(一般的に500ミクロン程度の厚み)基板1を有する。最初 のウェファ−の層である。次にこの中間層2の上に、ドーピング、厚みと組成を 製造する部品の応じて選択した能動層3を形成する。
中間層2は層3を貫通する打ち込みによって得ることもできる。
能動層3はそれぞれ異なる組成、ドーピングと厚みを示す連続した層の積み重ね によって構成することも可能であり、「能動層」という用語はここでは集合的に この積み重ねを指すものとする。
能動層は少なくとも1つのn型の下層を備えている。即ち能動層はこのようなn 層の1つで(例えば、電界効果トランジスタの場合、ソース、グリッド、ドレー ンの3つの電極はこのときはこのただ1つのn層に直接デポジットされる)。
あるいはもっと複雑な構造の場合、複数個のnとpの層によって(このような多 重能動層はバイポーラトランジスタの形成の為に例えばn−p−11構造とする ことができる)簡単に構成することができる。後で説明するように、能動層が1 個の、あるいは複数個のp層を持つ場合、特別な注意が必要である。
図2の過程で、ソースS、グリルGとドレーンD(電界効果トランジスタの場合 )、エミッタ、ベースとコレクタ(バイポーラトランジスタの場合)、陽極。
陰極とグリッド(制御整流器の場合)、などの電極をそれぞれ持つ様々な個別部 品5を構成するように能動層3に薬品、イオンまたは反応性イオンによるエツチ ング、金属4のデポジットなどの周知の方法の各種の過程が実施される。
ここで注意すべきは、所定の論理またはアナログ機能に対応することのできる隔 離された部品(個別トランジスタ)も部品群も製造可能であり、このときこれら の部品群の各種の基本部品は能動層3の同じ領域内に製造され、適切な金属化工 程によって互いに連結されることである。
以下に詳細に述べる図3と4の過程は、先に述べた。能動層が1個または複数個 のnドーピングされた層を有する場合にしか関係しない。能動層がnドーピング した材料しか含まないときは図5の過程に直接移ることができる。
例えば1図3の過程で1部品全体を、従来の方法でデポジットした。感光樹脂ま たは部品のパシベーション層(酸化物または窒化物)を始めとする。不活性材料 の保護層6で被覆した。
図4の過程で、そのとき基板上で互いに隔離された島の形になる部品または部品 群(特に能動層のnドーピングした層)の側面を保護しながら、7で示した領域 内で、p“ドーピングされた中間層2を露出させるように保護層6をエツチング した。これらの開ロアは感光樹脂の層の場合は写真リトグラフまたは電子リトグ ラフなどの、パシベーション層の場合は従来のエツチング工程などの従来技術で 実現される。
図5の過程は、保護層6をデポジットした後その上に例えば接着した共通板8な どによって部品全体が覆われたところである。
次の処理過程では、板8が接着されたら、電気化学的に(陽極溶解)によってp ゛ドーピングれた中間層2を溶解するが、この層の半導体材料は電解質(例えば KOH)と接触して、基準電極に対する陽極を構成する。「溶解性陽極」現象に よってこの電極は次第に消滅する。即ち中間層の材料は−またそれだけが一次第 に除去される。電解質は部品の間に形成された間隙から浸入し、むき出しになっ た場所7でこの層をエツチングし9次いで1図5に矢印で示したごとく、この層 の側面から浸入する。構造の残りの部分、特に基板、不活性層6によって保護さ れた領域、支持板8及びそれを部品に固定している接着剤などは、電気化学的に 中性であり1反対にエツチングされないままである(先に述べたように9能動層 3の下面、即ち中間層2と接触する面を構成する材料はnドーピングされていな い、そうしないと部品は中間層2の電気化学的溶解の際に下から腐食されるだろ う;この材料は一般にn層 ドーピング層である)、。
半導体材料の電気化学溶解現象の詳細については、n型のGaAs層のドーピン グを決定するためにこの溶解が使用されている方法を記載している。
T、Ambridgeらの研究The Electrochemical Ch aracterization ofn−Type Gallium Ar5e nide、 Journal of Applied Electrochem istry、 V盾戟A 3 (197 3)、p、1などを参照することができる。しかしそれは半導体構造の表面層の 電気的特性化だけを対象とする方法だけであり、埋め込まれた中間層の溶解によ って基板を基板の上に製造された部品から分離するためにこの技術を使用するこ とは全く考えられていない。
ここで注意するのは、この陽極溶解現象において、電荷の移動を実現するのは正 孔であって電子ではないことである(この問題に関しては特に。
H,Ge r i s h e r、 Physical Chemistry  −An Advanced Treatise : IX@A Electrochemistry、 Chap、 5.出版Eyring、  Henderson & Jost、 Academic oress。
New York (1970)を参照)。言い換えれば、正孔がないとき、半 導体は溶解されない、即ちp型の半導体だけが溶解されるといっても同じことで ある。n型の半導体に関しては、照射を代表とする。外因性の作用によって正孔 を発生させない限り溶解できない。そのために1本発明の陽極溶解法の過程にお いて、p型の半導体だけを溶解し、特に能動層の下領域を形成する材料に影響を 与えず、n型の半導体をそのまま残しておくためにこの陽極溶解は暗闇の中で行 われる。
この溶解が実施されると9図6の状態に到達する。
図7において、工程は自由面、即ちドーピングされた層3の裏面に金属9をデポ ジットさせることによって継続する。金属9は従来のあらゆる方法(蒸着1等) によってデポジットさせることが可能であり、それによって基板を介在させるこ となく、シたがって、配線経路を形成する必要なしに、ドーピングされた層の後 面に直接接触させることができる。加えて、この直接接触のために、この金属化 は熱シンクの役割を効果的に果たすことができる。
作業は様々な形で継続することができる。
まず、支持板8から個別部品5または部品群を分離し、異なるチップを回収する ために接着剤を溶解することができる。
同様に、接着剤を溶解する前に、既知のいずれかの方法で「ドラムスキン(pe au de tambour)Jの上に部品全体を固定して、接着剤を溶解した 後の各種のチップをもっと容易に保持したり9分離することができる。
さらに、太陽電池や発光ダイオード(LED)などの特定の用途分野については 、電気的に相互接続された部品のアレイ(板自身の上に、あるいは別の仕方で) を備えるために板を接着したままにしておいた方がよい場合もある。このように して大きな寸法の発光パネルを直接製造することができるが、その場合板8は無 機材料、有機材料を問わず適切な材料の透明板とする。
同様に、いったんアレイが形成されたら、保護と支持のための2枚の8及び10 の板の間に保持されたダイオードのアレイで形成された1発光または感光「サン ドウィッチ」構造を得るために9図8に示したごとく9部品を、その底面の側で 、別の支持板10の上に接着することもできる。
さらに、後板10に接着した後で、前部板8を剥がすこともできる。その場合こ の板は部品を最終的な支持板10に付ける前の仮の支持の役割しか果たさない。
この板10は部品へのアクセス抵抗を減らすための金属基板、熱放散を助長する 熱伝導性の高い基板、集積回路の漂遊容量を減らすための絶縁基板2部品の光学 的効率を増すための反射基板、などとすることができる。
また、支持板自身が能動部品を有するよう構成することもできる。
さらに9図9に示したごとく、電極と裏面の金属化層が近接しすぎているために (この場合は基板がないので)生じることのある漂遊容量を減らすためにトラン ジスタのドレーン電極をおおう絶縁層11を金属化層形成の前にデポジットさせ ることもできる。
国際調査報告 PCTZFR921011540−1+I制、ニー++NaPC T/FR92101154フロントページの続き (51) Int、 C1,’ 識別記号 庁内整理番号HOIL 29/81 2 9171−4M I HOIL 29/80 Z

Claims (1)

  1. 【特許請求の範囲】 1.半導体部品を製造する方法において、(a)半絶縁またはn型の基板(1) を作る過程と;(b)この基板の上にp+ドーピングした材料性の中間層(2) を形成する過程と; (c)この中間層の上に少なくとも1つのnドーピングした下層を有する能動層 (3)を形成する過程と; (d)この能動層のエッチングと金属化工程によって,半導体部品全体(5)を 製造する過程と; (g)このようにして製造された全体の上に部品を機械的に一体化する共通支持 板(8)を固定する過程と; (h)基板を溶解することなしに前記部品から分離するように他の材料はそのま ま残して中間層の材料を陽極法により照射なしに溶解する過程:とから成る過程 によって特徴づけられる方法。 2.能動層が少なくとも1つのpドーピング層も備えた請求項1に記載の方法に おいて,過程(d)と(g)の間に,さらに(e)部品全体にパシベーション材 料または感光樹脂の保護層(6)を付ける過程と, (f)部品または部品群の間で中間層を露出するまでこの保護層を選択的にエッ チングする過程: を含むことを特徴とする方法。 3.請求項1または2に記載の方法において、さらに(i)部品または部品群の 能動層の,基板除去によってむき出しになった,裏面上に金属化層(9)をデポ ジットする過程:を含む方法。 4.請求項1から3のいずれか一つに記載の方法において、さらに(k)異なる 個別部品または部品群を前記共通支持板から分離する過程:を含む方法。 5.請求項1から4のいずれか一つに記載の方法において、さらに(j)共通支 持手段(10)に,異なる個別部品または部品群の裏面を固定する過程: を含む方法。 6.請求項1から5のいずれか一つに記載の方法において、前記共通支持板及び /または,該当する場合,共通支持手段が部品の相互接続線を有していることを 特徴とする方法。 7.請求項1から6のいずれか一つに記載の方法において、前記共通支持板及び /または,該当する場合,共通支持手段が光学的に透明で,部品がオプトエレク トロニクス部品であることを特徴とする方法。
JP5509912A 1991-12-06 1992-12-04 基板の電気化学的回収による半導体部品の製造方法 Pending JPH07505258A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9115138A FR2684800B1 (fr) 1991-12-06 1991-12-06 Procede de realisation de composants semiconducteurs avec recuperation de substrat par voie electrochimique.
FR91/15138 1991-12-06
PCT/FR1992/001154 WO1993011562A1 (fr) 1991-12-06 1992-12-04 Procede de realisation de composants semiconducteurs avec recuperation du substrat par voie electrochimique

Publications (1)

Publication Number Publication Date
JPH07505258A true JPH07505258A (ja) 1995-06-08

Family

ID=9419745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5509912A Pending JPH07505258A (ja) 1991-12-06 1992-12-04 基板の電気化学的回収による半導体部品の製造方法

Country Status (5)

Country Link
EP (1) EP0617841B1 (ja)
JP (1) JPH07505258A (ja)
DE (1) DE69226783T2 (ja)
FR (1) FR2684800B1 (ja)
WO (1) WO1993011562A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6158199A (en) * 1998-11-19 2000-06-13 Raytheon Company Method for forming transistors on a thin semiconductor wafer
DE102011006492B3 (de) 2011-03-31 2012-10-11 Semikron Elektronik Gmbh & Co. Kg Schottky-Diode und Herstellungsverfahren hierzu

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3067381D1 (en) * 1979-11-15 1984-05-10 Secr Defence Brit Series-connected combination of two-terminal semiconductor devices and their fabrication
FR2639149A1 (fr) * 1988-11-15 1990-05-18 Thomson Csf Procede de realisation de composants sans substrat
GB2237143A (en) * 1989-09-15 1991-04-24 Philips Electronic Associated Two-terminal non-linear devices and their fabrication

Also Published As

Publication number Publication date
EP0617841B1 (fr) 1998-08-26
EP0617841A1 (fr) 1994-10-05
FR2684800A1 (fr) 1993-06-11
FR2684800B1 (fr) 1997-01-24
DE69226783D1 (de) 1998-10-01
DE69226783T2 (de) 1999-04-22
WO1993011562A1 (fr) 1993-06-10

Similar Documents

Publication Publication Date Title
US5593917A (en) Method of making semiconductor components with electrochemical recovery of the substrate
US5827751A (en) Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
US5458694A (en) Multispectral photovoltaic component comprising a stack of cells, and method of manufacture
US5164019A (en) Monolithic series-connected solar cells having improved cell isolation and method of making same
JP3661941B2 (ja) モノリシックバイパスダイオードおよび太陽電池ストリング装置
KR101610885B1 (ko) 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US6784358B2 (en) Solar cell structure utilizing an amorphous silicon discrete by-pass diode
US10074761B2 (en) Solar cell assembly and method for connecting a string of solar cells
US6353175B1 (en) Two-terminal cell-interconnected-circuits using mechanically-stacked photovoltaic cells for line-focus concentrator arrays
EP0666602B1 (en) Method of manufacturing a GaAs solar cell on a Si substrate
KR102550104B1 (ko) 고성능 태양 전지, 이의 어레이 및 제조 방법
FR2619248A1 (fr) Cellule photovoltaique protegee, son procede de fabrication et ensemble comprenant de telles cellules
EP0034625A1 (en) MONOLITHIC CELL CONNECTED IN SERIES.
JPH042174A (ja) 太陽電池及びその製造方法
JPH01501511A (ja) 改良された前面メタライゼーションを有するソーラーセル
US11646387B2 (en) Laser assisted metallization process for solar cell circuit formation
FR3079967A1 (fr) Assemblage automatise et montage de cellules solaires sur panneaux spatiaux
JPH07505258A (ja) 基板の電気化学的回収による半導体部品の製造方法
US8772079B2 (en) Backside contacting on thin layer photovoltaic cells
EP1428267A2 (en) Solar cell having a bypass diode for reverse bias protection and method of fabrication
RU2411607C1 (ru) Способ изготовления шунтирующего диода для солнечных батарей космических аппаратов
KR102199166B1 (ko) 후면 전극 태양전지의 제조방법 및 이에 의해 제조된 후면 전극 태양전지 그리고 그 후면 전극 태양전지를 이용한 후면 전극 태양전지 모듈
US8466447B2 (en) Back contact to film silicon on metal for photovoltaic cells
Wenham et al. Thyristor photovoltaic devices formed by epitaxial growth
JPH01235280A (ja) 光電変換装置