JPH0750689B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0750689B2 JPH0750689B2 JP63305208A JP30520888A JPH0750689B2 JP H0750689 B2 JPH0750689 B2 JP H0750689B2 JP 63305208 A JP63305208 A JP 63305208A JP 30520888 A JP30520888 A JP 30520888A JP H0750689 B2 JPH0750689 B2 JP H0750689B2
- Authority
- JP
- Japan
- Prior art keywords
- buried layer
- semiconductor device
- growth
- epitaxial
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 title description 12
- 230000012010 growth Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052787 antimony Inorganic materials 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 14
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に高濃度のＰ
型とＮ型の埋込層を有するシリコン基板表面へのエピタ
キシヤル層の形成方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and particularly to a high concentration of P.
The present invention relates to a method for forming an epitaxial layer on a surface of a silicon substrate having a buried layer of N type and N type.
最近のデバイスの高速化に伴ない、シリコン基板上に形
成するエピタキシヤル層に対しては、１〜２μｍ以下の
薄膜化が要求されている。しかし高温成長のため、基板
内の高濃度埋込層からの固相拡散及びオートドーピング
によるせり上りが、エピタキシヤル層中0.5μｍ近くに
まで拡がり、このことが薄膜化における重要な問題とな
る。With the recent increase in the speed of devices, it is required that the epitaxial layer formed on a silicon substrate be thinned to 1 to 2 μm or less. However, due to the high temperature growth, the solid phase diffusion from the high-concentration buried layer in the substrate and the rise due to auto-doping spread to nearly 0.5 μm in the epitaxial layer, which is an important problem in thinning.
オートドーピングに関してかなりの量の研究がなされて
いる。比較的初期の段階ではAsに対しての研究が多く、
ジー．アール．シュリニバザン（G.R.Srinivasan）は、
ジャーナル エレクトロンケミカル ソサイエティ（Jo
urnal Electrochemical Society）127巻1334頁（1980
年）において、SiCl4を用い1150℃でプリベークを行な
い1050℃で成長をする「Hi−Low」プロセスを提言し
た。これはAsに対しては現在でも有効なプロセスである
が、ＢではSi中の拡散係数が大きく、プリベーク中の蒸
発種Ｂの供給が断えないため、埋込層中のＢの濃度の減
少が無視できなくなり、また気相中に放出されるＢの量
が著しく増加するため有効であるとはいえない。A considerable amount of research has been done on autodoping. There are many studies on As at the relatively early stage,
Gee. R. Srinivasan (GRSrinivasan) is
Journal Electron Chemical Society (Jo
urnal Electrochemical Society) Volume 127, page 1334 (1980)
In the year), and recommended the "Hi-Low" the process of the growth in 1050 ℃ subjected to pre-baking at 1150 ℃ using the SiCl 4. This is still an effective process for As, but since B has a large diffusion coefficient in Si and the supply of vaporized species B during prebaking cannot be interrupted, the concentration of B in the buried layer decreases. Cannot be ignored, and the amount of B released in the gas phase increases remarkably, so it cannot be said to be effective.
最近の研究では、エム．ダブリュ．エム．グレイフ（M.
W.M.Graef）らが、ジャーナル エレクトロンケミカル
ソサイエティ（Journal Elactrochemical Society）1
32巻1942頁（1985年）においてSb,As,P,Bについて調
べ、ＢとＰはSbやAsとは違った性質を示し減圧，遅い成
長速度，高いプリベーク温度によりオートドーピングが
増えると述べている。しかし彼らの対象とする膜厚は５
μｍ程度であり、成長温度は1050℃〜1200℃であるた
め、オートドーピングによるせり上りは大きい。Recent research shows that M. W. M. Graef (M.
WMGraef) et al., Journal Elactrochemical Society 1
Vol. 32, p. 1942 (1985), Sb, As, P, B was investigated, stating that B and P show different properties from Sb and As and that autodoping increases due to reduced pressure, slow growth rate and high prebaking temperature. There is. But their target film thickness is 5
Since the growth temperature is 1050 ° C. to 1200 ° C., the rising due to autodoping is large.
またジー・アール．シュリニバザン（G.R.Srinivasan）
らはAsやＰに対して低温でオートドーピングが増加する
としながらもジャーナルエレクトロンケミカル ソサイ
エティ（Journal Electrochemical Society）134巻1519
頁（1987年）では、SbやＢに対しては調査していない。See also G.R. Shrinivazan (GRSrinivasan)
Et al., Increased autodoping for As and P at low temperatures, but Journal Electrochemical Society Vol.
Page (1987) does not investigate Sb or B.
現在Bi−CMOS等の基板内にはＰ型とＮ型の不純物埋込層
が存在するが、Ｐ型不純物としてB,N型不純物としてAs
やSbが使用されている。SiH2Cl2によるエピタキシヤル
成長時の成長温度は1050〜1150℃であり、（例えば丹野
幸悦，半導体研究XXI 1985年３月工業調査会）、SiCl4
やSiHCl3を用いる場合より成長温度は低いものの、不純
物のせり上りの影響は無視できない。Currently, there are P-type and N-type impurity buried layers in a substrate such as Bi-CMOS.
And Sb are used. The growth temperature during epitaxial growth with SiH 2 Cl 2 is 1050-1150 ° C. (for example, Yuetsu Tanno, Semiconductor Research XXI March 1985 Industrial Research Committee), SiCl 4
Although the growth temperature is lower than when Si or SiHCl 3 is used, the influence of impurity rise cannot be ignored.
上述した従来のSiH2Cl2を使用したエピタキシヤルプロ
セスでは、高濃度のＰ型とＮ型の埋込層を有するBi−CM
OS基板等では、Ｎ型埋込層にAsあるいはSb、Ｐ型埋込層
にＢを使用し、1050〜1150℃の成長温度を採用してい
た。In the above-mentioned conventional epitaxial process using SiH 2 Cl 2 , Bi-CM having high-concentration P-type and N-type buried layers is used.
In the OS substrate and the like, As or Sb is used for the N type buried layer, B is used for the P type buried layer, and a growth temperature of 1050-1150 ° C. is adopted.
しかし最近のデバイスの高速化に伴ない、エピタキシヤ
ル層の薄膜化が必要になるにつれ、基板内の高濃度埋込
層からの不純物の固相拡散及びオートドーピングに起因
する素子特性のばらつきが問題となる。特に高温成長で
は固相拡散によるせり上りが著しくなり、プロセスの低
温化が必要となるが、低温成長による膜質の劣化及び埋
込層にAsを用いた場合のオートドーピングの著しい増加
が問題となる。However, with the recent increase in device speed, it has become necessary to reduce the film thickness of the epitaxial layer, which causes problems with variations in device characteristics due to solid-phase diffusion of impurities from the high-concentration buried layer in the substrate and autodoping. Becomes Especially in high temperature growth, the rise due to solid phase diffusion becomes remarkable, and the process temperature must be lowered.However, deterioration of the film quality due to low temperature growth and a significant increase in autodoping when As is used for the buried layer pose problems. .
本発明の半導体装置の製造方法は、ホウ素を含むＰ型埋
込層とアンチモンを含むＮ型埋込層とが形成されたシリ
コン基板上にジクロルシラン（SiH2Cl2）を用いてエピ
タキシヤル層を形成する半導体装置の製造方法におい
て、1000〜1100℃のプリベークを行ったのち減圧下875
〜1000℃の条件でエピタキシヤル成長を行うものであ
る。According to the method of manufacturing a semiconductor device of the present invention, a dichlorosilane (SiH 2 Cl 2 ) is used to form an epitaxial layer on a silicon substrate on which a P-type buried layer containing boron and an N-type buried layer containing antimony are formed. In the method for manufacturing a semiconductor device to be formed, prebaking is performed at 1000 to 1100 ° C. and then 875
Epitaxial growth is performed under the condition of ~ 1000 ° C.
次に本発明の実施例について説明する。 Next, examples of the present invention will be described.
第１の実施例として、４インチのＰ型〈100〉Si基板に
不純物濃度４×1018cm-3のＢ埋込層と３×1019cm-3のSb
埋込層を形成したのちジクロルシラン（SiH2Cl2）を用
いてエピタキシヤル成長を行なった。それぞれの埋込面
積率は20％ずつである。評価用サンプルの成長条件を表
１に示す。As a first embodiment, a 4-inch P-type <100> Si substrate is provided with a B buried layer having an impurity concentration of 4 × 10 18 cm −3 and an Sb of 3 × 10 19 cm −3 .
After forming the buried layer, epitaxial growth was performed using dichlorosilane (SiH 2 Cl 2 ). Each embedded area ratio is 20%. Table 1 shows the growth conditions of the evaluation sample.
低温成長による膜質の劣化は80Torrの減圧成長及び1080
℃10分のプリベークによるSi基板上の酸化膜の除去によ
り防ぐことができる。プリベークの温度は、1000℃以下
ではSi基板上の自然酸化膜が十分に除去されず、また11
00℃以上ではＢやSbの蒸発が激しくなって埋込層中の不
純物濃度が低下するので好ましくない。 Deterioration of the film quality due to low temperature growth is reduced pressure growth of 80 Torr and 1080
This can be prevented by removing the oxide film on the Si substrate by prebaking at 10 ° C for 10 minutes. If the prebaking temperature is 1000 ° C or less, the native oxide film on the Si substrate is not sufficiently removed.
When the temperature is higher than 00 ° C., the evaporation of B and Sb becomes severe, and the impurity concentration in the buried layer decreases, which is not preferable.
また、すべてのエピタキシヤル成長ではオートドーピン
グティルを明示するため、不純物のドーピングを行なわ
なかった。装置はシリンダ型でSiCをコーティングした
グラファイトサセプタを有する赤外線加熱方式のものを
使用した。Further, in all epitaxial growths, the doping of impurities was not performed in order to clearly indicate the autodoping till. The device used was a cylinder type infrared heating system having a SiC-coated graphite susceptor.
このようにして形成されたSi基板の不純物濃度プロファ
イルをSR法により測定した。結果をＢ埋込層の部分につ
いては第１図に、またSb埋込層の部分については第２図
に示す。第１図及び第２図は埋込層上のバーティカルド
ーパントプロファイルを示している。The impurity concentration profile of the Si substrate thus formed was measured by the SR method. The results are shown in FIG. 1 for the B buried layer portion and in FIG. 2 for the Sb buried layer portion. 1 and 2 show the vertical dopant profile on the buried layer.
せり上り幅△ｘを基板とエピタキシヤル層界面より1016
cm-3以上の不純物濃度を有する幅と定義すると、ＢとSb
の△ｘは表２のようになる。The rise width Δx is 10 16 from the interface between the substrate and the epitaxial layer.
If defined as a width having an impurity concentration of cm -3 or more, B and Sb
Δx is as shown in Table 2.
表２はエピタキシヤル成長温度を1120℃からら875℃に
することにより、ＢとSbに対する△ｘはそれぞれ0.41μ
m,0.39μｍから0.20μm,0.19μｍへと半減することを示
しており、成長温度としては875〜1000℃がよい。875℃
以下では欠陥が発生し素子形成用のエピタキシヤル層と
しては適当ではない。 Table 2 shows that by increasing the epitaxial growth temperature from 1120 ℃ to 875 ℃, Δx for B and Sb is 0.41μ.
It shows that the halves from m, 0.39 μm to 0.20 μm, 0.19 μm, and the growth temperature is preferably 875 to 1000 ° C. 875 ° C
In the following, defects are generated and it is not suitable as an epitaxial layer for device formation.
このように本実施例によれば、オートドーピングによる
不純物のせり上りを小さくできるので、特性の均一な半
導体装置を得ることができる。As described above, according to this embodiment, the rise of impurities due to autodoping can be reduced, so that a semiconductor device having uniform characteristics can be obtained.
第２の実施例としては４インチＰ型〈100〉Si基板に不
純物濃度４×1018cm-3のＢ埋込層と、３×1019cm-3のSb
埋込層を形成後にエピタキシヤル成長を行なった。埋込
面積率はＢが70％、Sbが20％である。評価用サンプルの
成長条件を表３に示す。As a second embodiment, a 4 inch P-type <100> Si substrate is provided with a B buried layer having an impurity concentration of 4 × 10 18 cm −3 and an Sb of 3 × 10 19 cm −3 .
After forming the buried layer, epitaxial growth was performed. The embedding area ratio is 70% for B and 20% for Sb. Table 3 shows the growth conditions of the evaluation sample.
すべてのエピタキシヤル成長では２×1015cm-3のＰをド
ーピングした。装置は第１の実施例と同じものを使用し
た。 All epitaxial growths were doped with 2 × 10 15 cm -3 P. The same equipment as in the first embodiment was used.
不純物濃度プロファイルをCV法により測定した。結果を
第３図及び第４図に示す。第３図及び第４図はSb埋込層
上のバーティカルドーパントプロファイルを示してい
る。The impurity concentration profile was measured by the CV method. The results are shown in FIGS. 3 and 4. 3 and 4 show vertical dopant profiles on the Sb buried layer.
Ｂによるラテラル・オートドーピングの影響が強いと、
第３図に示すように、１×1015cm-3のＰをドーピングし
たSiエピタキシヤル層中に見かけ上のＰ濃度の減少が測
定される。見かけ上のＰ濃度の減少を第３図のように△
ｙで表わすと、各試料の△ｙは表４のようになる。If the influence of lateral autodoping by B is strong,
As shown in FIG. 3, an apparent decrease in P concentration is measured in the Si epitaxial layer doped with 1 × 10 15 cm −3 P. The apparent decrease in P concentration is as shown in Fig. 3 △
When represented by y, Δy of each sample is as shown in Table 4.
表４は、エピタキシヤル成長温度を1080℃から950℃に
することにより、Sb埋込層上のＢのラテラル・オートド
ーピング・ピークが８×1014cm-3から激減したことを示
している。 Table 4 shows that increasing the epitaxial growth temperature from 1080 ° C to 950 ° C drastically reduced the lateral autodoping peak of B on the Sb buried layer from 8 x 10 14 cm -3 .
以上説明したように本発明は、ホウ素を含むＰ型埋込層
とアンチモンを含むＮ型埋込層とが形成されたシリコン
基板上にSiH2Cl2を使用してエピタキシヤル層を形成す
る半導体装置の製造方法において、1000〜1100℃のプリ
ベークを行ったのち減圧下875〜1000℃の条件でエピタ
キシヤル成長を行うことにより、エピタキシヤル層の膜
質を劣化させることなくオートドーピングによる不純物
のせり上りを小さくできるので、特性のばらつきの少な
い半導体装置を得ることができる。As described above, the present invention is a semiconductor in which an epitaxial layer is formed by using SiH 2 Cl 2 on a silicon substrate on which a P-type buried layer containing boron and an N-type buried layer containing antimony are formed. In the method of manufacturing the device, after prebaking at 1000 to 1100 ° C, epitaxial growth is performed under the condition of 875 to 1000 ° C under reduced pressure to increase impurities due to autodoping without deteriorating the film quality of the epitaxial layer. Can be made smaller, so that a semiconductor device with less variation in characteristics can be obtained.
第１図及び第２図は本発明の第１の実施例を説明するた
めのSR法による不純物濃度プロファイルを示す図、第３
図及び第４図は本発明の第２の実施例を説明するための
CV法による埋込Sb上の不純物濃度プロファイルを示す図
である。FIGS. 1 and 2 are diagrams showing an impurity concentration profile by the SR method for explaining the first embodiment of the present invention, and FIG.
FIG. 4 and FIG. 4 are for explaining the second embodiment of the present invention.
It is a figure which shows the impurity concentration profile on embedded Sb by the CV method.
Claims (1)
むＮ型埋込層とが形成されたシリコン基板上にジクロル
シラン（SiH2Cl2）を用いてエピタキシヤル層を形成す
る半導体装置の製造方法において、 1000〜1100℃のプリベークを行ったのち減圧下875〜100
0℃の条件でエピタキシヤル成長を行うことを特徴とす
る半導体装置の製造方法。1. A semiconductor device in which an epitaxial layer is formed using dichlorosilane (SiH 2 Cl 2 ) on a silicon substrate on which a P-type buried layer containing boron and an N-type buried layer containing antimony are formed. In the manufacturing method, after prebaking at 1000 to 1100 ° C, depressurized at 875 to 100
A method of manufacturing a semiconductor device, which comprises performing epitaxial growth under conditions of 0 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305208A JPH0750689B2 (en) | 1988-12-01 | 1988-12-01 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305208A JPH0750689B2 (en) | 1988-12-01 | 1988-12-01 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02151022A JPH02151022A (en) | 1990-06-11 |
| JPH0750689B2 true JPH0750689B2 (en) | 1995-05-31 |
Family
ID=17942355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305208A Expired - Lifetime JPH0750689B2 (en) | 1988-12-01 | 1988-12-01 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750689B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2892170B2 (en) * | 1990-07-20 | 1999-05-17 | 株式会社東芝 | Heat treatment film formation method |
| JP4016371B2 (en) * | 1999-11-10 | 2007-12-05 | 信越半導体株式会社 | Manufacturing method of silicon epitaxial wafer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124228A (en) * | 1980-03-05 | 1981-09-29 | Kokusai Electric Co Ltd | Method for low-tension epitaxial growth |
-
1988
- 1988-12-01 JP JP63305208A patent/JPH0750689B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02151022A (en) | 1990-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698316A (en) | Method of depositing uniformly thick selective epitaxial silicon | |
| JP2012033944A (en) | Method of reducing poor planarization and defect density of silicon germanium | |
| US6995077B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| US4859626A (en) | Method of forming thin epitaxial layers using multistep growth for autodoping control | |
| JPH0391239A (en) | Manufacturing method of semiconductor device | |
| CN116259534B (en) | Silicon Carbide Epitaxy Method | |
| US5956570A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid state imaging device | |
| US4153486A (en) | Silicon tetrachloride epitaxial process for producing very sharp autodoping profiles and very low defect densities on substrates with high concentration buried impurity layers utilizing a preheating in hydrogen | |
| JPH0750689B2 (en) | Method for manufacturing semiconductor device | |
| EP0800705B1 (en) | Manufacture of a semiconductor device with selectively deposited semiconductor zone | |
| JP3424069B2 (en) | Manufacturing method of epitaxial silicon substrate | |
| JPH1041321A (en) | Manufacturing method of bipolar transistor | |
| JPH09266214A (en) | Silicon wafer | |
| CN1157477A (en) | Epitaxial film growth method for semiconductor devices | |
| JP2020111495A (en) | Silicon carbide polycrystalline substrate, method for producing silicon carbide polycrystalline film, and method for producing silicon carbide polycrystalline substrate | |
| JP3097107B2 (en) | Epitaxial growth method | |
| JP2024523480A5 (en) | ||
| JP2874196B2 (en) | Method for manufacturing semiconductor device | |
| JPH09266175A (en) | Semiconductor wafer manufacturing method and semiconductor wafer | |
| JP3763630B2 (en) | Thin film epitaxial wafer and manufacturing method thereof | |
| Nagao et al. | Crystalline film quality in reduced pressure silicon epitaxy at low temperature | |
| JP3317732B2 (en) | Semiconductor manufacturing method | |
| US20180308697A1 (en) | Semiconductor substrate and manufacturing method of the same | |
| JPH08264640A (en) | Composite semiconductor substrate | |
| US6294443B1 (en) | Method of epitaxy on a silicon substrate comprising areas heavily doped with boron |