JPH0750778B2

JPH0750778B2 - イメージセンサ

Info

Publication number: JPH0750778B2
Application number: JP2108921A
Authority: JP
Inventors: 弘之三宅; 勉安部
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-10-16
Filing date: 1990-04-26
Publication date: 1995-05-31
Anticipated expiration: 2010-05-31
Also published as: JPH03204971A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に配線相互間における電気的影響を
小さくした配線構造を有するイメージセンサに関する。

（従来の技術）従来のイメージセンサで、特に密着型イメージセンサ
は、原稿等の画像情報を１対１に投影し、電気信号に変
換するものがある。この場合、投影した画像を多数の画
素（受光素子）に分割し、各受光素子で発生した電荷を
薄膜トランジスタスイッチ素子（TFT）を使って特定の
ブロック単位で配線間の容量に一時蓄積して、電気信号
として数百KHZから数MHZまでの速度で時系列的に順次読
み出すTFT駆動型イメージセンサがある。このTFT駆動型
イメージセンサは、TFTの動作により単一の駆動用ICで
読み取りが可能となるので、イメージセンサを駆動する
駆動ICの個数を少なくするものである。

TFT駆動型イメージセンサは、例えば、その等価回路図
を第10図に示すように、原稿幅と略同じ長さのライン状
の受光素子アレイ51と、各受光素子51″に1:1に対応す
る複数個の薄膜トランジスタTi,j（ｉ＝１〜N,j＝１〜
ｎ）から成る電荷転送部52と、マトリックス状の多層配
線53とから構成されている。

前記受光素子アレイ51は、Ｎ個のブロックの受光素子群
に分割され、一つの受光素子群を形成するｎ個の受光素
子51″は、フォトダイオードPi,j（ｉ＝１〜N,j＝１〜
ｎ）により等価的に表すことができる。各受光素子51″
は各薄膜トランジスタTi,jのドレイン電極にそれぞれ接
続されている。そして、薄膜トランジスタTi,jのソース
電極は、マトリックス状に接続された多層配線53を介し
て受光素子群毎に共通信号線54（ｎ本）にそれぞれ接続
され、更に共通信号線54は駆動用IC55に接続されてい
る。

各薄膜トランジスタTi,jのゲート電極には、ブロック毎
に導通するようにゲートパルス発生回路56に接続されて
いる。各受光素子51″で発生する光電荷は一定時間受光
素子の寄生容量と薄膜トランジスタのドレイン・ゲート
間のオーバーラップ容量に蓄積された後、薄膜トランジ
スタTi,jを電荷転送用のスイッチとして用いてブロック
毎に順次多層配線53の配線容量Ci（ｉ＝１〜ｎ）に転送
蓄積される。

すなわち、ゲートパルス発生回路56からゲート信号線Gi
（ｉ＝１〜ｎ）を経由して伝達されたゲートパルスφG1
が、第１のブロックの薄膜トランジスタT1,1〜T1,nをオ
ンにし、第１のブロックの各受光素子51″で発生した電
荷が各配線容量Ciに転送蓄積される。そして、各配線容
量Ciに蓄積された電荷により各共通信号線54の電位が変
化し、この電圧値を駆動用IC55内のアナログスイッチSW
i（ｉ＝１〜ｎ）を順次オンして時系列的に出力線57に
抽出する。

そして、同様にゲートパルスφG2〜φGnにより第２〜第
Ｎのブロックの薄膜トランジスタT2,1〜T2,nからTN,1〜
TN,nまでがそれぞれオンすることによりブロック毎に受
光素子側の電荷が転送され、順次読み出すことにより原
稿の主走査方向の１ラインの画像信号を得、ローラ等の
原稿送り手段（図示せず）により原稿を移動させて前記
動作を繰り返し、原稿全体の画線信号を得るものである
（特開昭63−9358号公報参照）。

上記マトリックス状の多層配線53の構成は、その平面説
明図を第11図に、断面説明図を第12図に示すように、多
層配線53は、基板21上に下層信号線31,絶縁層33,上層信
号線32を順次形成して構成されている。下層信号線31と
上層信号線32とは、互いに直交するように配列され、上
下の信号線相互間を接続するためにコンタクトホール34
が設けられている。

（発明が解決しようとする課題）しかしながら、上記のようなイメージセンサの構成で
は、多層配線部分がマトリックス状となっており、上下
層の信号線が第12図の多層配線の断面説明図に示すよう
に絶縁層33を介して交差するようになるため、下層信号
線31と上層信号線32の交差部分にカップリング容量（結
合容量）が存在し、その結果、信号線同士の交差部分に
おいて、一方の信号線からの出力が他の信号線からの出
力との電位差によって影響を受けてクロストークが発生
し、正確な電荷が読み取れず、イメージセンサにおける
階調の再現性を悪くするという問題点があった。

そのため、複数の受光素子を１ブロックとして複数ブロ
ックを有する受光素子アレイと、前記受光素子で発生し
た電荷をブロック毎に転送する複数のスイッチング素子
と、前記電荷を画像信号として出力する駆動用ICとを有
するイメージセンサにおいて、前記ブロック内のスイッ
チング素子と、隣接するブロック内のスイッチング素子
とをそれぞれ距離の近い順に配線で接続し、前記ブロッ
ク内のスイッチング素子から両隣りのブロック内のスイ
ッチング素子への配線は前記受光素子アレイの長尺方向
に対して互いに反対側に位置するように接続し、前記接
続された配線の長さの短い順に前記受光素子アレイに近
い順で配置したことを特徴とするイメージセンサが考え
られている。

このイメージセンサは、従来主走査方向に対して受光素
子アレイの片側にのみ配線構造を設けていたものを、受
光素子アレイの両側に配線構造を設けることとし、そし
て複数の受光素子群を１ブロックとし、隣接するブロッ
ク単位に主走査方向に対して交互に配線を配置するよう
にし、更にブロック内の各受光素子に接続する各スイッ
チング素子と隣接するブロック内の各受光素子に接続す
る各スイッチング素子との間の配線の接続は前記ブロッ
ク内のスイッチング素子と隣接するブロック内のスイッ
チング素子との距離の近い順に接続し、接続した配線は
短い方の配線を受光素子アレイ側に順に配置するように
しているので、信号線同士が交差することがなく、その
ため配線が相互に影響し合うことがなく、配線容量に蓄
積された電荷を正確に読み出すことができるものであ
る。

但し、上記のイメージセンサの構成にすると、受光素子
アレイを縫うような配線構造となり、つまり、受光素子
と隣接する受光素子との間を配線が通過するようにしな
ければならない。この場合、受光素子間を通過させる配
線層が受光素子を構成する導通層と同一の層によって形
成されるとなると、受光素子と隣接する受光素子との間
の間隔を充分取らないと、配線層を設けることができな
い。そのためには、受光素子の受光部の大きさはそのま
まで、受光素子と隣接する受光素子との間の間隔を広く
するか、または受光素子の受光部の大きさを小さくし
て、受光素子と隣接する受光素子との間の間隔を広く取
ることが考えられる。いずれにしても、イメージセンサ
の解像度を低下させ、イメージセンサの性能を低下させ
るとの問題点があった。

また、受光素子間を通過させる配線層が受光素子を構成
する導通層と同一の層によって形成されると、受光素子
の導通層と配線部分があまりにも接近しているため、受
光素子の導通層と配線部分との間で結合容量が発生し
て、配線容量に蓄積された電荷を正確に読み出すことが
できないとの問題点もあった。

本発明は上記実情に鑑みてなされたもので、イメージセ
ンサにおいて、解像度を低下させることがなく、しかも
配線からの電荷を正確に出力できるイメージセンサを提
供することを目的とする。

（課題を解決するための手段）上記従来例の問題点を解決するための請求項１記載の発
明は、上下の電極層を有する複数の受光素子を１ブロッ
クとして複数ブロックを有する受光素子アレイと、前記
受光素子で発生した電荷をブロック毎に転送する前記複
数の受光素子にそれぞれ接続する複数のスイッチング素
子と、前記電荷を画像信号として出力する前記複数のス
イッチング素子にそれぞれ接続する複数の配線とを有す
るイメージセンサにおいて、前記複数の配線を前記受光
素子アレイにおける受光素子と隣接する受光素子との間
をそれぞれ通過させることとし、通過させる配線部分が
前記受光素子を形成する上下の電極層より上層の金属層
を用いて形成したことを特徴としている。

上記従来例の問題点を解決するための請求項２記載の発
明は、上下の電極層を有する複数の受光素子を１ブロッ
クとして複数ブロックを有する受光素子アレイと、前記
受光素子で発生した電荷をブロック毎に転送する前記複
数の受光素子にそれぞれ接続する複数のスイッチング素
子と、前記電荷を画像信号として出力する前記複数のス
イッチング素子にそれぞれ接続する複数の配線とを有す
るイメージセンサにおいて、前記複数の配線を前記受光
素子アレイにおける受光素子と隣接する受光素子との間
をそれぞれ通過させることとし、通過させる配線部分が
前記受光素子を形成する上下の電極層より下層の金属層
を用いて形成したことを特徴としている。

（作用）請求項１記載の発明によれば、受光素子を形成する上下
の電極層より上層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる。

請求項２記載の発明によれば、受光素子を形成する上下
の電極層より下層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる。

（実施例）本発明の一実施例について図面を参照しながら説明す
る。

第１図は、本発明の一実施例に係るイメージセンサの等
価回路図、第２図（ａ）は、本発明の一実施例に係るイ
メージセンサの受光素子、電荷転送部、それに配線構造
の一部の平面説明図、第２図（ｂ）は、第２図（ａ）の
Ａ−Ａ′部分の断面説明図である。

イメージセンサは、ガラス等の絶縁性の基板上に並設さ
れたｎ個のサンドイッチ型の受光素子（フォトダイオー
ドＰ）11″を１ブロックとし、このブロックをＮ個有し
てなる受光素子アレイ11（P1,1〜PN,n）と、各受光素子
11″にそれぞれ接続された薄膜トランジスタT1,1〜TN,n
の電荷転送部12と、隣接するブロック内の電荷転送部12
相互を接続する配線群13と、電荷転送部12から配線群13
を介してブロック内の受光素子群毎に対応するｎ本の共
通信号線14と、共通信号線14が接続する駆動用IC15と、
駆動用IC15内でｎ本の共通信号線14の電位を出力線17
（COM）に時系列的に抽出するためのアナログスイッチS
W1〜SWnとから構成されている。

受光素子11″は、第２図及び第３図に示すように、ガラ
ス等の基板21上に絶縁層26、ａ−Si:H層、n⁺a−Si:H層
が形成され、その上に受光素子11″の下部の共通電極と
なるクロム（Cr2）等による帯状の金属電極22と、各受
光素子11″毎（ビット毎）に分割形成された水素化アモ
ルファスシリコン（ａ−Si:H）から成る光導電層23と、
同様に分割形成された酸化インジウム・スズ（ITO）か
ら成る上部の透明電極24とが順次積層するサンドイッチ
型を構成している。

尚、ここでは下部の金属電極22は主走査方向に帯状に形
成され、金属電極22の上に光導電層23が離散的に分割し
て形成され、上部の透明電極24も同様に離散的に分割し
て個別電極となるよう形成されることにより、光導電層
23を金属電極22と透明電極24とで挟んだ部分が各受光素
子11″を構成し、その集まりが受光素子アレイ11を形成
している。

そして、金属電極22には、一定の電圧VBが印加されてい
る。また、離散的に分割形成された透明電極24の一端に
はアルミニウム等の配線30aの一方が接続され、その配
線30aの他方が電荷転送部12の薄膜トランジスタTN,nの
ドレイン電極41に接続されている。

また、受光素子11″において、水素化アモルファスシリ
コンの代わりに、CdSe（カドミウムセレン）等を光導電
層とすることも可能である。このように、光導電層23と
透明電極24を個別化したのは、ａ−Si:Hの光導電層23が
共通層であると、特定の受光素子11″で起こる光電変換
作用が隣接する受光素子11″に対して干渉を引き起こす
ことがあるので、この干渉を少なくするためである。

また、電荷転送部12を構成する薄膜トランジスタTi,j
（ｉ＝１〜N,j＝１〜ｎ）は、第２図（ａ）及び第４図
に示すように、前記基板21上にゲート電極25としてのク
ロム層（Cr1）、ゲート絶縁膜としての絶縁層26の窒化
シリコン膜、半導体活性層27としての水素化アモルファ
スシリコン（ａ−Si:H）層、ゲート電極25に対向するよ
う設けられたトップ絶縁層29としての窒化シリコン膜、
オーミックコンタクト層28としてのn⁺水素化アモルファ
スシリコン（n⁺a−Si:H）層、ドレイン電極41とソース
電極42としてのクロム層（Cr2）を順次積層し、その上
にポリイミド等の絶縁層を介してアルミニウム層の配線
30が接続される逆スタガ構造のトランジスタである。

ここで、オーミックコンタクト層28は、ドレイン電極41
に接触する部分28a層とソース電極42に接触する部分28b
層とに分離されて形成され、その上のクロム層（Cr2）
もドレイン電極41とソース電極42とに分離して形成され
ている。そして、ドレイン電極41には受光素子11″の透
明電極24からのアルミニウムの配線30aが接続され、ソ
ース電極42には配線群13のアルミニウムの配線30bが接
続されている構成となっている。

更に、第１図から第５図を参照しながら配線群13の構成
を詳細に説明する。

配線群13の構成は、例えば第１図に示すように、第１ブ
ロックの下側に位置する駆動用ICから共通信号線14（信
号線１′〜ｎ′）が導き出され、当該信号線１′〜ｎ′
には途中第１ブロックの薄膜トランジスタT1,1〜T1,nの
ソース電極42がアルミニウムの配線30bを介してそれぞ
れ接続し、第２図（ａ）の受光素子と薄膜トランジス
タ、それに配線群の平面説明図に示すように、信号線35
が受光素子11″を覆うポリイミド等の上に設けられて、
受光素子11″と隣接する受光素子11″の間を通過させる
ようにし、受光素子アレイの上側を第２ブロック方向に
信号線１′〜ｎ′が延び、更に再び受光素子11″の間を
ポリイミド等を介してその上を通過させ、途中第２ブロ
ックの薄膜トランジスタT2,n〜T2,1のソース電極42にそ
れぞれ接続するようになっている。

具体的には、信号線１′には第１ブロックの薄膜トラン
ジスタT1,1のソース電極42が接続され、そして第２ブロ
ックの薄膜トランジスタT2,nのソース電極42が接続さ
れ、また信号線２′には第１ブロックの薄膜トランジス
タT1,2のソース電極42が接続され、第２ブロックの薄膜
トランジスタT2,n−１のソース電極42が接続されるよう
に、隣接するブロックにおいて遠い順に薄膜トランジス
タＴのソース電極42同士が信号線を経由して接続し、そ
して信号線ｎ′には第１ブロックの薄膜トランジスタT
1,nのソース電極42が接続され、第２ブロックの薄膜ト
ランジスタT2,1のソース電極42が接続されることとな
る。逆に言えば、隣接するブロックにおいて距離の近い
薄膜トランジスタＴのソース電極42同士が信号線で順次
接続されるようにする。

この場合、第５図に示すように、接続した信号線の配線
は、その距離が短い順に受光素子アレイ11に沿って（主
走査方向に）、受光素子アレイ11に近づけて受光素子ア
レイ11の上側に配置するようにする。つまり第１ブロッ
クと第２ブロックの間で具体的に説明すると、最も短い
信号線ｎ′が受光素子アレイ11に最も近くに配置され、
次に信号線ｎ′−１が受光素子アレイ11に２番目に近く
配置され、このようにして最も長い信号線１′が配線群
13の内で一番外側に配置されることになる。以上のよう
な構成になっているので、第１ブロックと第２ブロック
の間には信号線同士が交差することがなく、クロストー
クの心配がない。

次に、第２ブロックと第３ブロックとの間の配線群13の
具体的構成を説明する。第２ブロックの薄膜トランジス
タT2,1〜T2,nのそれぞれのソース電極42と、第３ブロッ
クの薄膜トランジスタT3,n〜T3,1のそれぞれのソース電
極42とは受光素子アレイの下側に配置された信号線ｎ′
〜１′によってそれぞれ接続されている。具体的には、
信号線ｎ′には第２ブロックの薄膜トランジスタT2,1の
ソース電極42が接続し、第３ブロックの薄膜トランジス
タT3,nのソース電極42も接続し、また信号線ｎ′−１に
は第２ブロックの薄膜トランジスタT2,2のソース電極42
が接続し、第３ブロックの薄膜トランジスタT3,n−１の
ソース電極42も接続している。

このように隣接するブロックにおいて遠い順に薄膜トラ
ンジスタＴのソース電極42同士を信号線で接続すると、
つまり、第２ブロックの薄膜トランジスタT2,nのソース
電極42と第３ブロックの薄膜トランジスタT3,1のソース
電極42とは信号線１′によって接続されることになる。
逆に言えば、隣接するブロックにおいて距離の近い薄膜
トランジスタＴのソース電極42同士を信号線で順次接続
されるようにする。

上記第２ブロックと第３ブロックとの間の配線群13につ
いて、第５図に示すように、配線は、その距離が短い順
に受光素子アレイ11に沿って（主走査方向に）、受光素
子アレイ11に近づけて受光素子アレイ11の下側に配置す
るようにする。つまり、第２ブロックと第３ブロックの
間の配線は、最も近い信号線１′が受光素子アレイ11に
最も近くに配置され、次に信号線２′が受光素子アレイ
11に２番目に近く配置され、このようにして最も長い信
号線ｎ′が配線群13の内で一番外側に配置されることに
なる。以上のような構成になっているので、第２ブロッ
クと第３ブロックの間には信号線同士が交差することが
なく、クロストークの心配がない。

全体の様子を第５図の概略図を示すと、奇数ブロックか
ら偶数ブロックへと配線群13で接続する場合は、受光素
子アレイ11の上側に配置され、偶数ブロックから奇数ブ
ロックへと配線群13で接続する場合は、受光素子アレイ
11の下側に配置される。そのため、奇数ブロックから偶
数ブロックへの配線群13と偶数ブロックから奇数ブロッ
クへの配線群13とが交差することがなく、クロストーク
の心配がない。

本実施例においては、第Ｎブロックを偶数ブロックであ
るとすると、第１ブロックの下側に駆動用IC15aを設け
たのと同様に、偶数ブロックの第Ｎブロックの下側に駆
動用IC15bを設ける。ここで、駆動用IC15a内のアナログ
スイッチSW1〜SWnには、信号線１′〜ｎ′の順で接続さ
れている。そして、第Ｎブロックの薄膜トランジスタT
N,1〜TN,nのソース電極42がそれぞれ接続する信号線は
駆動用IC15bに接続されるが、駆動用IC15b内のアナログ
スイッチSW1〜SWnには、駆動用IC15aから続いている信
号線が信号線ｎ′〜１′の順でそれぞれ接続されること
になる。

駆動用IC15a、15b内のアナログスイッチSW1〜SWnに接続
されるｎ本の共通信号線14は、配線群13から引き出さ
れ、この配線群13の信号線の配線中に蓄積された電荷に
よって共通信号線14の電位が変化し、この電位値をアナ
ログスイッチの動作により出力線17（COM1、２）に抽出
するようになっている。ここで、駆動用IC15a、15bにお
いては、アナログスイッチSW1〜SWnの順で信号線の電位
値を読み出すこととなっている。

次に、本実施例のイメージセンサの製造方法について説
明すると、ガラス等の基板21上にクロム（Cr1）をDCス
パッタ法で着膜し、電荷転送部12の薄膜トランジスタ
（TFT）のゲート電極25のパターンをフォトリソエッチ
ングで形成し、この上にTFTのゲート絶縁層となる絶縁
層26、ａ−Si:H層の半導体活性層27とトップ絶縁層29を
着膜し、ゲート電極25に対応するようトップ絶縁層29の
パターンを形成する。

この上にオーミックコンタクト層28のn⁺a−Si:H層を着
膜し、更にTFTのドレイン電極41とソース電極42、受光
素子部分の金属電極22となるクロム層（Cr2）を着膜す
る。

そして受光素子部分の光導電層23、透明電極24を着膜
し、透明電極24と光導電層23をフォトリソエッチングで
個別化し、次にフォトリソエッチングで金属電極22、ド
レイン電極41とソース電極42のCr2をパターニングし、T
FT部分をHF₄とO₂の混合ガスでエッチングを行うと、Cr2
と絶縁層のない部分がエッチングされ、ａ−Si:H層の半
導体活性層27とn⁺a−Si:H層のオーミックコンタクト層2
8のパターンが形成される。

その上にポリイミドの絶縁層を形成し、必要箇所にコン
タクトホールを設けて、アルミニウムの配線群13が形成
される。

本実施例においては、配線群13をポリイミドの絶縁層の
上にアルミニウムで形成したのは、金属層の内、最上層
にあたるため、膜厚を厚くすることが可能となり、シー
ト抵抗を小さくすることができ、このように配線が長い
場合には、特に抵抗値を抑えるのに有利となるからであ
る。

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。

受光素子アレイ11上に配置された原稿（図示せず）に光
源（図示せず）からの光が照射されると、その反射光が
受光素子（フォトダイオードPD）に照射し、原稿の濃淡
に応じた電荷を発生させ、受光素子11″の寄生容量等に
蓄積される。ゲートパルス発生回路（図示せず）からゲ
ート信号線Gnを経由して伝達されたゲートパルスφＧに
基づき薄膜トランジスタＴがオンの状態になると、フォ
トダイオードPDと共通信号線14側を接続して受光素子1
1″の寄生容量等に蓄積された電荷を配線群13の配線容
量に転送蓄積される。具体的に第１ブロックのフォトダ
イオードP1,1〜P1,nに電荷が発生した場合について説明
すると、ゲートパルス発生回路からゲートパルスφG1が
印加されると、薄膜トランジスタT1,1〜T1,nがオンの状
態になり、フォトダイオードP1,1〜P1,nに発生した電荷
が配線群13全般に均一に分散して転送蓄積される。つま
り、フォトダイオードP1,1の電荷は信号線１′全般の配
線容量へ、フォトダイオードP1,2の電荷は信号線２′全
般の配線容量へ、そしてフォトダイオードP1,nの電荷は
信号線ｎ′全般の配線容量へと転送蓄積される。

次に、第１図と第５図に示すように、本実施例では２個
の駆動用IC15a、15bを設けているため、２個の駆動用IC
15a、15b相互の動作関係を説明する。２個の駆動用IC15
a、15bは、第６図に示すようにそれぞれ接続されてい
て、駆動用IC15aには外部より配線容量に生じる電位の
読み出しを開始するスタート信号φｓを読み込む構成と
なっており、スタート信号φｓを信号読み込み端子ST1
で読み込むと、第１ブロックに関する配線容量の電位を
駆動用IC15a内に読み込み、駆動用IC15a内のスイッチSW
1〜SWnを順次オンにして第１ブロックのフォトダイオー
ドP1,1〜P1,nで発生し、信号線１′〜ｎ′の配線容量に
蓄積された電荷をCOM1より読み出すこととなる。

第１ブロックの読み出しが終了した場合、信号が駆動用
IC15a内の信号発生端子CR1から駆動用IC15b内の信号読
み込み端子ST2及びCS2に伝達され、当該信号を受け取っ
た駆動用IC15bは、駆動用IC15b内のスイッチSW1〜SWnを
順次オンにして第２ブロックのフォトダイオードP2,P2,
2で発生し、信号線１′〜ｎ′の配線容量に蓄積された
電荷をCOM2より読み出すこととなる。端子ST2と端子CS2
は、内部でOR回路に接続されているため、いずれか一方
に信号が入力されると、駆動用IC15bが動作可能な状態
となり、１ブロック（ここでは第２ブロック）の電荷を
読むように作動する。

さらに、第２ブロックの読み出しが終了した場合、信号
が駆動用IC15b内の信号発生端子CR2から駆動用IC15a内
の信号読み込み端子CS1に伝達され、当該信号を受け取
った駆動用IC15aは、第３ブロックに関する電荷をCOM1
より読み出すこととなる。端子CS1も端子CS2と同様に信
号が伝えられると、駆動用IC15aが特作可能な状態とな
り、１ブロック（ここでは第３ブロック）の電荷を読む
ように作動する。

このようにして、受光素子アレイ11の第１ブロックから
第Ｎブロックまでの電荷を駆動用IC15aのCOM1と駆動用I
CbのCON2から交互に読み出すこととなっており、端子CR
1より信号が発生した時に、COM1からの出力は端子CS1に
信号が入るまでオフになり、同様に、端子CS2より信号
が発生した時に、COM2からの出力は端子CS2に信号が入
るまでオフになる。

駆動用IC15a、15bには、外部から一定間隔でクロックパ
ルスφCKが送り込まれており、、上記COM1とCOM2からの
交互の出力動作によって、第Ｎブロックの電荷の読取り
を行なって、駆動用ICの動作が終了し、原稿の１ライン
の読取りが終了する。

そして、COM1とCOM2を連結させて、COM1とCOM2から交互
にCOMに出力された画像信号は、第１ブロックから第Ｎ
ブロックまでの全体の画像信号となる。

このように、駆動用IC15aで奇数ブロックに関する電荷
を読み出し、駆動用IC15bで偶数ブロックに関する電荷
を読み出すようにしているのは、第７図で示す奇数偶数
ブロックにおける電荷の読み出し順位（方向）が反対に
なるからである。つまり、駆動用IC15aは、信号線１′
〜ｎ′に蓄積された電荷をアナログスイッチSW1〜SWnで
信号線１′〜ｎ′の順で読み取り、COM1より出力するよ
うになっているので、第１ブロック〜第Ｎブロックの電
荷を読み出そうとすれば、奇数ブロックではフォトダイ
オードPDの１番目〜ｎ番目の電荷が信号線１′〜ｎ′に
蓄積されるため、信号線１′〜ｎ′の順で読み出すよう
になっているが、偶数ブロックではフォトダイオードPD
の一番目〜ｎ番目の電荷が信号線ｎ′〜１′に蓄積され
ため、信号線ｎ′〜１′の順で読み出すようになるの
で、偶数ブロックでは信号の読み出し順序が逆になる。
そこで、駆動用IC15aでは奇数ブロックでの電荷のみを
選択的に読み出すこととする。

その反対に、駆動用IC15bでは偶数ブロックでの電荷を
読み出しが正常に行われる。つまり、偶数ブロックでは
フォトダイオードPDの１番目〜ｎ番目の電荷が信号線
ｎ′〜１′に蓄積されるが、駆動用IC15bでは信号線
ｎ′〜１′の電荷の順で読み取り、COM2で出力するよう
になっているので、COM2には、偶数ブロックのフォトダ
イオードPDの１番目〜ｎ番目で発生した電荷を画像信号
として出力されることになる。逆に、奇数ブロックにお
いてはフォトダイオードPDのｎ番目〜１番目で発生した
電荷を画像信号として出力されることになる。そのため
駆動用IC15bでは偶数ブロックでの電荷のみを選択的に
読み出すこととする。

以上のように駆動用IC15a、15bがそれぞれ奇数、偶数ブ
ロックを選択的にCOM1とCOM2から出力し、それらを交互
に総合してCOMより出力すると、第７図のCOMに示すよう
に、第１ブロック〜第Ｎブロックの画像信号を順次出力
するができる。

本実施例によれば、複数の受光素子11″を１ブロックと
し、隣接するブロック単位に主走査方向に対して交互に
配線を接続するようにし、更にブロック内の各受光素子
11″に接続する薄膜トランジスタのソース電極42と隣接
するブロック内の各受光素子11″に接続する薄膜トラン
ジスタのソース電極42との間の配線が、ブロック内の薄
膜トランジスタのソース電極42と隣接するブロック内の
薄膜トランジスタのソース電極42との距離の近い順に接
続し、接続した配線は短い方の配線を受光素子アレイ11
側に順に配置するようにしているので、信号線同士が交
差することがなく、配線群13が相互に影響し合うことが
なく、配線群13の配線容量に蓄積された電荷を正確に読
み出すことができ、クロストーク等の発生を防止して、
イメージセンサの階調の再現性を向上させる効果があ
る。

また、本実施例においては、駆動用ICを２個設けて、一
方の駆動用IC15aで奇数ブロックで発生した電荷を読み
出すようにし、他方の駆動用IC15bで偶数ブロックで発
生した電荷を読み出すようにして、両方の駆動用ICから
の出力を合成させて画像信号としているので、１個の駆
動用ICで画像信号を出力する場合より出力処理が容易と
なる効果がある。

また、第８図の等価回路に示すように、１個の駆動用IC
で画像信号を出力処理することも可能である。この場
合、上述したように１個の駆動用ICで画像信号を出力し
ようとすると、奇数ブロックと偶数ブロックにおける電
荷の読み出し順位（方向）が反対になるため、外部回路
のメモリ（図示せず）に一旦入力して、画像信号の出力
順位を変えて時系列的に出力することが必要である。こ
の実施例によれば、駆動用ICが２個から１個に減少する
ので、コスト低減、センサ部のスペースの縮小、ワイヤ
ボンディング数の減少による歩留りの向上が図られる。

さらに、以上の構成に加えて、各々の信号線の間にグラ
ンド線を平行に配線するば、並列する信号線同士のクロ
ストークの影響もなくすことができ、また信号線におけ
る配線容量も増やすことが可能である。

また、本実施例によれば、受光素子11″の上部の透明電
極24より上層のアルミニウム層を用いて受光素子と隣接
する受光素子との間を通過させる配線を構成しているた
め、受光素子と隣接する受光素子との間の間隔を広くす
ることなく、そのため、イメージセンサの解像度を低下
させて性能を低下させることがなく、また受光素子の電
極と配線部分30bとの間での結合容量の発生が少なくな
り、配線群13の配線容量に蓄積された電荷を正確に読み
出すことができ、更に従来の製造プロセスを大幅に変更
させることがなく製造できる効果がある。また、配線群
13をアルミニウムで形成しているため、クロムで配線群
13を形成するより抵抗値が低く、配線群13の配線層が金
属層の中で最上層であるため、膜厚を厚くでき、シート
抵抗を小さくすることが可能であり、特に配線が長い場
合には抵抗値を抑えることができる効果がある。

また、別の実施例として、第９図（ａ）の平面説明図と
第９図（ａ）のＢ−Ｂ′部分の断面説明図である第９図
（ｂ）に示すように、基板21上にTFTのゲート電極25と
なるクロム（Cr1）を着膜して形成しているが、同時に
配線群13の内、受光素子と隣接する受光素子との間を通
過させる配線部分30cをクロム（Cr1）で形成し、それ以
外の配線群13は、絶縁層26にコンタクト部36を設けてポ
リイミド等の絶縁層の上にアルミニウムを用いて配線層
を形成することもできる。この配線群13の製造方法は、
基板21上にCr1を着膜し、TFTのゲート電極25のパターン
を形成する際に、受光素子と隣接する受光素子との間を
通過させる配線部分30cもフォトリソエッチングでパタ
ーンを形成し、受光素子11″と電荷転送部12を形成した
後で、コンタクト部36を設けてポリイミド等の絶縁層の
上にアルミニウムでそれ以外の配線層30を形成する。

この別の実施例によれば、受光素子11″の上部の金属電
極22より下層のクロム層（Cr1）を用いて受光素子と隣
接する受光素子との間を通過させる配線を構成している
ため、受光素子と隣接する受光素子との間の間隔を広く
することなく、そのため、イメージセンサの解像度を低
下させて性能を低下させることがなく、また受光素子の
電極と配線部分30cとの間での結合容量の発生が少なく
なり、配線群13の配線容量に蓄積された電荷を正確に読
み出すことができ、更に従来の製造プロセスを大幅に変
更させることがなく製造できる効果がある。また、受光
素子の金属電極22の下層を配線が通過するので、配線部
分30cの配線幅を自由に取ることができ、更に金属電極2
2に一定のバイアス電圧が掛っているため、隣接する受
光素子の電圧変化の影響（クロストーク）が受光素子間
を通過する配線部分30cに及ぶのを、この金属電極22で
シールドする効果がある。

（発明の効果）請求項１記載の発明によれば、受光素子を形成する上下
の電極層より上層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる効果がある。

請求項２記載の発明によれば、受光素子を形成する上下
の電極層より下層の金属層を用いて受光素子と隣接する
受光素子との間を通過させる配線を構成することとして
いるので、受光素子と隣接する受光素子との間の間隔を
広くすることなく、そのため、イメージセンサの解像度
を低下させてイメージセンサの性能を低下させることが
なく、また受光素子の導通層と配線部分との間での結合
容量の発生が少なくなり、配線容量に蓄積された電荷を
正確に読み出すことができ、更に従来の製造プロセスを
大幅に変更させることがなく製造できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの等価
回路図、第２図（ａ）は本発明の一実施例に係るイメー
ジセンサの受光素子、電荷転送部と配線群の一部の平面
説明図、第２図（ｂ）は第２図（ａ）のＡ−Ａ′部分の
断面説明図、第３図は受光素子部分の断面説明図、第４
図は電荷転送部の断面説明図、第５図は本発明の一実施
例に係るイメージセンサの配線群の概略図、第６図は本
発明の一実施例に係るイメージセンサの駆動用ICの接続
構成図、第７図は第６図の駆動用ICからの出力説明図、
第８図は本発明の別の実施例に係るイメージセンサの等
価回路図、第９図（ａ）は本発明の別の実施例に係るイ
メージセンサの受光素子、電荷転送部と配線群の一部の
平面説明図、第９図（ｂ）は第９図（ａ）のＢ−Ｂ′部
分の断面説明図、第10図は従来のイメージセンサの等価
回路図、第11図は第10図における多層配線構造の平面説
明図、第12図は第11図のＣ−Ｃ′の断面説明図である。 11、51……受光素子アレイ 12、52……電荷転送部 13、……配線群 14、54……共通信号線 15、55……駆動用IC 17、57……出力線 21……基板 22……金属電極 23……光導電層 24……透明電極 25……ゲート電極 26……絶縁層 27……半導体活性層 28……オーミックコンタクト層 29……トップ絶縁層 30……配線層 31……下層信号線 32……上層信号線 33……絶縁層 34……コンタクトホール 35……コンタクト部 41……ドレイン電極 42……ソース電極 53……多層配線

Claims

【特許請求の範囲】

【請求項１】上下の電極層を有する複数の受光素子を１
ブロックとして複数ブロックを有する受光素子アレイ
と、前記受光素子で発生した電荷をブロック毎に転送す
る前記複数の受光素子にそれぞれ接続する複数のスイッ
チング素子と、前記電荷を画像信号として出力する前記
複数のスイッチング素子にそれぞれ接続する複数の配線
とを有するイメージセンサにおいて、前記複数の配線を前記受光素子アレイにおける受光素子
と隣接する受光素子との間をそれぞれ通過させることと
し、通過させる配線部分が前記受光素子を形成する上下
の電極層より上層の金属層を用いて形成したことを特徴
とするイメージセンサ。
【請求項２】上下の電極層を有する複数の受光素子を１
ブロックとして複数ブロックを有する受光素子アレイ
と、前記受光素子で発生した電荷をブロック毎に転送す
る前記複数の受光素子にそれぞれ接続する複数のスイッ
チング素子と、前記電荷を画像信号として出力する前記
複数のスイッチング素子にそれぞれ接続する複数の配線
とを有するイメージセンサにおいて、前記複数の配線を前記受光素子アレイにおける受光素子
と隣接する受光素子との間をそれぞれ通過させることと
し、通過させる配線部分が前記受光素子を形成する上下
の電極層より下層の金属層を用いて形成したことを特徴
とするイメージセンサ。