JPH0752733B2 - 配線構造体の形成方法 - Google Patents
配線構造体の形成方法Info
- Publication number
- JPH0752733B2 JPH0752733B2 JP2097818A JP9781890A JPH0752733B2 JP H0752733 B2 JPH0752733 B2 JP H0752733B2 JP 2097818 A JP2097818 A JP 2097818A JP 9781890 A JP9781890 A JP 9781890A JP H0752733 B2 JPH0752733 B2 JP H0752733B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- aluminum
- metal
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/12743—Next to refractory [Group IVB, VB, or VIB] metal-base component
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、基板上の半導体素子即ちデバイスを相互に接
続する素子構造に関し、さらには、配線構造、特に、銅
成分の少ない銅アルミニウム導体を含む配線構造体をス
パッタリングにより形成する方法に関する。
続する素子構造に関し、さらには、配線構造、特に、銅
成分の少ない銅アルミニウム導体を含む配線構造体をス
パッタリングにより形成する方法に関する。
B.従来の技術 ここ数年、半導体産業では、素子間の接続に幅の狭い相
互接続部が用いられている。このような素子の性能は、
将来、素子をサブミクロン・レベルで相互に接続した場
合の性能にとどまるとみられている。サブミクロン・レ
ベルでは、技術上いろいろな問題の生じることが分かっ
ている。アルミニウムは、相互接続用の金属として好ん
で用いられるが、素子が小さくなり、電流密度が低下す
ると、純粋なアルミニウムではエレクトロマイグレーシ
ョン（電解拡散）やヒロック（小丘）の成長といった問
題が起きやすい。純粋なアルミニウムと伴うこのような
問題を解決するため、銅とアルミニウムの合金が用いら
れる。しかし、銅とアルミニウムの割合が多いと（２％
以上）、ドライエッチングが難しくなり、腐食しやすい
ことが分かっている。
互接続部が用いられている。このような素子の性能は、
将来、素子をサブミクロン・レベルで相互に接続した場
合の性能にとどまるとみられている。サブミクロン・レ
ベルでは、技術上いろいろな問題の生じることが分かっ
ている。アルミニウムは、相互接続用の金属として好ん
で用いられるが、素子が小さくなり、電流密度が低下す
ると、純粋なアルミニウムではエレクトロマイグレーシ
ョン（電解拡散）やヒロック（小丘）の成長といった問
題が起きやすい。純粋なアルミニウムと伴うこのような
問題を解決するため、銅とアルミニウムの合金が用いら
れる。しかし、銅とアルミニウムの割合が多いと（２％
以上）、ドライエッチングが難しくなり、腐食しやすい
ことが分かっている。
相互接続金属としての銅アルミニウムを改良するため
に、銅アルミニウムと耐熱性金属の層が提案されていう
（米国特許第4017890号）。この特許が示す方法では、
高電流が流れる幅の狭い金属間ストライプが、半導体、
集積回路などの基体上に形成される。この導電性ストラ
イプには、アルミニウムまたは銅アルミニウムと少なく
とも１つの遷移金属が含まれる。銅アルミニウムと遷移
金属と組み合わせでは、銅アルミニウムにみられるエレ
クトロマイグレーションに問題を改善することが知られ
ているが、エッチングや腐食の問題およびヒロックを完
全になくすという課題は解決されていない。
に、銅アルミニウムと耐熱性金属の層が提案されていう
（米国特許第4017890号）。この特許が示す方法では、
高電流が流れる幅の狭い金属間ストライプが、半導体、
集積回路などの基体上に形成される。この導電性ストラ
イプには、アルミニウムまたは銅アルミニウムと少なく
とも１つの遷移金属が含まれる。銅アルミニウムと遷移
金属と組み合わせでは、銅アルミニウムにみられるエレ
クトロマイグレーションに問題を改善することが知られ
ているが、エッチングや腐食の問題およびヒロックを完
全になくすという課題は解決されていない。
従来から知られているが、ヒロックは、金属相互接続ラ
インの熱膨張係数と基板のそれが大きく異なることから
生じる。ヒロックを抑えるために、相互接続金属の単層
の代わりに多層構造が採用される。アルミニウムの多層
構造またはアルミニウムと耐熱性金属層の多層構造を用
いれば、ヒロックの形成を抑えられることが分かってい
る。その場合、代表的な相互接続金属構造は、アルミニ
ウムとシリコンの化合物にチタンなどの耐熱性金属層を
被着した層構造である（1988年のIEEEの記事、「多段相
互接続部のアルミニウム／シリコンとチタンの同質薄膜
層（Homogeneous and Layered Films of Aluminium/Sil
icon with Titanium forMultilevel Interconnects）」
−−1985年６月25、26日のＶ−MIC会議（Ｖ−MIC conf
erence）−−を参照のこと）。
インの熱膨張係数と基板のそれが大きく異なることから
生じる。ヒロックを抑えるために、相互接続金属の単層
の代わりに多層構造が採用される。アルミニウムの多層
構造またはアルミニウムと耐熱性金属層の多層構造を用
いれば、ヒロックの形成を抑えられることが分かってい
る。その場合、代表的な相互接続金属構造は、アルミニ
ウムとシリコンの化合物にチタンなどの耐熱性金属層を
被着した層構造である（1988年のIEEEの記事、「多段相
互接続部のアルミニウム／シリコンとチタンの同質薄膜
層（Homogeneous and Layered Films of Aluminium/Sil
icon with Titanium forMultilevel Interconnects）」
−−1985年６月25、26日のＶ−MIC会議（Ｖ−MIC conf
erence）−−を参照のこと）。
この金属層構造は、抵抗率が低くてヒロックのない、相
互接続金属が得られるよう改良されている。たとえばタ
ングステン・チタニウムや窒化チタニウムのバリア金属
をアルミニウム・シリコンの下に加えて、コンタクト・
スパイクを防ぎ、アルミニウム・シリコン合金に三元化
合物が形成されるのを防ぐという改良例がある（1987年
秋のMRSシンポジウム（MRS Symposia）の資料「VLSIの
多層相互接続部（Multilayered Interconnections for
VLSI）」を参照）。
互接続金属が得られるよう改良されている。たとえばタ
ングステン・チタニウムや窒化チタニウムのバリア金属
をアルミニウム・シリコンの下に加えて、コンタクト・
スパイクを防ぎ、アルミニウム・シリコン合金に三元化
合物が形成されるのを防ぐという改良例がある（1987年
秋のMRSシンポジウム（MRS Symposia）の資料「VLSIの
多層相互接続部（Multilayered Interconnections for
VLSI）」を参照）。
このほか、抵抗率を抑え、平坦度を高めた、欠陥のない
構造を得る素子相互接続構造も提案されている。
構造を得る素子相互接続構造も提案されている。
たとえばIBM TDB（IBM Technical Disclosure Bullet
in）、1979年４月号、Vol.21、No.11の4527ないし4528
頁には、スパッタ蒸着による相互接続金属の改良が提案
されている。さらに、IBM TDB、1984年、Vol.17、No.1
Aおよび同1978年７月号、Vol.21、No.2には、キャップ
層によって性能を高める方法が示されている。しかし、
抵抗率の低減、ヒロックの防止、耐食性、エッチング性
という相互接続金属構造の性能基準をすべて満足する構
造は発見されていない。
in）、1979年４月号、Vol.21、No.11の4527ないし4528
頁には、スパッタ蒸着による相互接続金属の改良が提案
されている。さらに、IBM TDB、1984年、Vol.17、No.1
Aおよび同1978年７月号、Vol.21、No.2には、キャップ
層によって性能を高める方法が示されている。しかし、
抵抗率の低減、ヒロックの防止、耐食性、エッチング性
という相互接続金属構造の性能基準をすべて満足する構
造は発見されていない。
C.発明が解決しようとする課題 本発明の主な目的は、基板上で素子相互を接続するため
に、エレクトロマイグレーション特性に優れ、重量比で
２％未満の銅を含有しスパッタリング付着され銅アルミ
ニウム導体を含む配線構造体の形成方法を提供すること
にある。
に、エレクトロマイグレーション特性に優れ、重量比で
２％未満の銅を含有しスパッタリング付着され銅アルミ
ニウム導体を含む配線構造体の形成方法を提供すること
にある。
本発明の他の目的は、ヒロックがなく、ドライエッチン
グが可能で、耐食性を持つ多層相互接続メタラジー構造
から成る配線構造体の形成方法を提供することにある。
グが可能で、耐食性を持つ多層相互接続メタラジー構造
から成る配線構造体の形成方法を提供することにある。
本発明の他の目的は、抵抗率の低い多層相互接続メタラ
ジー構造を含む配線構造体の形成方法を提供することに
ある。
ジー構造を含む配線構造体の形成方法を提供することに
ある。
D.課題を解決するための手段 概略的に云えば、本発明による低い銅濃度のアルミニウ
ム導体層を含む多層構造の相互接続メタラジーの形成方
法は、重量比で２％未満の銅含有のアルミニウム（単
に、銅アルミニウムと呼ぶ）の導体層と、該導体層の下
側及び上側に隣接した4A族元素及びアルミニウムの金属
間化合物層とを、スパッタリング付着しアニールするこ
とにより、形成することを特徴とする。
ム導体層を含む多層構造の相互接続メタラジーの形成方
法は、重量比で２％未満の銅含有のアルミニウム（単
に、銅アルミニウムと呼ぶ）の導体層と、該導体層の下
側及び上側に隣接した4A族元素及びアルミニウムの金属
間化合物層とを、スパッタリング付着しアニールするこ
とにより、形成することを特徴とする。
本発明の構成は次の通りである。
1.基板の接点領域上に4A族元素の金属材料の比較的薄い
第１の層をスパッタリングにより付着する工程、 重量比で２％未満で耐食性に実質的に影響を及ぼさせな
い少量の銅を含有した銅アルミニウム組成のターゲット
材を準備し、このターゲット材から前記銅アルミニウム
組成の比較的厚い第２の層をスパッタリングにより前記
第１の層上に付着する工程、 4A族元素の金属材料の比較的薄い第３の層をスパッタリ
ングにより前記第２の層上に付着する工程、 前記第１、第２及び第３の層を含む積層体をアニーリン
グ雰囲気の下で加熱することにより前記第１及び第３の
層に前記4A族元素及びアルミニウムの金属間化合物を形
成する工程、 とより成る配線構造体の形成方法。
第１の層をスパッタリングにより付着する工程、 重量比で２％未満で耐食性に実質的に影響を及ぼさせな
い少量の銅を含有した銅アルミニウム組成のターゲット
材を準備し、このターゲット材から前記銅アルミニウム
組成の比較的厚い第２の層をスパッタリングにより前記
第１の層上に付着する工程、 4A族元素の金属材料の比較的薄い第３の層をスパッタリ
ングにより前記第２の層上に付着する工程、 前記第１、第２及び第３の層を含む積層体をアニーリン
グ雰囲気の下で加熱することにより前記第１及び第３の
層に前記4A族元素及びアルミニウムの金属間化合物を形
成する工程、 とより成る配線構造体の形成方法。
2.前記アニーリング工程に先立って、前記積層体を、所
定のマスクを介して反応性イオン・エッチング雰囲気に
曝らすことにより、配線パターンを形成する工程を含む
ことを特徴とする請求項１記載の方法。
定のマスクを介して反応性イオン・エッチング雰囲気に
曝らすことにより、配線パターンを形成する工程を含む
ことを特徴とする請求項１記載の方法。
アルミニウムに銅を添加することにより、エレクトロマ
イグレーションが改善される一方、添加量によってはア
ルミニウムの耐食性を劣化させることは周知である。本
発明によれば、耐食性を実質的に劣化させない程度の少
量に対応する重量比で２％未満の銅を含有する銅アルミ
ニウム導体層をスパッタリングで形成すると、真空蒸着
により形成された蒸着膜に比べて、付着膜内におけるシ
ータ粒子の分布がより均一になることが判った（即ち、
シータ層が形成されない。一般に、シータ相の形成は耐
食性及びエレクトロマイグレーションに悪影響を及ぼす
ことが知られている）。
イグレーションが改善される一方、添加量によってはア
ルミニウムの耐食性を劣化させることは周知である。本
発明によれば、耐食性を実質的に劣化させない程度の少
量に対応する重量比で２％未満の銅を含有する銅アルミ
ニウム導体層をスパッタリングで形成すると、真空蒸着
により形成された蒸着膜に比べて、付着膜内におけるシ
ータ粒子の分布がより均一になることが判った（即ち、
シータ層が形成されない。一般に、シータ相の形成は耐
食性及びエレクトロマイグレーションに悪影響を及ぼす
ことが知られている）。
次に、本発明の方法を実施例について説明する。
F.実施例 第１図は、本発明の方法により形成された多層構成の配
線構造体の断面図である。これは、アニール処理した後
の構造体である。
線構造体の断面図である。これは、アニール処理した後
の構造体である。
この図では、４層構造の配線構造体が、素子基板６上の
接点領域の導体スタッドに接触して付着されている。こ
の導体スタッド106の周りには、絶縁層８が付着されて
いる。この４層構造は、スパッタリングにより順次に付
着された下側チタン層12、銅アルミニウムの導体層14、
上側チタン層16及び導体層18より成り、この４層構造を
アニール処理すると、アルミニウムが上記両チタン層内
に溶解して上記チタン層の一部又は全部が金属間化合物
TiAl3に変換する。TiAl3層の厚さは700Åである。アニ
ール処理後の導体層14の厚さは8,500Åである。この実
施例では、重量比99.5％のアルミニウム及び0.5％の銅
の組成（以下、0.5％アルミニウムと略称する）が導体
層14として使用されたが、後述のように２％未満のアル
ミニウム組成の材料が導体層として使用できることは勿
論である。本明細書中、スパッタリングによる付着は、
スパッタ蒸着と略称する。この上側チタン層又はTiAl3
層16の上に、厚さが約1000Aないし500Aの0.5％銅アルミ
ニウム層又は純アルミニウム層18がスパッタ蒸着され
る。この配線構造体を複数段に積み重ねてもよいことを
勿論である。
接点領域の導体スタッドに接触して付着されている。こ
の導体スタッド106の周りには、絶縁層８が付着されて
いる。この４層構造は、スパッタリングにより順次に付
着された下側チタン層12、銅アルミニウムの導体層14、
上側チタン層16及び導体層18より成り、この４層構造を
アニール処理すると、アルミニウムが上記両チタン層内
に溶解して上記チタン層の一部又は全部が金属間化合物
TiAl3に変換する。TiAl3層の厚さは700Åである。アニ
ール処理後の導体層14の厚さは8,500Åである。この実
施例では、重量比99.5％のアルミニウム及び0.5％の銅
の組成（以下、0.5％アルミニウムと略称する）が導体
層14として使用されたが、後述のように２％未満のアル
ミニウム組成の材料が導体層として使用できることは勿
論である。本明細書中、スパッタリングによる付着は、
スパッタ蒸着と略称する。この上側チタン層又はTiAl3
層16の上に、厚さが約1000Aないし500Aの0.5％銅アルミ
ニウム層又は純アルミニウム層18がスパッタ蒸着され
る。この配線構造体を複数段に積み重ねてもよいことを
勿論である。
次に、この配線構造体の形成方法について説明する。
第２図では、プレーナ絶縁物８とコンタクト・スタッド
10に、IVA族の金属層12がスパッタ蒸着されている。層1
2は次のように蒸着される。素子をつなぐ金属スタッド1
0が形成された後、半導体ウェハが、減圧されたスパッ
タリング装置に送られる。ここでスパッタ洗浄により、
ウェハ上に形成されたコンタクト金属10から酸化物が取
り除かれる。この直接スパッタ洗浄は、通常は、高圧の
アルゴン雰囲気中で低電力で（約1,000ワット）約５分
間行われる穏やかな洗浄である。
10に、IVA族の金属層12がスパッタ蒸着されている。層1
2は次のように蒸着される。素子をつなぐ金属スタッド1
0が形成された後、半導体ウェハが、減圧されたスパッ
タリング装置に送られる。ここでスパッタ洗浄により、
ウェハ上に形成されたコンタクト金属10から酸化物が取
り除かれる。この直接スパッタ洗浄は、通常は、高圧の
アルゴン雰囲気中で低電力で（約1,000ワット）約５分
間行われる穏やかな洗浄である。
スパッタ洗浄の後、第１段の金属層12が被着される。こ
の層は、IVA族の金属（チタンが望ましい）をウェハ前
面の素子接続金属10に被着したものである。層12の被着
は、超高純度チタンのターゲットから、毎分約60Åの速
度で、高圧、高純度のアルゴン・プラズマを低電力で供
給して行われる。チタンは約250Åの厚さまで被着させ
るのが望ましい。
の層は、IVA族の金属（チタンが望ましい）をウェハ前
面の素子接続金属10に被着したものである。層12の被着
は、超高純度チタンのターゲットから、毎分約60Åの速
度で、高圧、高純度のアルゴン・プラズマを低電力で供
給して行われる。チタンは約250Åの厚さまで被着させ
るのが望ましい。
第３図は、層12が形成された後、相互接続メタライゼー
ション層14が重ね被着される。相互接続金属14は銅0.5
％アルミニウム（厚さは約9,500Å）とするのが望まし
い。この銅アルミニウムは、直流マグネトロンを用い
て、あらかじめ超高純度の合金とした、銅が重量比で0.
5％（代表値）の銅アルミニウムのターゲットから、高
純度アルゴン・プラズマ中で蒸着速度を毎分約1,500Å
として高電力で被着される。
ション層14が重ね被着される。相互接続金属14は銅0.5
％アルミニウム（厚さは約9,500Å）とするのが望まし
い。この銅アルミニウムは、直流マグネトロンを用い
て、あらかじめ超高純度の合金とした、銅が重量比で0.
5％（代表値）の銅アルミニウムのターゲットから、高
純度アルゴン・プラズマ中で蒸着速度を毎分約1,500Å
として高電力で被着される。
前記の銅アルミニウムの相互接続金属14の上には、先に
被着された金属層12と同様に、IVA族の金属が250Åの厚
さに被着される。前記の層16の蒸着方法、組成、厚さ
は、前に被着された層12と同一である（第４図）。
被着された金属層12と同様に、IVA族の金属が250Åの厚
さに被着される。前記の層16の蒸着方法、組成、厚さ
は、前に被着された層12と同一である（第４図）。
第５図では、前記の金属層16の上に、適当なキャップ層
18が重ね被着され、この段での相互接続金属が完成す
る。キャップ層18は、銅0.5％アルミニウムを、上記の
0.5％銅アルミニウムの導体層14と同じように被着する
のが望ましい。この層の目的は、１）金属層16のオーバ
エッチングを防ぐこと、２）後工程のレジスト処理中に
光の反射量を制限すること、および３）後処理中の腐食
に対する保護層とすること、にある。したがって、この
層は、後工程で光の反射量を抑えるという条件と、保護
陽極として被覆層を設けるという条件を同じように満足
するものであればよい（純アルミニウムなど）。
18が重ね被着され、この段での相互接続金属が完成す
る。キャップ層18は、銅0.5％アルミニウムを、上記の
0.5％銅アルミニウムの導体層14と同じように被着する
のが望ましい。この層の目的は、１）金属層16のオーバ
エッチングを防ぐこと、２）後工程のレジスト処理中に
光の反射量を制限すること、および３）後処理中の腐食
に対する保護層とすること、にある。したがって、この
層は、後工程で光の反射量を抑えるという条件と、保護
陽極として被覆層を設けるという条件を同じように満足
するものであればよい（純アルミニウムなど）。
第６図では、金属18の上に多層フォトレジスト（20、2
2、24）が塗布され、この重ね相互接続金属のパターン
が形成される。フォトレジスト処理は、任意の方法を組
み合わせて行える。特にこの目的には、単層フォトレジ
ストのほか多層レジストも適している。
2、24）が塗布され、この重ね相互接続金属のパターン
が形成される。フォトレジスト処理は、任意の方法を組
み合わせて行える。特にこの目的には、単層フォトレジ
ストのほか多層レジストも適している。
第６図に示した多層レジストでは、第１のレジスト20が
約1.8μｍの厚さに塗布される。このレジストは、実施
例ではジアゾ・キノン・ノボラックのフォトレジストで
ある。レジスト20のベーキングは、実施例では約200℃
の窒素雰囲気のオーブン内で30分間行われる。レジスト
20は、後の金属の反応性イオン・エッチング（RIE）処
理中に保護層として働く。
約1.8μｍの厚さに塗布される。このレジストは、実施
例ではジアゾ・キノン・ノボラックのフォトレジストで
ある。レジスト20のベーキングは、実施例では約200℃
の窒素雰囲気のオーブン内で30分間行われる。レジスト
20は、後の金属の反応性イオン・エッチング（RIE）処
理中に保護層として働く。
前記のレジスト20の上には、HMDS（ヘキサメチルディシ
ラゼイン）などのシリル化剤22が200Åの厚さに被着さ
れる。HMDS 22は、現像レジスト層24のパターンを形成
するために行われる酸素の反応性イオン・エッチングに
対して保護層となる。
ラゼイン）などのシリル化剤22が200Åの厚さに被着さ
れる。HMDS 22は、現像レジスト層24のパターンを形成
するために行われる酸素の反応性イオン・エッチングに
対して保護層となる。
前記HMDS層22の上には、現像レジスト層24が0.9ないし
1.2μｍの厚さに被着される。レジスト20と同様、現像
レジスト24は、ジアゾ・キノン・ノボラックのポジ・レ
ジストである。次にHMDS 22と現像レジスト層24のベー
キングが、85℃で25分間、ホット・プレート上で行われ
る。
1.2μｍの厚さに被着される。レジスト20と同様、現像
レジスト24は、ジアゾ・キノン・ノボラックのポジ・レ
ジストである。次にHMDS 22と現像レジスト層24のベー
キングが、85℃で25分間、ホット・プレート上で行われ
る。
現像レジスト層24は次に、特定の露光装置とこれに関連
するマスクと合わせて用いられる際に、所定時間の間露
光される。露光後のパターンは、従来からの現像方法に
より、露光に応じた所定時間の間現像される。次にウェ
ハが洗浄・乾燥され、パターンが形成された上部の現像
層が、紫外線の露光により、所定時間の間（通常は５な
いし10分）UV硬化される。
するマスクと合わせて用いられる際に、所定時間の間露
光される。露光後のパターンは、従来からの現像方法に
より、露光に応じた所定時間の間現像される。次にウェ
ハが洗浄・乾燥され、パターンが形成された上部の現像
層が、紫外線の露光により、所定時間の間（通常は５な
いし10分）UV硬化される。
上部の現像レジスト24にパターンが形成された後、HMDS
22とレジスト層20は、除去して金属を露出できる状態
になる。HMDS 22とレジスト20は反応性イオン・エッチ
ング（RIE）によって除去される。これは、ウェハをプ
ラズマ装置に送り、HMDS層22と反応するプラズマ（CF4
など）に晒され、次にレジスト20と反応する別のプラズ
マ（O2など）で処理される。この後、HMDS層22とレジス
ト20の残留ポリマが、従来の洗浄用エッチ液の溶液中で
除去される。HMDS層22のレジスト20のこのRIEは、後で
下層の重ね金属層をRIEによって処理するために、リソ
グラフィ・マスクを所定の位置に準備するものである。
22とレジスト層20は、除去して金属を露出できる状態
になる。HMDS 22とレジスト20は反応性イオン・エッチ
ング（RIE）によって除去される。これは、ウェハをプ
ラズマ装置に送り、HMDS層22と反応するプラズマ（CF4
など）に晒され、次にレジスト20と反応する別のプラズ
マ（O2など）で処理される。この後、HMDS層22とレジス
ト20の残留ポリマが、従来の洗浄用エッチ液の溶液中で
除去される。HMDS層22のレジスト20のこのRIEは、後で
下層の重ね金属層をRIEによって処理するために、リソ
グラフィ・マスクを所定の位置に準備するものである。
このメタラジー構造のRIEは数段階で行われる。最初
に、メタライゼーション構造の上面の酸化物が破砕され
る。次に、RIEによって、ほとんどの金属が除去され
る。次に、前段での金属がすべて除去されるよう再びエ
ッチングが施される。最後に、金属の腐食を防ぐために
パシベーションが行われる。
に、メタライゼーション構造の上面の酸化物が破砕され
る。次に、RIEによって、ほとんどの金属が除去され
る。次に、前段での金属がすべて除去されるよう再びエ
ッチングが施される。最後に、金属の腐食を防ぐために
パシベーションが行われる。
代表的なRIEは、１台のウェハ装置において低圧で行わ
れる。上記のエッチングを段階を追って行う場合の典型
的なプラズマ組成、圧力、電力、および時間の組み合わ
せを表１に示した。このような組成、圧力、電力、およ
び時間は、特定の条件化の特定の装置を対象にしたもの
であることは、当業者には明らかであろう。前記の重ね
金属構造のエッチングを行う場合、表に示したものに応
じた時間、組成、圧力なども同じように適用できる。
れる。上記のエッチングを段階を追って行う場合の典型
的なプラズマ組成、圧力、電力、および時間の組み合わ
せを表１に示した。このような組成、圧力、電力、およ
び時間は、特定の条件化の特定の装置を対象にしたもの
であることは、当業者には明らかであろう。前記の重ね
金属構造のエッチングを行う場合、表に示したものに応
じた時間、組成、圧力なども同じように適用できる。
RIEが終了すると、ウェハのリンス、乾燥が行われる。
第７図は、金属のRIEによって、残留した現像レジスト
層24と、HMDS層22の大部分が除去され、金属表面にレジ
スト20が残った状態を示す。このレジスト20は、ウェハ
を約45分間、酸素プラズマ中に置くことによって除去で
きる。次にウェハは、短時間、室温の現像装置にかけら
れ、前のステップで形成された酸化物が除去される。ウ
ェハはここでまたリンス、乾燥される。
層24と、HMDS層22の大部分が除去され、金属表面にレジ
スト20が残った状態を示す。このレジスト20は、ウェハ
を約45分間、酸素プラズマ中に置くことによって除去で
きる。次にウェハは、短時間、室温の現像装置にかけら
れ、前のステップで形成された酸化物が除去される。ウ
ェハはここでまたリンス、乾燥される。
最終層であるレジスト20が除去された後、ウェハを400
℃のフォーミング・ガスのオーブンに入れることで、こ
の重ね金属をアニール処理すれば、銅アルミニウム層14
の上部と下部にTiAl3の金属間化合物層13、15が形成さ
れ、銅アルミニウム層14に結晶粒が成長する。
℃のフォーミング・ガスのオーブンに入れることで、こ
の重ね金属をアニール処理すれば、銅アルミニウム層14
の上部と下部にTiAl3の金属間化合物層13、15が形成さ
れ、銅アルミニウム層14に結晶粒が成長する。
第８図では、重ね金属がアニール処理された後（第１図
の構造が得られる）、適当な絶縁物26（たとえば平坦な
石英、プラズマCVDによる酸化物、パリイミドなどの有
機絶縁物）を、この多層相互接続構造の上に重ね被着で
きることがわかる。次に、絶縁物26の平坦化やパターン
化により、底部の相互接続層に被着された重ね相互接続
層とのスタッド接続が得られる。
の構造が得られる）、適当な絶縁物26（たとえば平坦な
石英、プラズマCVDによる酸化物、パリイミドなどの有
機絶縁物）を、この多層相互接続構造の上に重ね被着で
きることがわかる。次に、絶縁物26の平坦化やパターン
化により、底部の相互接続層に被着された重ね相互接続
層とのスタッド接続が得られる。
本発明のこの相互接続金属が、性能面で従来技術のもの
より優れていることは、以下の各図から明らかである。
第９図は、上述のスパッタリングによる４層構造および
同じくスパッタリングによる別の３層構造（Al/Cu/耐熱
性金属/Al−Cu）を、真空蒸着（単に蒸発と略称する）
法で３層を形成し、リフトオフ法で配線パターンにエッ
チングして形成された３層構造および蒸発法で４層を形
成し、RIE法で配線パターンにエッチングして形成され
た４層構造と比較し、エレクトロマイグレーション特性
をみるためライフタイム（時間）と銅の重量％を示した
グラフである。第９図から、スパッタリングによる相互
接続金属構造は、銅のいずれの重量％組成についても、
蒸発による金属構造より格段に優れていることがわか
る。
より優れていることは、以下の各図から明らかである。
第９図は、上述のスパッタリングによる４層構造および
同じくスパッタリングによる別の３層構造（Al/Cu/耐熱
性金属/Al−Cu）を、真空蒸着（単に蒸発と略称する）
法で３層を形成し、リフトオフ法で配線パターンにエッ
チングして形成された３層構造および蒸発法で４層を形
成し、RIE法で配線パターンにエッチングして形成され
た４層構造と比較し、エレクトロマイグレーション特性
をみるためライフタイム（時間）と銅の重量％を示した
グラフである。第９図から、スパッタリングによる相互
接続金属構造は、銅のいずれの重量％組成についても、
蒸発による金属構造より格段に優れていることがわか
る。
第10図は、抵抗率と銅の重量％を、本発明の実施例であ
る複数の金属構造について示したグラフである。金属構
造は、400℃のフォーミング・ガスでアニール処理され
たもので、前記アニール処理の前後について測定してい
る。グラフから、銅が重量比で0.5％の構造の抵抗率
は、銅の重量比がこれより高い薄膜より小さいことが明
らかにわかる。さらに、アニール処理された４層構造の
薄膜は、同じくアニール処理された３層構造の薄膜より
抵抗率が低い。
る複数の金属構造について示したグラフである。金属構
造は、400℃のフォーミング・ガスでアニール処理され
たもので、前記アニール処理の前後について測定してい
る。グラフから、銅が重量比で0.5％の構造の抵抗率
は、銅の重量比がこれより高い薄膜より小さいことが明
らかにわかる。さらに、アニール処理された４層構造の
薄膜は、同じくアニール処理された３層構造の薄膜より
抵抗率が低い。
表２は、アニール処理して金属間化合物層が形成された
後のスパッタ蒸着によるAl−0.5％Cuのメタラジー構造
のエレクトロマイグレーション特性を、他の相互接続メ
タラジー構造と比較したものである。
後のスパッタ蒸着によるAl−0.5％Cuのメタラジー構造
のエレクトロマイグレーション特性を、他の相互接続メ
タラジー構造と比較したものである。
1. Al−0.5％Cuを4250Åまで、TiAl3を1500Åまで、Al
−0.5％Cuを4250Åまでスパッタし、400℃フォーミング
・ガスでアニール処理。
−0.5％Cuを4250Åまでスパッタし、400℃フォーミング
・ガスでアニール処理。
2. TiAl3を700Åまで、Al−0.5％Cuを8500Aまで、TiAl
3を700Åまで、Al−0.5％Cuを250Åまでスパッタし、40
0℃フォーミング・ガスでアニール処理。
3を700Åまで、Al−0.5％Cuを250Åまでスパッタし、40
0℃フォーミング・ガスでアニール処理。
3. Al−0.5％Cuを4250Åまで、TiAl3を1500Åまで、Al
−0.5％Cuを4250Åまで蒸発させ、400℃フォーミング・
ガスでアニール処理。
−0.5％Cuを4250Åまで蒸発させ、400℃フォーミング・
ガスでアニール処理。
4. TiAl3を700Åまで、Al−0.5％Cuを8500Åまで、TiA
l3を700Åまで、Al−0.5％Cuを250Åまで蒸発させ、400
℃フォーミング・ガスでアニール処理。
l3を700Åまで、Al−0.5％Cuを250Åまで蒸発させ、400
℃フォーミング・ガスでアニール処理。
5. F.Fisher、Siemens Forsch−U.Entwickl−Dec.13、
21（1984）． 6. D.S.Gardner、T.L.Michalka、P.A.Flinn、T.W.Barb
ee Jr.、K.C.Saraswat ＆ J.D.Meindl、Proc.2nd IEEE
VMIC、pp.102−113（1985）． 上の表から分かるとおり、スパッタリングによる銅0.5
％のメタラジー構造は、エレクトロマイグレーションが
最長であり、抵抗率が最小である。
21（1984）． 6. D.S.Gardner、T.L.Michalka、P.A.Flinn、T.W.Barb
ee Jr.、K.C.Saraswat ＆ J.D.Meindl、Proc.2nd IEEE
VMIC、pp.102−113（1985）． 上の表から分かるとおり、スパッタリングによる銅0.5
％のメタラジー構造は、エレクトロマイグレーションが
最長であり、抵抗率が最小である。
一般に、塊状アルミニウムの耐食性は、銅を付加するこ
とで大幅に低下するが、RIEによる銅成分の少ない（１
％未満など）アルミニウム膜の耐食性は、少なくとも塊
状アルミニウムと同程度に良好であることは、従来から
知られ確認されている（一例として、1984年６月にトロ
ントで行われた「金属腐食に関する国際会議（Internat
ional Congress of Metallic Corrosion）」の資料「マ
イクロエレクトロニクスにおけるAl−Cu合金薄膜の腐食
特性（Corrosion Behavior of Al−Cu Alloy Thin Film
s in Microelectronics）」を参照のこと）。これは、
銅成分の多い（１％以上）銅アルミニウム膜の耐食性
は、純アルミニウムよりかなり低いという当業者の見方
に反する。本発明による相互接続メタラジーの性能がど
のように決定されるかの詳細は知られていないが、発明
者によって原理が拡大され、先に示した優れたエレクト
ロマイグレーション特性と抵抗率について説明されてい
る。
とで大幅に低下するが、RIEによる銅成分の少ない（１
％未満など）アルミニウム膜の耐食性は、少なくとも塊
状アルミニウムと同程度に良好であることは、従来から
知られ確認されている（一例として、1984年６月にトロ
ントで行われた「金属腐食に関する国際会議（Internat
ional Congress of Metallic Corrosion）」の資料「マ
イクロエレクトロニクスにおけるAl−Cu合金薄膜の腐食
特性（Corrosion Behavior of Al−Cu Alloy Thin Film
s in Microelectronics）」を参照のこと）。これは、
銅成分の多い（１％以上）銅アルミニウム膜の耐食性
は、純アルミニウムよりかなり低いという当業者の見方
に反する。本発明による相互接続メタラジーの性能がど
のように決定されるかの詳細は知られていないが、発明
者によって原理が拡大され、先に示した優れたエレクト
ロマイグレーション特性と抵抗率について説明されてい
る。
銅とアルミニウムの可溶性は、548℃では5.65wt.％であ
るが、室温になると0.25wt.％に低下することが知られ
ている。したがって、本発明の銅0.5％薄膜の組成は、
シータ相が形成されることなく、合金の機械的性質と信
頼性（エレクトロマイグレーション特性など）の両方を
純アルミニウム以上に改善するのに充分な銅成分を持
つ。さらに、本発明による薄膜中の銅は、前記の薄膜が
スパッタリングによって形成されたために、均一性が向
上したことが確認されているが、蒸発による銅アルミニ
ウム膜では銅の分布に均一性が見られない。また、蒸発
では、薄膜内のシータ粒子が不均一に分布することも確
認されている。このような不均一な分布は、従来技術に
よる薄膜では、機械的な耐食性や電気的な特性の劣化に
つながることが分かっている。よって、本発明によるメ
タラジー構造が機械的、電気的特性に優れているのは、
スパッタ蒸着の結果、これらの薄膜で銅の均一性が向上
するからである。したがって、銅を含むスパッタリング
による相互接続メタラジーが改良された結果、これまで
用いられているメタラジー構造よりも信頼性が向上し、
抵抗率が抑えられるとともに、ドライエッチングが可能
になり、優れた耐食性が得られている。実施例のスパッ
タリングによる（４相）メタラジー構造は、銅組成を様
々に変えながらも、従来技術による構造よりも低い抵抗
率と優れたエレクトロマイグレーション特性を示してい
る。
るが、室温になると0.25wt.％に低下することが知られ
ている。したがって、本発明の銅0.5％薄膜の組成は、
シータ相が形成されることなく、合金の機械的性質と信
頼性（エレクトロマイグレーション特性など）の両方を
純アルミニウム以上に改善するのに充分な銅成分を持
つ。さらに、本発明による薄膜中の銅は、前記の薄膜が
スパッタリングによって形成されたために、均一性が向
上したことが確認されているが、蒸発による銅アルミニ
ウム膜では銅の分布に均一性が見られない。また、蒸発
では、薄膜内のシータ粒子が不均一に分布することも確
認されている。このような不均一な分布は、従来技術に
よる薄膜では、機械的な耐食性や電気的な特性の劣化に
つながることが分かっている。よって、本発明によるメ
タラジー構造が機械的、電気的特性に優れているのは、
スパッタ蒸着の結果、これらの薄膜で銅の均一性が向上
するからである。したがって、銅を含むスパッタリング
による相互接続メタラジーが改良された結果、これまで
用いられているメタラジー構造よりも信頼性が向上し、
抵抗率が抑えられるとともに、ドライエッチングが可能
になり、優れた耐食性が得られている。実施例のスパッ
タリングによる（４相）メタラジー構造は、銅組成を様
々に変えながらも、従来技術による構造よりも低い抵抗
率と優れたエレクトロマイグレーション特性を示してい
る。
F.発明の効果 本発明により、基板上で素子相互を接続するために、エ
レクトロマイグレーション特性に優れ銅の重量比が低い
（＜２％）、スパッタリングによる銅アルミニウム導体
が提供される。
レクトロマイグレーション特性に優れ銅の重量比が低い
（＜２％）、スパッタリングによる銅アルミニウム導体
が提供される。
第１図は、本発明の実施例である相互接続メタラジーを
示す断面図である。 第２図ないし第８図は、本発明の実施例である相互接続
メタラジーを段階的に形成するプロセスを示す断面図で
ある。 第９図は、ライフタイム（時間）と銅の重量％につい
て、本発明の相互接続メタラジーと従来の相互接続メタ
ラジーとを比較したグラフである。 第10図は、本発明の実施例である複数のメタラジー構造
を、アニール処理の前後の抵抗率と銅の重量％について
比較したグラフである。
示す断面図である。 第２図ないし第８図は、本発明の実施例である相互接続
メタラジーを段階的に形成するプロセスを示す断面図で
ある。 第９図は、ライフタイム（時間）と銅の重量％につい
て、本発明の相互接続メタラジーと従来の相互接続メタ
ラジーとを比較したグラフである。 第10図は、本発明の実施例である複数のメタラジー構造
を、アニール処理の前後の抵抗率と銅の重量％について
比較したグラフである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−81952（ＪＰ，Ａ)
Claims (2)
- 【請求項１】基板の接点領域上に4A族元素の金属材料の
比較的薄い第１の層をスパッタリングにより付着する工
程、 重量比で２％未満で耐食性に実質的に影響を及ぼさせな
い少量の銅を含有した銅アルミニウム組成のターゲット
材を準備し、このターゲット材から前記銅アルミニウム
組成の比較的厚い第２の層をスパッタリングにより前記
第１の層上に付着する工程、 4A族元素の金属材料の比較的薄い第３の層をスパッタリ
ングにより前記第２の層上に付着する工程、 前記第１、第２及び第３の層を含む積層体をアニーリン
グ雰囲気の下で加熱することにより前記第１及び第３の
層に前記4A族元素及びアルミニウムの金属間化合物を形
成する工程、 とより成る配線構造体の形成方法。 - 【請求項２】前記アニーリング工程に先立って、前記積
層体を、所定のマスクを介して反応性イオン・エッチン
グ雰囲気に曝らすことにより、配線パターンを形成する
工程を含むことを特徴とする請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US339533 | 1989-04-17 | ||
| US07/339,533 US5071714A (en) | 1989-04-17 | 1989-04-17 | Multilayered intermetallic connection for semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02296334A JPH02296334A (ja) | 1990-12-06 |
| JPH0752733B2 true JPH0752733B2 (ja) | 1995-06-05 |
Family
ID=23329454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2097818A Expired - Lifetime JPH0752733B2 (ja) | 1989-04-17 | 1990-04-16 | 配線構造体の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5071714A (ja) |
| EP (1) | EP0395560B1 (ja) |
| JP (1) | JPH0752733B2 (ja) |
| CA (1) | CA2009247A1 (ja) |
| DE (1) | DE69014149T2 (ja) |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2811131B2 (ja) * | 1991-04-26 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
| US5606203A (en) * | 1993-01-20 | 1997-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device having Al-Cu wiring lines where Cu concentration is related to line width |
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| JP3256623B2 (ja) * | 1993-05-28 | 2002-02-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US5360995A (en) * | 1993-09-14 | 1994-11-01 | Texas Instruments Incorporated | Buffered capped interconnect for a semiconductor device |
| JP3379049B2 (ja) * | 1993-10-27 | 2003-02-17 | 富士通株式会社 | 表面弾性波素子とその製造方法 |
| US5488013A (en) * | 1993-12-20 | 1996-01-30 | International Business Machines Corporation | Method of forming transverse diffusion barrier interconnect structure |
| US5518805A (en) * | 1994-04-28 | 1996-05-21 | Xerox Corporation | Hillock-free multilayer metal lines for high performance thin film structures |
| US5565707A (en) * | 1994-10-31 | 1996-10-15 | International Business Machines Corporation | Interconnect structure using a Al2 Cu for an integrated circuit chip |
| US6285082B1 (en) * | 1995-01-03 | 2001-09-04 | International Business Machines Corporation | Soft metal conductor |
| JPH09115829A (ja) * | 1995-10-17 | 1997-05-02 | Nissan Motor Co Ltd | アルミニウム配線部を有する半導体装置およびその製造方法 |
| GB2323475B (en) * | 1995-11-21 | 1999-08-11 | Lg Electronics Inc | Controlling the generation of hillocks in liquid crystal devices |
| KR0186206B1 (ko) * | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
| US5582881A (en) * | 1996-02-16 | 1996-12-10 | Advanced Micro Devices, Inc. | Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus |
| US5918149A (en) * | 1996-02-16 | 1999-06-29 | Advanced Micro Devices, Inc. | Deposition of a conductor in a via hole or trench |
| KR100270593B1 (ko) * | 1996-06-11 | 2000-12-01 | 포만 제프리 엘 | 부분 중첩 상호 접속 구조 및 그 제조 방법 |
| US6309971B1 (en) | 1996-08-01 | 2001-10-30 | Cypress Semiconductor Corporation | Hot metallization process |
| US5956573A (en) * | 1997-01-17 | 1999-09-21 | International Business Machines Corporation | Use of argon sputtering to modify surface properties by thin film deposition |
| US5943601A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Process for fabricating a metallization structure |
| US6130161A (en) * | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| EP0895278A3 (de) * | 1997-08-01 | 2000-08-23 | Siemens Aktiengesellschaft | Strukturierungsverfahren |
| JP3500308B2 (ja) | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
| US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
| JP3322305B2 (ja) * | 1999-02-25 | 2002-09-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6344281B1 (en) * | 1999-10-18 | 2002-02-05 | Cypress Semiconductor Corporation | Aluminum metallization method and product |
| US6413863B1 (en) * | 2000-01-24 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process |
| US6613671B1 (en) * | 2000-03-03 | 2003-09-02 | Micron Technology, Inc. | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby |
| DE10053915C2 (de) * | 2000-10-31 | 2002-11-14 | Infineon Technologies Ag | Herstellungsverfahren für eine integrierte Schaltung |
| JP3445971B2 (ja) * | 2000-12-14 | 2003-09-16 | 富士通株式会社 | 弾性表面波素子 |
| US20060252265A1 (en) * | 2002-03-06 | 2006-11-09 | Guangxiang Jin | Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control |
| US6806095B2 (en) | 2002-03-06 | 2004-10-19 | Padmapani C. Nallan | Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers |
| US7094704B2 (en) * | 2002-05-09 | 2006-08-22 | Applied Materials, Inc. | Method of plasma etching of high-K dielectric materials |
| US6902681B2 (en) * | 2002-06-26 | 2005-06-07 | Applied Materials Inc | Method for plasma etching of high-K dielectric materials |
| US6855643B2 (en) * | 2002-07-12 | 2005-02-15 | Padmapani C. Nallan | Method for fabricating a gate structure |
| US20040007561A1 (en) * | 2002-07-12 | 2004-01-15 | Applied Materials, Inc. | Method for plasma etching of high-K dielectric materials |
| US6960306B2 (en) * | 2002-07-31 | 2005-11-01 | Infineon Technologies Ag | Low Cu percentages for reducing shorts in AlCu lines |
| JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US20060102197A1 (en) * | 2004-11-16 | 2006-05-18 | Kang-Lie Chiang | Post-etch treatment to remove residues |
| US20070202700A1 (en) * | 2006-02-27 | 2007-08-30 | Applied Materials, Inc. | Etch methods to form anisotropic features for high aspect ratio applications |
| US7368394B2 (en) * | 2006-02-27 | 2008-05-06 | Applied Materials, Inc. | Etch methods to form anisotropic features for high aspect ratio applications |
| US7655571B2 (en) * | 2006-10-26 | 2010-02-02 | Applied Materials, Inc. | Integrated method and apparatus for efficient removal of halogen residues from etched substrates |
| US7846845B2 (en) * | 2006-10-26 | 2010-12-07 | Applied Materials, Inc. | Integrated method for removal of halogen residues from etched substrates in a processing system |
| US7946759B2 (en) * | 2007-02-16 | 2011-05-24 | Applied Materials, Inc. | Substrate temperature measurement by infrared transmission |
| US20080203056A1 (en) * | 2007-02-26 | 2008-08-28 | Judy Wang | Methods for etching high aspect ratio features |
| JP2009021584A (ja) * | 2007-06-27 | 2009-01-29 | Applied Materials Inc | 高ｋ材料ゲート構造の高温エッチング方法 |
| US20100330805A1 (en) * | 2007-11-02 | 2010-12-30 | Kenny Linh Doan | Methods for forming high aspect ratio features on a substrate |
| US11171008B2 (en) | 2011-03-01 | 2021-11-09 | Applied Materials, Inc. | Abatement and strip process chamber in a dual load lock configuration |
| WO2012148568A1 (en) | 2011-03-01 | 2012-11-01 | Applied Materials, Inc. | Method and apparatus for substrate transfer and radical confinement |
| KR101895307B1 (ko) | 2011-03-01 | 2018-10-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 듀얼 로드락 구성의 저감 및 스트립 프로세스 챔버 |
| US8992689B2 (en) | 2011-03-01 | 2015-03-31 | Applied Materials, Inc. | Method for removing halogen-containing residues from substrate |
| US8845816B2 (en) | 2011-03-01 | 2014-09-30 | Applied Materials, Inc. | Method extending the service interval of a gas distribution plate |
| US9533332B2 (en) | 2011-10-06 | 2017-01-03 | Applied Materials, Inc. | Methods for in-situ chamber clean utilized in an etching processing chamber |
| CN106847737B (zh) | 2012-02-29 | 2020-11-13 | 应用材料公司 | 配置中的除污及剥除处理腔室 |
| US8932947B1 (en) | 2013-07-23 | 2015-01-13 | Applied Materials, Inc. | Methods for forming a round bottom silicon trench recess for semiconductor applications |
| US9214377B2 (en) | 2013-10-31 | 2015-12-15 | Applied Materials, Inc. | Methods for silicon recess structures in a substrate by utilizing a doping layer |
| JP6455335B2 (ja) * | 2015-06-23 | 2019-01-23 | 三菱電機株式会社 | 半導体装置 |
| US9831194B1 (en) | 2016-07-06 | 2017-11-28 | Globalfoundries Inc. | Edge compression layers |
| US10889857B2 (en) | 2017-02-01 | 2021-01-12 | Seagate Technology Llc | Method to fabricate a nanochannel for DNA sequencing based on narrow trench patterning process |
| US10731210B2 (en) | 2017-02-01 | 2020-08-04 | Seagate Technology Llc | Fabrication of nanochannel with integrated electrodes for DNA sequencing using tunneling current |
| US10641726B2 (en) | 2017-02-01 | 2020-05-05 | Seagate Technology Llc | Fabrication of a nanochannel for DNA sequencing using electrical plating to achieve tunneling electrode gap |
| US10640827B2 (en) | 2017-02-01 | 2020-05-05 | Seagate Technology Llc | Fabrication of wedge shaped electrode for enhanced DNA sequencing using tunneling current |
| US10761058B2 (en) | 2017-02-01 | 2020-09-01 | Seagate Technology Llc | Nanostructures to control DNA strand orientation and position location for transverse DNA sequencing |
| US10752947B2 (en) | 2017-03-09 | 2020-08-25 | Seagate Technology Llc | Method to amplify transverse tunneling current discrimination of DNA nucleotides via nucleotide site specific attachment of dye-peptide |
| US20180259475A1 (en) | 2017-03-09 | 2018-09-13 | Seagate Technology Llc | Vertical nanopore coupled with a pair of transverse electrodes having a uniform ultrasmall nanogap for dna sequencing |
| US10964653B2 (en) | 2017-09-28 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a semiconductor device comprising top conductive pads |
| CN113675344B (zh) * | 2021-08-20 | 2023-09-05 | 电子科技大学 | 有机光电探测器用金属电极材料及制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
| JPS5951747B2 (ja) * | 1979-12-07 | 1984-12-15 | 株式会社日立製作所 | 微小配線構造体 |
| US4612257A (en) * | 1983-05-02 | 1986-09-16 | Signetics Corporation | Electrical interconnection for semiconductor integrated circuits |
| US4673623A (en) * | 1985-05-06 | 1987-06-16 | The Board Of Trustees Of The Leland Stanford Junior University | Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects |
| EP0307272A3 (en) * | 1987-09-09 | 1989-07-12 | STMicroelectronics, Inc. | Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer |
-
1989
- 1989-04-17 US US07/339,533 patent/US5071714A/en not_active Expired - Lifetime
-
1990
- 1990-02-02 CA CA2009247A patent/CA2009247A1/en active Granted
- 1990-03-13 EP EP90480044A patent/EP0395560B1/en not_active Expired - Lifetime
- 1990-03-13 DE DE69014149T patent/DE69014149T2/de not_active Expired - Lifetime
- 1990-04-16 JP JP2097818A patent/JPH0752733B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0395560A2 (en) | 1990-10-31 |
| CA2009247A1 (en) | 1990-10-17 |
| DE69014149D1 (de) | 1994-12-22 |
| US5071714A (en) | 1991-12-10 |
| DE69014149T2 (de) | 1995-05-24 |
| EP0395560B1 (en) | 1994-11-17 |
| JPH02296334A (ja) | 1990-12-06 |
| EP0395560A3 (en) | 1991-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0752733B2 (ja) | 配線構造体の形成方法 | |
| CA2009247C (en) | Multilayered intermetallic connection for semiconductor devices | |
| US5821620A (en) | Electromigration resistant metallization structures for microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold | |
| US6255733B1 (en) | Metal-alloy interconnections for integrated circuits | |
| US5994217A (en) | Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers | |
| US5289035A (en) | Tri-layer titanium coating for an aluminum layer of a semiconductor device | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| US6258466B1 (en) | Metallization on titanium aluminide | |
| JP2951636B2 (ja) | メタライゼーション構造を製造する方法 | |
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| US5171642A (en) | Multilayered intermetallic connection for semiconductor devices | |
| JPH08506935A (ja) | アルミニウム・ゲルマニウム合金を用いる行路および接点の充填 | |
| US6372645B1 (en) | Methods to reduce metal bridges and line shorts in integrated circuits | |
| US5747879A (en) | Interface between titanium and aluminum-alloy in metal stack for integrated circuit | |
| US6099701A (en) | AlCu electromigration (EM) resistance | |
| US5909635A (en) | Cladding of an interconnect for improved electromigration performance | |
| KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
| US7135399B2 (en) | Deposition method for wiring thin film | |
| JPH07201859A (ja) | 配線形成方法および半導体装置 | |
| EP0875923A2 (en) | Multilayer metallization structure comprising a group IVA metal | |
| JPH07297189A (ja) | 配線膜およびその成膜方法 | |
| JPH10308362A (ja) | メタライゼーション構造 | |
| JPH10106972A (ja) | 電極配線構造の製造方法 | |
| CN1270360C (zh) | 可减少金属蚀刻残留物的形成导电结构层的方法 | |
| JP3249196B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080605 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080605 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080605 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |