JPH0752765B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0752765B2 JPH0752765B2 JP61274642A JP27464286A JPH0752765B2 JP H0752765 B2 JPH0752765 B2 JP H0752765B2 JP 61274642 A JP61274642 A JP 61274642A JP 27464286 A JP27464286 A JP 27464286A JP H0752765 B2 JPH0752765 B2 JP H0752765B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- current
- detection
- resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は混成集積回路に関し、特に低抵抗値、TCR（抵
抗温度係数）大の検出抵抗を用いて電流検出を行う混成
集積回路の改良に関する。
抗温度係数）大の検出抵抗を用いて電流検出を行う混成
集積回路の改良に関する。
（ロ）従来の技術 従来、電流検出を行う手段の１としてブリッジ回路があ
る。この電流検出用のブリッジ回路は周知の如く、ブリ
ッジの平衡条件を利用して電流検出を行うものであり、
その回路について簡単に説明すると（第９図参照）、電
流検出用の抵抗Ｒ0（21）にある電流Ｉ0が流れていると
する。この電流Ｉ0の最大値が抵抗Ｒ0（21）に流れたと
きにブリッジが平衡となる様に各抵抗Ｒ1（22）,R2（2
3）,R3（25）,R4（24）を設定する。このブリッジ回路
の抵抗Ｒ0（21）に電流Ｉ0の最大値以下の電流が流れた
とするとコンバレータ（26）から「Ｌ」レベルの信号が
出力され、抵抗Ｒ0（21）に電流Ｉ0の最大値以上の電流
が流れたとするとコンバレータ（26）への入力の電圧が
逆転し「Ｈ」レベルの信号が出力され電流Ｉ0を遮断し
回路を保護する。
る。この電流検出用のブリッジ回路は周知の如く、ブリ
ッジの平衡条件を利用して電流検出を行うものであり、
その回路について簡単に説明すると（第９図参照）、電
流検出用の抵抗Ｒ0（21）にある電流Ｉ0が流れていると
する。この電流Ｉ0の最大値が抵抗Ｒ0（21）に流れたと
きにブリッジが平衡となる様に各抵抗Ｒ1（22）,R2（2
3）,R3（25）,R4（24）を設定する。このブリッジ回路
の抵抗Ｒ0（21）に電流Ｉ0の最大値以下の電流が流れた
とするとコンバレータ（26）から「Ｌ」レベルの信号が
出力され、抵抗Ｒ0（21）に電流Ｉ0の最大値以上の電流
が流れたとするとコンバレータ（26）への入力の電圧が
逆転し「Ｈ」レベルの信号が出力され電流Ｉ0を遮断し
回路を保護する。
この様なブリッジ回路は特開昭53−97470号公報に記載
されている。
されている。
上述のブリッジ回路を厚膜ICに用いた場合、電流Ｉ0を
検出する抵抗Ｒ3の抵抗体にNiメッキが主として用いら
れた。しかしながら、Niメッキは溶断電流が小さいので
小さい電流の検出は行えるが大電流の検出を行う際には
溶断電流を大とするために抵抗体面積を大きくするかあ
るいは厚みを厚くしなければならないので、基板実装面
積の縮小、メッキ処理時間が長くなるという問題があ
り、例えば40Aという大電流を検出するのは略不可能と
されていた。
検出する抵抗Ｒ3の抵抗体にNiメッキが主として用いら
れた。しかしながら、Niメッキは溶断電流が小さいので
小さい電流の検出は行えるが大電流の検出を行う際には
溶断電流を大とするために抵抗体面積を大きくするかあ
るいは厚みを厚くしなければならないので、基板実装面
積の縮小、メッキ処理時間が長くなるという問題があ
り、例えば40Aという大電流を検出するのは略不可能と
されていた。
斯上の問題を解消するために電流検出抵抗Ｒ0の抵抗体
として溶断電流の大きい銅箔あるいはAgペーストを用
い、予め厚み、縦横の決められた所定形状の抵抗体を配
線の間に設けることで解消することができる。
として溶断電流の大きい銅箔あるいはAgペーストを用
い、予め厚み、縦横の決められた所定形状の抵抗体を配
線の間に設けることで解消することができる。
（ハ）発明が解決しようとする問題点 溶断電流が大きくサイズの決まった前記Agペーストある
いは前記銅箔を配線の間に用いることで大電流を検出す
ることは可能である。確かに銅箔の比抵抗が0.5mΩ、Ag
ペーストの比抵抗が37mΩと小さいので大電流を流すこ
とができる。しかしながら、Agペーストはペースト材に
Agの粉末を混入し、スクリーン印刷等により形成するた
めに抵抗面積が大きくなる問題があり、更に前記所定形
状の銅箔を抵抗体としてプリント基板上の配線間に形成
しても大電流が流れると熱によりプリント基板が変形す
る問題があった。また前記銅箔およびAgペーストは、TC
R（抵抗温度係数）が3800±200ppmおよび2150±150ppm
と非常に高いので温度の変化に対して抵抗のバラツキが
大きく大電流を正確に検出することが行えない問題点が
あった。
いは前記銅箔を配線の間に用いることで大電流を検出す
ることは可能である。確かに銅箔の比抵抗が0.5mΩ、Ag
ペーストの比抵抗が37mΩと小さいので大電流を流すこ
とができる。しかしながら、Agペーストはペースト材に
Agの粉末を混入し、スクリーン印刷等により形成するた
めに抵抗面積が大きくなる問題があり、更に前記所定形
状の銅箔を抵抗体としてプリント基板上の配線間に形成
しても大電流が流れると熱によりプリント基板が変形す
る問題があった。また前記銅箔およびAgペーストは、TC
R（抵抗温度係数）が3800±200ppmおよび2150±150ppm
と非常に高いので温度の変化に対して抵抗のバラツキが
大きく大電流を正確に検出することが行えない問題点が
あった。
（ニ）問題点を解決するための手段 本発明は上述した問題点に鑑みて成されたものであり、
第１図に示す如く、金属基板（１）上に形成された絶縁
薄層上に導電路（２）を形成し、その導電路（２）上に
固着されたパワー半導体素子（３）の近傍の導電路
（２）の一部を電流検出用の検出抵抗として用いて電流
を検出する混成集積回路であり、この検出抵抗（４）の
端部から分岐してこの検出抵抗に沿って導電路を設け、
この導電路と検出抵抗（４）とを導通させる微調整可能
な接続体を設け、検出抵抗（４）の温度変化に対する抵
抗のバラツキを補正する補正回（12）を設けて解決する
ものである。
第１図に示す如く、金属基板（１）上に形成された絶縁
薄層上に導電路（２）を形成し、その導電路（２）上に
固着されたパワー半導体素子（３）の近傍の導電路
（２）の一部を電流検出用の検出抵抗として用いて電流
を検出する混成集積回路であり、この検出抵抗（４）の
端部から分岐してこの検出抵抗に沿って導電路を設け、
この導電路と検出抵抗（４）とを導通させる微調整可能
な接続体を設け、検出抵抗（４）の温度変化に対する抵
抗のバラツキを補正する補正回（12）を設けて解決する
ものである。
（ホ）作用 本発明に依れば、金属基板（１）上の絶縁薄層上に形成
された導電路（２）の一部を電流検出用の検出抵抗
（４）として用いるので、低抵抗の検出抵抗（４）に大
電流を流すことができ、検出抵抗（４）が大電流により
発熱したとしても十分な放熱が行えると共に基板（１）
の変形を防止することができる。また本来制御回路との
電気的接続に必要な導電路を有効活用し、これと抵抗体
とを接続体で導通させることで抵抗値の微調整が可能と
なるものである。更には補正回路（12）を設けることに
より、温度変化に関係なく一定した大電流を検出するこ
とができる。
された導電路（２）の一部を電流検出用の検出抵抗
（４）として用いるので、低抵抗の検出抵抗（４）に大
電流を流すことができ、検出抵抗（４）が大電流により
発熱したとしても十分な放熱が行えると共に基板（１）
の変形を防止することができる。また本来制御回路との
電気的接続に必要な導電路を有効活用し、これと抵抗体
とを接続体で導通させることで抵抗値の微調整が可能と
なるものである。更には補正回路（12）を設けることに
より、温度変化に関係なく一定した大電流を検出するこ
とができる。
（ヘ）実施例 以下に第１図乃至第４図に基づいて本発明を詳細に説明
する。
する。
第１図及び第２図に示す如く、本発明の混成集積回路は
金属基板（１）と、金属基板（１）上に形成された絶縁
薄層（５）と、絶縁薄層（５）上に形成された導電路
（２）と、導電路（２）上に固着されたパワー半導体素
子（３）と、パワー半導体素子（３）の近傍に形成され
た導電路（２）の一部分を用いた検出抵抗（４）と、検
出抵抗（４）の温度変化に対する抵抗のバラツキを補正
する補正回路（12）とから構成される。
金属基板（１）と、金属基板（１）上に形成された絶縁
薄層（５）と、絶縁薄層（５）上に形成された導電路
（２）と、導電路（２）上に固着されたパワー半導体素
子（３）と、パワー半導体素子（３）の近傍に形成され
た導電路（２）の一部分を用いた検出抵抗（４）と、検
出抵抗（４）の温度変化に対する抵抗のバラツキを補正
する補正回路（12）とから構成される。
金属基板（１）はアルミニウム基板が用いられ、その表
面は陽極酸化により酸化アルミニウム膜が形成される。
酸化アルミニウム膜が形成された金属基板（１）の一主
面にはエポキシ樹脂あるいはポリイミド樹脂等樹脂で絶
縁薄層（５）が形成される。ここでは酸化アルミニウム
膜を形成したが金属基板（１）上に直接ポリイミド等の
絶縁薄層（５）を形成することも可能である。
面は陽極酸化により酸化アルミニウム膜が形成される。
酸化アルミニウム膜が形成された金属基板（１）の一主
面にはエポキシ樹脂あるいはポリイミド樹脂等樹脂で絶
縁薄層（５）が形成される。ここでは酸化アルミニウム
膜を形成したが金属基板（１）上に直接ポリイミド等の
絶縁薄層（５）を形成することも可能である。
導電路（２）は金属基板（１）上の絶縁薄層（５）を介
して厚さ35μの銅箔が貼着され、ブリッジ回路を組む様
な所定のパターンにエッチング形成された後、ボンディ
ングを行う部分にNiメッキが施される。
して厚さ35μの銅箔が貼着され、ブリッジ回路を組む様
な所定のパターンにエッチング形成された後、ボンディ
ングを行う部分にNiメッキが施される。
導電路（２）上にはパワー半導体素子（３）や他の回路
素子例えばチップ抵抗、チップコンデンサー、モノリシ
ックIC等が固着形成され、補正回路（12）を構成する導
電路（２）上には抵抗Ｒ1（６）,R2（７）,R3（８）,R4
（９），ダイオード（10）及び集積IC（コンパレータ）
（11）が固着形成される。抵抗Ｒ1,R2,R3,R4は抵抗ペー
ストのスクリーン印刷で形成され、ダイオード（10）は
チップ部品が用いられ、補正回路（12）を構成する如
く、近傍の導電路（２）上に超音波ボンディング等でボ
ンディング接続される。
素子例えばチップ抵抗、チップコンデンサー、モノリシ
ックIC等が固着形成され、補正回路（12）を構成する導
電路（２）上には抵抗Ｒ1（６）,R2（７）,R3（８）,R4
（９），ダイオード（10）及び集積IC（コンパレータ）
（11）が固着形成される。抵抗Ｒ1,R2,R3,R4は抵抗ペー
ストのスクリーン印刷で形成され、ダイオード（10）は
チップ部品が用いられ、補正回路（12）を構成する如
く、近傍の導電路（２）上に超音波ボンディング等でボ
ンディング接続される。
本発明の補正回路（12）は第３図に示す如く、ブリッジ
回路であり、その構成を具体的に説明すると、検出抵抗
Ｒ0（４）と、検出抵抗Ｒ0（４）と直列に接続された第
３の抵抗Ｒ3（８）と、第１の抵抗Ｒ1（６）と、第２の
抵抗Ｒ2（７）と、第２の抵抗Ｒ2（７）と直列に接続さ
れたダイオードＤ（10）と、第４の抵抗Ｒ4（９）と、
第１及び第２の抵抗Ｒ1（６）,R2（７）の接続点と第３
及び第４の抵抗Ｒ3（８）,R4（９）の接続点とに接続さ
れたコンパレータ（11）とから構成され、コンパレータ
から「Ｌ」レベルの信号が出力されたとき、パワー半導
体素子（３）に検出抵抗Ｒ0（４）を介して流れる大電
流を遮断制御する制御回路が構成される。
回路であり、その構成を具体的に説明すると、検出抵抗
Ｒ0（４）と、検出抵抗Ｒ0（４）と直列に接続された第
３の抵抗Ｒ3（８）と、第１の抵抗Ｒ1（６）と、第２の
抵抗Ｒ2（７）と、第２の抵抗Ｒ2（７）と直列に接続さ
れたダイオードＤ（10）と、第４の抵抗Ｒ4（９）と、
第１及び第２の抵抗Ｒ1（６）,R2（７）の接続点と第３
及び第４の抵抗Ｒ3（８）,R4（９）の接続点とに接続さ
れたコンパレータ（11）とから構成され、コンパレータ
から「Ｌ」レベルの信号が出力されたとき、パワー半導
体素子（３）に検出抵抗Ｒ0（４）を介して流れる大電
流を遮断制御する制御回路が構成される。
第４図は制御回路を示す等価回路図であり、抵抗Ｒ0は
ブリッジ回路に設けられた電流検出用の検出抵抗Ｒ
0（４）である。今、コンパレータ（11）から「Ｌ」レ
ベルの信号が出力されたとすると、トランジスタTr1（1
6）及びTr2（17）がオンし、トランジスタTr3（18）の
ベースに入力される信号がトランジスタTr2（17）のコ
レクタにバイパスされ、トランジスタTr3（18）はオフ
する。トランジスタTr3（18）がオフすることにより、
トランジスタTr4（19）がオフし大電流が遮断されパワ
ー半導体素子（３）が保護される。
ブリッジ回路に設けられた電流検出用の検出抵抗Ｒ
0（４）である。今、コンパレータ（11）から「Ｌ」レ
ベルの信号が出力されたとすると、トランジスタTr1（1
6）及びTr2（17）がオンし、トランジスタTr3（18）の
ベースに入力される信号がトランジスタTr2（17）のコ
レクタにバイパスされ、トランジスタTr3（18）はオフ
する。トランジスタTr3（18）がオフすることにより、
トランジスタTr4（19）がオフし大電流が遮断されパワ
ー半導体素子（３）が保護される。
ここで第５図は金属基板（アルミニウム）とプリント基
板上に導体を形成した際の導体幅と溶断電流との関係を
表わす特性図であり、今、厚さ35μ、導体幅1mmのとき
の溶断電流について見てみると金属基板約47Aに対しプ
リント基板約12Aである。プリント基板は放熱性が悪く3
0A以上の大電流を流す導体を形成するには厚みと幅を大
きく形成しなければならずたとえ形成したとしたも大電
流を流すことによりその熱によって基板が変形する。そ
れに対して本発明は放熱良好な金属基板（１）上に導電
路（２）を形成し、その導電路（２）の一部分を検出抵
抗Ｒ0（４）に用いるため約40Aの大電流を流し発熱した
としても即座に熱が放出される。
板上に導体を形成した際の導体幅と溶断電流との関係を
表わす特性図であり、今、厚さ35μ、導体幅1mmのとき
の溶断電流について見てみると金属基板約47Aに対しプ
リント基板約12Aである。プリント基板は放熱性が悪く3
0A以上の大電流を流す導体を形成するには厚みと幅を大
きく形成しなければならずたとえ形成したとしたも大電
流を流すことによりその熱によって基板が変形する。そ
れに対して本発明は放熱良好な金属基板（１）上に導電
路（２）を形成し、その導電路（２）の一部分を検出抵
抗Ｒ0（４）に用いるため約40Aの大電流を流し発熱した
としても即座に熱が放出される。
本発明は第１図に示す如く、金属基板（１）上にパワー
半導体素子（３）、検出抵抗Ｒ0（４）及びダイオード
（10）が形成されるので検出抵抗Ｒ0（４）とダイオー
ド（10）との基板温度が同じになり、上記で述べた補正
回路（12）を構成することができ、検出抵抗Ｒ0（４）
の温度変化に対する抵抗のバラツキを補正することがで
きる。
半導体素子（３）、検出抵抗Ｒ0（４）及びダイオード
（10）が形成されるので検出抵抗Ｒ0（４）とダイオー
ド（10）との基板温度が同じになり、上記で述べた補正
回路（12）を構成することができ、検出抵抗Ｒ0（４）
の温度変化に対する抵抗のバラツキを補正することがで
きる。
即ち、本発明の特徴は補正回路（12）であり、電流検出
を行うブリッジ回路の抵抗Ｒ2（７）と直列にダイオー
ド（10）を接続し検出抵抗Ｒ0（４）の温度変化に対す
る抵抗のバラツキを補正するものである。
を行うブリッジ回路の抵抗Ｒ2（７）と直列にダイオー
ド（10）を接続し検出抵抗Ｒ0（４）の温度変化に対す
る抵抗のバラツキを補正するものである。
以下に補正回路（ブリッジ回路）のダイオードによる温
度補正法の動作原理を説明する。
度補正法の動作原理を説明する。
第３図において、ブリッジ回路両端は、ツェナーダイオ
ードのツェナー電圧ＶZで一定になっている（この時0V
は、ツェナー電圧ＶZのアノード側）。電流Ｉ0が検出抵
抗Ｒ0に流れているときのブリッジ回路の中点電圧Ｖ1,V
2は以下の式で与えられる。
ードのツェナー電圧ＶZで一定になっている（この時0V
は、ツェナー電圧ＶZのアノード側）。電流Ｉ0が検出抵
抗Ｒ0に流れているときのブリッジ回路の中点電圧Ｖ1,V
2は以下の式で与えられる。
上記（２）式は電流Ｉ0の依存性があり、電流Ｉ0が大の
とき中点電圧Ｖ2は低い電圧となる。電流Ｉ0が小さいと
きの中点電圧Ｖ1,V2はＶ1＜Ｖ2となり、電流Ｉ0が大と
なりＩ0(MAX)に到達したとき中点電圧Ｖ1,V2はＶ1＝Ｖ2
と等しくなり、このときコンパレータの出力は反転し電
流Ｉ0が遮断される。
とき中点電圧Ｖ2は低い電圧となる。電流Ｉ0が小さいと
きの中点電圧Ｖ1,V2はＶ1＜Ｖ2となり、電流Ｉ0が大と
なりＩ0(MAX)に到達したとき中点電圧Ｖ1,V2はＶ1＝Ｖ2
と等しくなり、このときコンパレータの出力は反転し電
流Ｉ0が遮断される。
検出抵抗Ｒ0の温度変化は第６図の如く、温度25℃のと
き抵抗値はｒ00であり、これを式で表わすと下記の如く
与えられる。
き抵抗値はｒ00であり、これを式で表わすと下記の如く
与えられる。
Ｒ0＝ｒ00｛１＋α（Ｔ−25）｝ ………（３） ここでｒ00は25℃のCuパターン抵抗値、αはCuのTCRで
ある。上記（３）を（２）式に代入するとＶ2の温度変
化が下記の如く与えられる。
ある。上記（３）を（２）式に代入するとＶ2の温度変
化が下記の如く与えられる。
ダイオードの温度変化は第７図の如く、温度25℃のとき
電圧ＶDはＶD0であり、これを式で表わすと下記の如く
与えられる。
電圧ＶDはＶD0であり、これを式で表わすと下記の如く
与えられる。
ＶD＝ＶD0−β（Ｔ−25） ………（５） ここでβはＰ−Ｎ接合ＶFの温度変化量であり１つあた
り約−2mV/℃である。上記（５）式を（１）に代入する
とＶ1の温度変化が下記の如く与えられる。
り約−2mV/℃である。上記（５）式を（１）に代入する
とＶ1の温度変化が下記の如く与えられる。
温度25℃ではＩ0＝Ｉ0(MAX)における中点電圧Ｖ1,V2は
Ｖ1＝Ｖ2と等しいので、中点電圧Ｖ1,V2の温度変化量が
等しければ温度が変化してもＩ0＝Ｉ0(MAX)における中
点電圧Ｖ1＝Ｖ2は成立する。
Ｖ1＝Ｖ2と等しいので、中点電圧Ｖ1,V2の温度変化量が
等しければ温度が変化してもＩ0＝Ｉ0(MAX)における中
点電圧Ｖ1＝Ｖ2は成立する。
先ず（４）式を温度Ｔで微分すると 次に（６）式を温度Ｔで微分すると また、温度25℃における中点電圧Ｖ1＝Ｖ2を表わすと下
記の如く与えられる。
記の如く与えられる。
従って（９）（10）式を の抵抗比で並べかえると下記の如く２元連立方程式が与
えられる。
えられる。
上記（11）（12）式の方程式を解くと下記の如く与えら
れる。
れる。
となる。（13）（14）式は初期定数であるからＲA,RBも
定数でただひとつ決まることになる。
定数でただひとつ決まることになる。
例えば、第３図の補正回路の検出抵抗Ｒ0＝10mΩ，最大
検出電流Ｉ0(MAX)＝40Aで設定した場合、検出抵抗Ｒ0に
よる電圧信号は0.4Vとなり、検出抵抗Ｒ0のTCRが4000pp
mで100deg変化すると、0.16Vの電圧が増加する。一方、
ダイオードの電圧ＶFの変化値は通常−2mV/℃であるか
ら、100deg変化すると0.2Vの電圧が減少する。
検出電流Ｉ0(MAX)＝40Aで設定した場合、検出抵抗Ｒ0に
よる電圧信号は0.4Vとなり、検出抵抗Ｒ0のTCRが4000pp
mで100deg変化すると、0.16Vの電圧が増加する。一方、
ダイオードの電圧ＶFの変化値は通常−2mV/℃であるか
ら、100deg変化すると0.2Vの電圧が減少する。
検出抵抗とダイオードの温度に対する変化量を互に抵抗
分割することで同一変化量のレベルに変換することがで
きる。
分割することで同一変化量のレベルに変換することがで
きる。
従って中点電圧Ｖ1＝Ｖ2は温度変化に関係なく常に等し
くなり、第８図の如く、温度変化に関係することなく一
定した電流を検出することができる。
くなり、第８図の如く、温度変化に関係することなく一
定した電流を検出することができる。
（ト）発明の効果 以上に詳述した如く本発明に依れば金属基板に形成され
た導電路の一部分を電流検出抵抗として用いることによ
り、大電流の検出を行うことができる。また補正回路を
備えることにより、抵抗温度係数の大きい銅箔を温度変
化に関係することなく一定した大電流を検出することが
できる。またパワー半導体素子に流れる大電流を直接検
出することができパワー半導体素子の破壊を防止するこ
とができる。
た導電路の一部分を電流検出抵抗として用いることによ
り、大電流の検出を行うことができる。また補正回路を
備えることにより、抵抗温度係数の大きい銅箔を温度変
化に関係することなく一定した大電流を検出することが
できる。またパワー半導体素子に流れる大電流を直接検
出することができパワー半導体素子の破壊を防止するこ
とができる。
更に本発明は大電流を流したとしても金属基板によって
十分熱が放熱され基板の変形は全く生じ無い。
十分熱が放熱され基板の変形は全く生じ無い。
第１図は本発明の実施例を示す平面図、第２図は第１図
のII-II断面図、第３図は本実施例に用いる補正回路を
示す回路図、第４図は本発明に用いられる制御回路図を
示す回路図、第５図は導体幅と溶断電流に関する特性
図、第６図は抵抗の温度特性図、第７図は電圧の温度特
性図、第８図は本発明によって補正された検出電流の温
度特性図、第９図は従来のブリッジ回路を示す回路図で
ある。 （１）……金属基板、（２）……導電路、（３）……パ
ワー半導体素子、（４）……検出抵抗、（５）……絶縁
薄層、（６）（７）（８）（９）……第１、第２、第
３、第４の抵抗、（10）……ダイオード、（11）……コ
ンパレータ、（12）……補正回路、（16）（17）（18）
（19）……トランジスタ。
のII-II断面図、第３図は本実施例に用いる補正回路を
示す回路図、第４図は本発明に用いられる制御回路図を
示す回路図、第５図は導体幅と溶断電流に関する特性
図、第６図は抵抗の温度特性図、第７図は電圧の温度特
性図、第８図は本発明によって補正された検出電流の温
度特性図、第９図は従来のブリッジ回路を示す回路図で
ある。 （１）……金属基板、（２）……導電路、（３）……パ
ワー半導体素子、（４）……検出抵抗、（５）……絶縁
薄層、（６）（７）（８）（９）……第１、第２、第
３、第４の抵抗、（10）……ダイオード、（11）……コ
ンパレータ、（12）……補正回路、（16）（17）（18）
（19）……トランジスタ。
Claims (1)
- 【請求項１】金属基板と、この金属基板に設けられた絶
縁薄層と、前記絶縁薄層上に形成された銅箔より成る導
電路と、この導電路上に固着されたパワー半導体素子
と、前記パワー半導体素子に流れる電流を検出する手段
であり、前記銅より成る導電路の一部分で成り、前記導
電路の幅を広く設けて成る低抵抗値の検出抵抗体と、前
記検出抵抗体に流れる電流を検出して、前記パワー半導
体素子に流れる電流を制御する制御回路を備え、 前記幅の広い低抵抗値の検出低抗体は、この検出低抗体
の端部から分岐してこの検出低抗体に沿って前記制御回
路と電気的に接続する導電路が設けられ、この導電路と
前記検出低抗体をトリミングスリットが可能な所定の長
さに渡り導通させ、前記検出低抗体の抵抗値を所定の値
に微調整可能な金属膜から成る抵抗調整手段を有し、前
記検出抵抗体のもつ抵抗温度係数が補正用のダイオード
で補正されることを特徴とした混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274642A JPH0752765B2 (ja) | 1986-11-18 | 1986-11-18 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274642A JPH0752765B2 (ja) | 1986-11-18 | 1986-11-18 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63128657A JPS63128657A (ja) | 1988-06-01 |
| JPH0752765B2 true JPH0752765B2 (ja) | 1995-06-05 |
Family
ID=17544548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61274642A Expired - Lifetime JPH0752765B2 (ja) | 1986-11-18 | 1986-11-18 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752765B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574166A (en) * | 1978-11-27 | 1980-06-04 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5875306A (ja) * | 1981-10-29 | 1983-05-07 | Nec Corp | 集積回路 |
-
1986
- 1986-11-18 JP JP61274642A patent/JPH0752765B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63128657A (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399905A (en) | Resin sealed semiconductor device including multiple current detecting resistors | |
| US8129789B2 (en) | Current control using thermally matched resistors | |
| US5469131A (en) | Hybrid integrated circuit device | |
| JP2562652B2 (ja) | インバータパワーｉｃの保護回路及びその保護回路を集積化した混成集積回路 | |
| CN114184923A (zh) | 半导体模块和半导体模块的劣化检测方法 | |
| JP2020013955A (ja) | 半導体装置、および、抵抗素子 | |
| JP2680684B2 (ja) | 混成集積回路 | |
| JPH0752764B2 (ja) | 混成集積回路 | |
| CN107861056A (zh) | 确定通过功率开关的电流的方法和系统及功率开关电路 | |
| JPS63128656A (ja) | 混成集積回路 | |
| JP3114966B2 (ja) | 直流安定化電源装置 | |
| JPH0616057B2 (ja) | 電流検出用ブリッジ回路 | |
| JP7639583B2 (ja) | 半導体モジュール、及び半導体モジュールの製造方法 | |
| JPS63128657A (ja) | 混成集積回路 | |
| JP2989390B2 (ja) | 混成集積回路装置 | |
| JP2846776B2 (ja) | 混成集積回路装置 | |
| JP2869261B2 (ja) | 混成集積回路装置 | |
| JP2962945B2 (ja) | 混成集積回路装置 | |
| JP2975778B2 (ja) | 混成集積回路装置 | |
| JPH06112614A (ja) | 混成集積回路装置 | |
| JP2902871B2 (ja) | 混成集積回路装置 | |
| JP3203157B2 (ja) | 混成集積回路装置 | |
| JPH06260730A (ja) | プリント配線基板 | |
| JPH04225168A (ja) | 電流検出回路 | |
| JP2574087Y2 (ja) | 位置検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |