JPH0752815B2 - プツシユプル増幅器 - Google Patents
プツシユプル増幅器Info
- Publication number
- JPH0752815B2 JPH0752815B2 JP60037761A JP3776185A JPH0752815B2 JP H0752815 B2 JPH0752815 B2 JP H0752815B2 JP 60037761 A JP60037761 A JP 60037761A JP 3776185 A JP3776185 A JP 3776185A JP H0752815 B2 JPH0752815 B2 JP H0752815B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、 ・第１および第２出力端子を有する前置増幅段と、 ・互いに反対導電型の第１および第２トランジスタを含
み、これらトランジスタのコレクタ・エミッタ通路を電
源両端子間に直列接続し、第１トランジスタのコレクタ
を出力端子に接続し、第１トランジスタのベースを前置
増幅段の第１出力端子を介して駆動し、かつ第２トラン
ジスタのベースを前置増幅段の第２出力端子を介して駆
動する出力増幅器段と、 ・第１および第２トランジスタのベース・エミッタ電圧
の和を実質的に一定に維持する手段であって、第１トラ
ンジスタのベース・エミッタ電圧を電流に変換するため
の、第１トランジスタの導電型と同じ導電型を持ちかつ
第１トランジスタのベース・エミッタ接合と並列に結合
されたベース・エミッタ接合を有する第３トランジスタ
を具えた電圧・電流変換器と、電圧・電流変換器からの
電流を前記ベース・エミッタ電圧に等しい電圧に変換す
るための、第３トランジスタの導電型と等しい導電型を
持つ第４トランジスタを有する電流・電圧変換器とを具
え、第４トランジスタのベースを第２トランジスタのベ
ースに接続し、第４トランジスタのエミッタは第３トラ
ンジスタのコレクタへ結合した、電圧維持手段と、 を具えたプッシュプル増幅器に関するものである。
み、これらトランジスタのコレクタ・エミッタ通路を電
源両端子間に直列接続し、第１トランジスタのコレクタ
を出力端子に接続し、第１トランジスタのベースを前置
増幅段の第１出力端子を介して駆動し、かつ第２トラン
ジスタのベースを前置増幅段の第２出力端子を介して駆
動する出力増幅器段と、 ・第１および第２トランジスタのベース・エミッタ電圧
の和を実質的に一定に維持する手段であって、第１トラ
ンジスタのベース・エミッタ電圧を電流に変換するため
の、第１トランジスタの導電型と同じ導電型を持ちかつ
第１トランジスタのベース・エミッタ接合と並列に結合
されたベース・エミッタ接合を有する第３トランジスタ
を具えた電圧・電流変換器と、電圧・電流変換器からの
電流を前記ベース・エミッタ電圧に等しい電圧に変換す
るための、第３トランジスタの導電型と等しい導電型を
持つ第４トランジスタを有する電流・電圧変換器とを具
え、第４トランジスタのベースを第２トランジスタのベ
ースに接続し、第４トランジスタのエミッタは第３トラ
ンジスタのコレクタへ結合した、電圧維持手段と、 を具えたプッシュプル増幅器に関するものである。
かかるプッシュプル増幅器は、例えば、本件出願人の別
出願（特開昭60−204107号公報）に記載されたオーディ
オ増幅回路において使用することができる。
出願（特開昭60−204107号公報）に記載されたオーディ
オ増幅回路において使用することができる。
（従来の技術） かかるプッシュプル増幅器は米国特許第4366448号明細
書に記載されており、その回路を第３図に示す。
書に記載されており、その回路を第３図に示す。
電力が増幅されるべき信号の発生器110の一方の出力端
子がコンデンサ112を通してPNP形トランジスタ114のベ
ースへ接続されている。信号発生器110の他方の出力端
子は直流電源116の負端子へ接続されている。前記トラ
ンジスタ114のエミッタはPNP形トランジスタ118のエミ
ッタへ接続されている。前記PNP形トランジスタ114と11
8との両方で一緒に差動増幅器を構成している。これら
のPNP形トランジスタ114と118とのコレクタは対応する
抵抗120と122とを通して直流電源116の負端子へ接続さ
れている。PNP形トランジスタ118のベースは抵抗124と
コンデンサ126とを通して直流電源116の負端子へ接続さ
れている。共通接続されているトランジスタ114と118と
のエミッタは、PNP形トランジスタ128のコレクタへ接続
されており、そのエミッタは直流電源116の正端子へ接
続され、そのベースはPNP形トランジスタ130のベースへ
接続されている。このトランジスタ130はベースとコレ
クタとが短絡されているのでダイオードとして動作す
る。このトランジスタ130のコレクタは抵抗132を通して
直流電源116の負端子へ接続されている。トランジスタ1
30のエミッタは直流電源116の正端子と、かつまた抵抗1
34と136とを通して負端子へも接続されている。抵抗134
と136との接続点は抵抗138を通してトランジスタ114の
ベースへ接続されている。上述の回路配置が前置増幅器
段である。
子がコンデンサ112を通してPNP形トランジスタ114のベ
ースへ接続されている。信号発生器110の他方の出力端
子は直流電源116の負端子へ接続されている。前記トラ
ンジスタ114のエミッタはPNP形トランジスタ118のエミ
ッタへ接続されている。前記PNP形トランジスタ114と11
8との両方で一緒に差動増幅器を構成している。これら
のPNP形トランジスタ114と118とのコレクタは対応する
抵抗120と122とを通して直流電源116の負端子へ接続さ
れている。PNP形トランジスタ118のベースは抵抗124と
コンデンサ126とを通して直流電源116の負端子へ接続さ
れている。共通接続されているトランジスタ114と118と
のエミッタは、PNP形トランジスタ128のコレクタへ接続
されており、そのエミッタは直流電源116の正端子へ接
続され、そのベースはPNP形トランジスタ130のベースへ
接続されている。このトランジスタ130はベースとコレ
クタとが短絡されているのでダイオードとして動作す
る。このトランジスタ130のコレクタは抵抗132を通して
直流電源116の負端子へ接続されている。トランジスタ1
30のエミッタは直流電源116の正端子と、かつまた抵抗1
34と136とを通して負端子へも接続されている。抵抗134
と136との接続点は抵抗138を通してトランジスタ114の
ベースへ接続されている。上述の回路配置が前置増幅器
段である。
差動増幅器を一緒に構成しているトランジスタ114と118
のコレクタはそれぞれNPN形トランジスタ140と142のベ
ースへも接続されている。トランジスタ142と140のエミ
ッタは直流電源116の負端子へ接続されている。トラン
ジスタ142のコレクタは、ベースとコレクタが短絡され
てダイオードとして動作するPNP形トランジスタ144のコ
レクタへ接続されている。トランジスタ144のエミッタ
は抵抗146を通して直流電源116の正端子へ接続されてい
る。トランジスタ144のベースはPNP型トランジスタ148
のベースへ接続されている。トランジスタ142と144およ
び抵抗146が一緒にトランジスタ148のための駆動段を構
成している。
のコレクタはそれぞれNPN形トランジスタ140と142のベ
ースへも接続されている。トランジスタ142と140のエミ
ッタは直流電源116の負端子へ接続されている。トラン
ジスタ142のコレクタは、ベースとコレクタが短絡され
てダイオードとして動作するPNP形トランジスタ144のコ
レクタへ接続されている。トランジスタ144のエミッタ
は抵抗146を通して直流電源116の正端子へ接続されてい
る。トランジスタ144のベースはPNP型トランジスタ148
のベースへ接続されている。トランジスタ142と144およ
び抵抗146が一緒にトランジスタ148のための駆動段を構
成している。
PNP型トランジスタ148のエミッタが直流電源116の正端
子へ接続されている。トランジスタ148のコレクタがト
ランジスタ140のコレクタへ接続され、かつトランジス
タ114と一緒に差動増幅器を構成しているトランジスタ1
18のベースへ抵抗150を通して接続されている。トラン
ジスタ148のコレクタは電解コンデンサ152を通して負荷
として動作するスピーカー154の一端へも接続されてい
る。スピーカー154の他端は直流電源116の負端子へ接続
されている。本例では電力増幅回路の出力段がエミッタ
接地NPNトランジスタ140とPNPトランジスタ148との相補
対によって構成されている。これらのトランジスタ140
と148とのベースがそれぞれPNP型トランジスタ158と156
とのベースへ接続されている。トランジスタ156のエミ
ッタは直流電源116の正端子へ接続されている。トラン
ジスタ156のコレクタはトランジスタ158のエミッタと、
NPNトランジスタ160のベースへも接続されている。PNP
トランジスタ148と156とが一緒に電流ミラー回路を構成
している。トランジスタ158のコレクタが直流電源116の
負端子へ接続されている。トランジスタ156と158とが一
緒に検出段を構成している。トランジスタ160のコレク
タが一緒に差動増幅器を構成しているトランジスタ114
と118とのエミッタへ接続されている。トランジスタ160
のエミッタはPNP型トランジスタ162のエミッタへ接続さ
れており、そのトランジスタ162はベースとコレクタと
が短絡されていてダイオードとして動作し、コレクタは
直流電源116の負端子へ接続されている。トランジスタ1
60と162とが一緒に、負帰還経路を通って前置増幅器段
へ供給される電流を発生する帰還段を構成している。
子へ接続されている。トランジスタ148のコレクタがト
ランジスタ140のコレクタへ接続され、かつトランジス
タ114と一緒に差動増幅器を構成しているトランジスタ1
18のベースへ抵抗150を通して接続されている。トラン
ジスタ148のコレクタは電解コンデンサ152を通して負荷
として動作するスピーカー154の一端へも接続されてい
る。スピーカー154の他端は直流電源116の負端子へ接続
されている。本例では電力増幅回路の出力段がエミッタ
接地NPNトランジスタ140とPNPトランジスタ148との相補
対によって構成されている。これらのトランジスタ140
と148とのベースがそれぞれPNP型トランジスタ158と156
とのベースへ接続されている。トランジスタ156のエミ
ッタは直流電源116の正端子へ接続されている。トラン
ジスタ156のコレクタはトランジスタ158のエミッタと、
NPNトランジスタ160のベースへも接続されている。PNP
トランジスタ148と156とが一緒に電流ミラー回路を構成
している。トランジスタ158のコレクタが直流電源116の
負端子へ接続されている。トランジスタ156と158とが一
緒に検出段を構成している。トランジスタ160のコレク
タが一緒に差動増幅器を構成しているトランジスタ114
と118とのエミッタへ接続されている。トランジスタ160
のエミッタはPNP型トランジスタ162のエミッタへ接続さ
れており、そのトランジスタ162はベースとコレクタと
が短絡されていてダイオードとして動作し、コレクタは
直流電源116の負端子へ接続されている。トランジスタ1
60と162とが一緒に、負帰還経路を通って前置増幅器段
へ供給される電流を発生する帰還段を構成している。
このプッシュプル増幅器においては小さい休止電流を互
いに反対導電型の出力トランジスタ140と148とを介して
供給してAB級増幅器として作動させるようにしている。
従って出力トランジスタ140と148とは部分的導通状態に
駆動され、これによりクロスオーバー歪みが著しく低減
される。十分なクロスオーバ動作のためには駆動に当た
り出力トランジスタ140と148とのベース・エミッタ電圧
の和をほぼ一定に保つ必要がある。その場合、第１出力
トランジスタ148の駆動の結果起こる第１トランジスタ
のベース・エミッタ電圧の変化に付随して、第２出力ト
ランジスタ140のベース・エミッタ電圧に大きさが等し
く方向反対の変化が起こる。既知の回路配置では第３ト
ランジスタ156により第１出力トランジスタ148のベース
・エミッタ電圧を電流に変換し、この電流を、第２出力
トランジスタ140のベースに接続したベースを有する第
４トランジスタ158により、前記ベース・エミッタ電圧
に等しい電圧に再度変換する。その場合第３トランジス
タ156のエミッタとコレクタとの間の電圧は第１および
第２出力トランジスタのベース・エミッタ電圧の和に等
しくなる。この電圧は、そのエミッタ回路にダイオード
接続トランジスタ162を配置されたトランジスタ160のベ
ースに供給される。このトランジスタ160のコレクタ電
流は前置増幅器を構成する差動増幅器の共通エミッタ接
続線に配置した電流源から導出する。かくして得られる
負帰還により出力トランジスタ148,140において特定休
止電流が生ずるようにする。
いに反対導電型の出力トランジスタ140と148とを介して
供給してAB級増幅器として作動させるようにしている。
従って出力トランジスタ140と148とは部分的導通状態に
駆動され、これによりクロスオーバー歪みが著しく低減
される。十分なクロスオーバ動作のためには駆動に当た
り出力トランジスタ140と148とのベース・エミッタ電圧
の和をほぼ一定に保つ必要がある。その場合、第１出力
トランジスタ148の駆動の結果起こる第１トランジスタ
のベース・エミッタ電圧の変化に付随して、第２出力ト
ランジスタ140のベース・エミッタ電圧に大きさが等し
く方向反対の変化が起こる。既知の回路配置では第３ト
ランジスタ156により第１出力トランジスタ148のベース
・エミッタ電圧を電流に変換し、この電流を、第２出力
トランジスタ140のベースに接続したベースを有する第
４トランジスタ158により、前記ベース・エミッタ電圧
に等しい電圧に再度変換する。その場合第３トランジス
タ156のエミッタとコレクタとの間の電圧は第１および
第２出力トランジスタのベース・エミッタ電圧の和に等
しくなる。この電圧は、そのエミッタ回路にダイオード
接続トランジスタ162を配置されたトランジスタ160のベ
ースに供給される。このトランジスタ160のコレクタ電
流は前置増幅器を構成する差動増幅器の共通エミッタ接
続線に配置した電流源から導出する。かくして得られる
負帰還により出力トランジスタ148,140において特定休
止電流が生ずるようにする。
（発明が解決しようとする課題） しかしこの既知の回路配置は、前置増幅器に対する負帰
還に起因して安定性の問題が起こる比較的大きい制御ル
ープが形成されるという欠点を有している。従って本発
明の目的は、安定にAB級に設定されかつ出力トランジス
タに正確に規定された休止電流が流れる安定なプッシュ
プル増幅器を提供するにある。
還に起因して安定性の問題が起こる比較的大きい制御ル
ープが形成されるという欠点を有している。従って本発
明の目的は、安定にAB級に設定されかつ出力トランジス
タに正確に規定された休止電流が流れる安定なプッシュ
プル増幅器を提供するにある。
（課題を解決するための手段） かかる目的を達成するため、本発明のプッシュプル増幅
器は、電圧維持手段が更に、差動トランジスタ対として
接続配置されかつ共通エミッタ接続線に配置した第１電
流源を有する第５および第６トランジスタを備え、第５
トランジスタのベースを電流・電圧変換器の第４トラン
ジスタのエミッタに結合し、第６トランジスタのベース
を、一定電流により２個のダイオードの両端間に発生す
る電圧に等しい基準電圧にし、第５および第６トランジ
スタのコレクタをそれぞれ実質的に等しい電流を供給す
る２個の電流源のうちの１個へ結合し、それらの電流の
合計は第１電流源からの電流に実質的に等しくし、更に
第５および第６トランジスタのコレクタを第２および第
１トランジスタのベースにそれぞれ結合したことを特徴
とする。本発明では電流・電圧変換器の入力端子に現れ
る第１および第２出力トランジスタのベース・エミッタ
電圧の和を差動増幅器によって、特定の一定電流が流れ
る２個のダイオードの両端間の電圧に等しい基準電圧に
等しくする。ベース・エミッタ電圧の和が基準電圧に等
しいから、出力トランジスタを流れる休止電流の値も正
確に規定される。差動増幅器が出力増幅器の直前の回路
段であるので制御ループが小さく維持され、従って安定
性の問題を解決することができる。
器は、電圧維持手段が更に、差動トランジスタ対として
接続配置されかつ共通エミッタ接続線に配置した第１電
流源を有する第５および第６トランジスタを備え、第５
トランジスタのベースを電流・電圧変換器の第４トラン
ジスタのエミッタに結合し、第６トランジスタのベース
を、一定電流により２個のダイオードの両端間に発生す
る電圧に等しい基準電圧にし、第５および第６トランジ
スタのコレクタをそれぞれ実質的に等しい電流を供給す
る２個の電流源のうちの１個へ結合し、それらの電流の
合計は第１電流源からの電流に実質的に等しくし、更に
第５および第６トランジスタのコレクタを第２および第
１トランジスタのベースにそれぞれ結合したことを特徴
とする。本発明では電流・電圧変換器の入力端子に現れ
る第１および第２出力トランジスタのベース・エミッタ
電圧の和を差動増幅器によって、特定の一定電流が流れ
る２個のダイオードの両端間の電圧に等しい基準電圧に
等しくする。ベース・エミッタ電圧の和が基準電圧に等
しいから、出力トランジスタを流れる休止電流の値も正
確に規定される。差動増幅器が出力増幅器の直前の回路
段であるので制御ループが小さく維持され、従って安定
性の問題を解決することができる。
本発明の実施例においては、第３および第４トランジス
タのエミッタ面積が第１トランジスタのエミッタ面積よ
り小さくなるよう構成したことを特徴とする。この実施
例においては更に、第３および第４トランジスタのエミ
ッタ接続線に抵抗を配置することもできる。これらの事
項の各々を行うことにより第３および第４トランジスタ
には第１出力トランジスタを流れる電流の一部しか流れ
なくなるので、第３および第４トランジスタにおける消
散損が低く維持される。
タのエミッタ面積が第１トランジスタのエミッタ面積よ
り小さくなるよう構成したことを特徴とする。この実施
例においては更に、第３および第４トランジスタのエミ
ッタ接続線に抵抗を配置することもできる。これらの事
項の各々を行うことにより第３および第４トランジスタ
には第１出力トランジスタを流れる電流の一部しか流れ
なくなるので、第３および第４トランジスタにおける消
散損が低く維持される。
また本発明の実施例においては２個のダイオードが互い
に反対導電型のダイオード接続トランジスタであるよう
にすることができる。かかる態様においては、基準電圧
が第１および第２トランジスタのベース・エミッタ電圧
の和と同一変化、例えば温度変化を呈するようになるの
で、これらの変化が休止電流設定に影響を及ぼさなくな
る。
に反対導電型のダイオード接続トランジスタであるよう
にすることができる。かかる態様においては、基準電圧
が第１および第２トランジスタのベース・エミッタ電圧
の和と同一変化、例えば温度変化を呈するようになるの
で、これらの変化が休止電流設定に影響を及ぼさなくな
る。
また本発明の別の実施例においては更に、第５、第６ト
ランジスタのエミッタ接続線に抵抗を配置することがで
きる。これにより利得が低減され、これは制御の安定性
にとって好適である。
ランジスタのエミッタ接続線に抵抗を配置することがで
きる。これにより利得が低減され、これは制御の安定性
にとって好適である。
（実施例） 次に図面につき本発明を説明する。
第１図は本発明のプッシュプル増幅器の実施例を示す。
本例は図式的に示した前置増幅段10を備え、この増幅段
は電源正端子２および電源負端子３（本例ではアース）
に接続した電源端子11および12を有する。前置増幅段10
は等しい振幅でかつ等しい位相の二つの出力信号を供給
し、かつ普通の構成であってもよい。新しい種類の前置
増幅器が第２図に示してあり、それは別の部分で説明す
る。前置増幅段10は出力増幅段20の入力端子13および14
に接続した２個の出力端子を有している。この出力増幅
段20はPNP出力トランジスタT1およびNPN出力トランジス
タT2を備えており、これらトランジスタのコレクタ・エ
ミッタ通路は電源正および負端子２および３の間に直列
接続する。トランジスタT1およびT2のコレクタはプッシ
ュプル増幅器の出力端子４に接続し、この出力端子に負
荷を接続することができる。トランジスタT1のベースは
出力増幅段20の入力端子13に接続し、トランジスタT2の
ベースは入力端子14に接続する。トランジスタT1のベー
ス・エミッタ接合と並列に抵抗R1及びトランジスタT3の
ベース・エミッタ接合を接続し、トランジスタT3のコレ
クタは抵抗R2の一端５に接続し、その他端はトランジス
タT4のエミッタに接続し、トランジスタT4のベースはト
ランジスタT2のベースに、かつトランジスタT4のコレク
タは電源負端子３に接続する。抵抗R2およびトランジス
タT4は抵抗R1およびトランジスタT3と同一である。更に
出力増幅段20はトランジスタT5およびT6を含む差動増幅
回路を備えており、そのエミッタ接続線に抵抗R3を設け
る。これら抵抗を介する共通エミッタ端子は電流源I1＝
2Iを介して電源負端子３に接続する。トランジスタT5の
コレクタは電流源I2＝Ｉを介して電源正端子２に接続し
かつ直接トランジスタT2のベースに接続する。同様にト
ランジスタT6のコレクタは電流源I3＝Ｉを介して電源正
端子２に接続しかつ直接トランジスタT1のベースに接続
する。トランジスタT5のベースは、抵抗R2の一端５に接
続し、トランジスタT6のベースはダイオード接続PNPト
ランジスタT7およびダイオード接続NPNトランジスタT8
のベース・エミッタ電圧の和に等しい基準電圧ならしめ
る。トランジスタT7，T8には電流源I4からの電流例えば
値I4＝I/3の電流が流れる。
本例は図式的に示した前置増幅段10を備え、この増幅段
は電源正端子２および電源負端子３（本例ではアース）
に接続した電源端子11および12を有する。前置増幅段10
は等しい振幅でかつ等しい位相の二つの出力信号を供給
し、かつ普通の構成であってもよい。新しい種類の前置
増幅器が第２図に示してあり、それは別の部分で説明す
る。前置増幅段10は出力増幅段20の入力端子13および14
に接続した２個の出力端子を有している。この出力増幅
段20はPNP出力トランジスタT1およびNPN出力トランジス
タT2を備えており、これらトランジスタのコレクタ・エ
ミッタ通路は電源正および負端子２および３の間に直列
接続する。トランジスタT1およびT2のコレクタはプッシ
ュプル増幅器の出力端子４に接続し、この出力端子に負
荷を接続することができる。トランジスタT1のベースは
出力増幅段20の入力端子13に接続し、トランジスタT2の
ベースは入力端子14に接続する。トランジスタT1のベー
ス・エミッタ接合と並列に抵抗R1及びトランジスタT3の
ベース・エミッタ接合を接続し、トランジスタT3のコレ
クタは抵抗R2の一端５に接続し、その他端はトランジス
タT4のエミッタに接続し、トランジスタT4のベースはト
ランジスタT2のベースに、かつトランジスタT4のコレク
タは電源負端子３に接続する。抵抗R2およびトランジス
タT4は抵抗R1およびトランジスタT3と同一である。更に
出力増幅段20はトランジスタT5およびT6を含む差動増幅
回路を備えており、そのエミッタ接続線に抵抗R3を設け
る。これら抵抗を介する共通エミッタ端子は電流源I1＝
2Iを介して電源負端子３に接続する。トランジスタT5の
コレクタは電流源I2＝Ｉを介して電源正端子２に接続し
かつ直接トランジスタT2のベースに接続する。同様にト
ランジスタT6のコレクタは電流源I3＝Ｉを介して電源正
端子２に接続しかつ直接トランジスタT1のベースに接続
する。トランジスタT5のベースは、抵抗R2の一端５に接
続し、トランジスタT6のベースはダイオード接続PNPト
ランジスタT7およびダイオード接続NPNトランジスタT8
のベース・エミッタ電圧の和に等しい基準電圧ならしめ
る。トランジスタT7，T8には電流源I4からの電流例えば
値I4＝I/3の電流が流れる。
本実施例の動作は次の通りである。入力端子13および14
には駆動信号が供給されず、かつ点６における電圧が点
５における電圧より高いと仮定する。その場合トランジ
スタT6のコレクタ電流はＩより大きく、かつこの電流差
と同じ大きさだけトランジスタT5のコレクタ電流はＩよ
り小さい。その結果トランジスタT1のベース電流および
トランジスタT2のベース電流の双方が増大するので、ト
ランジスタT1およびトランジスタT2のベース・エミッタ
電圧が増大する。トランジスタT1のベース・エミッタ電
圧は電圧・電流変換器T3，R1を介して電流に変換され、
この電流は電流・電圧変換器R2，T4により点５およびト
ランジスタT4のベース間において前記ベース・エミッタ
電圧に再度変換される。トランジスタT2のベース・エミ
ッタ電圧はトランジスタT4のベースおよびコレクタの間
に現れる。トランジスタT1およびT2のベース・エミッタ
電圧の増大に起因してトランジスタT5のベースにおける
電圧も増大する。かかる態様において点５における電圧
が点６における電圧に等しくなるよう制御され、トラン
ジスタT1およびT2に小さい休止電流が流れるのでAB級動
作が得られる。平衡状態においては電流源I2およびI3か
らの電流はすべてトランジスタT5およびT6を流れる。そ
の場合トランジスタT1およびT2のベース電流は前置増幅
段10によって供給され、これによってこの段の小さいオ
フセットが生じる。
には駆動信号が供給されず、かつ点６における電圧が点
５における電圧より高いと仮定する。その場合トランジ
スタT6のコレクタ電流はＩより大きく、かつこの電流差
と同じ大きさだけトランジスタT5のコレクタ電流はＩよ
り小さい。その結果トランジスタT1のベース電流および
トランジスタT2のベース電流の双方が増大するので、ト
ランジスタT1およびトランジスタT2のベース・エミッタ
電圧が増大する。トランジスタT1のベース・エミッタ電
圧は電圧・電流変換器T3，R1を介して電流に変換され、
この電流は電流・電圧変換器R2，T4により点５およびト
ランジスタT4のベース間において前記ベース・エミッタ
電圧に再度変換される。トランジスタT2のベース・エミ
ッタ電圧はトランジスタT4のベースおよびコレクタの間
に現れる。トランジスタT1およびT2のベース・エミッタ
電圧の増大に起因してトランジスタT5のベースにおける
電圧も増大する。かかる態様において点５における電圧
が点６における電圧に等しくなるよう制御され、トラン
ジスタT1およびT2に小さい休止電流が流れるのでAB級動
作が得られる。平衡状態においては電流源I2およびI3か
らの電流はすべてトランジスタT5およびT6を流れる。そ
の場合トランジスタT1およびT2のベース電流は前置増幅
段10によって供給され、これによってこの段の小さいオ
フセットが生じる。
例えば、出力増幅段が駆動されたときトランジスタT1の
ベース電流が増大しかつトランジスタT2のベース電流が
減少すると、トランジスタT1のベース・エミッタ電圧が
増大し、かつトランジスタT2のベース・エミッタ電圧が
減少する。トランジスタT1のベース・エミッタ電圧の増
大がトランジスタT2のベース・エミッタ電圧の減少より
大きくなった場合、トランジスタT5のベースにおける電
圧がトランジスタT6のベースにおける電圧に対し増大す
る。これによりトランジスタT2のベース電流およびトラ
ンジスタT1のベース電流が減少し、これによってトラン
ジスタT2のベース・エミッタ電圧が更に減少し、トラン
ジスタT1のベース・エミッタ電圧の増大が一層小さくな
る。かかる態様において点５の電圧はその値が点６の電
圧に等しくなるまで制御され、その場合トランジスタT1
のベース・エミッタ電圧の増大がトランジスタT2のベー
ス・エミッタ電圧の減少に等しくなる。駆動に当たりト
ランジスタT1に大きい電流を流すことができる。その場
合トランジスタT3における電流は遥かに小さくする必要
がある。この目的のためトランジスタT3のエミッタ面積
をトランジスタT1のエミッタ面積より著しく小さくする
必要がある。このトランジスタT3を流れる電流を一層低
減するため本例ではトランジスタT3のエミッタ接続線に
抵抗R1を設ける。しかし上記電流の一層の低減が必要で
ない場合には、この抵抗は省略することができる。トラ
ンジスタT6のベースにおける基準電圧はPNPトランジス
タT1およびNPNトランジスタT2とそれぞれ同一形式のダ
イオード接続PNPトランジスタT7およびダイオード接続N
PNトランジスタT8によって発生させるのが好適である。
これは、これらトランジスタT1の特性が同一なので、温
度変動の如き発生のおそれがある変動がトランジスタT5
およびT6のベースの電圧に対し同一の影響を及ぼすとい
う利点を有する。
ベース電流が増大しかつトランジスタT2のベース電流が
減少すると、トランジスタT1のベース・エミッタ電圧が
増大し、かつトランジスタT2のベース・エミッタ電圧が
減少する。トランジスタT1のベース・エミッタ電圧の増
大がトランジスタT2のベース・エミッタ電圧の減少より
大きくなった場合、トランジスタT5のベースにおける電
圧がトランジスタT6のベースにおける電圧に対し増大す
る。これによりトランジスタT2のベース電流およびトラ
ンジスタT1のベース電流が減少し、これによってトラン
ジスタT2のベース・エミッタ電圧が更に減少し、トラン
ジスタT1のベース・エミッタ電圧の増大が一層小さくな
る。かかる態様において点５の電圧はその値が点６の電
圧に等しくなるまで制御され、その場合トランジスタT1
のベース・エミッタ電圧の増大がトランジスタT2のベー
ス・エミッタ電圧の減少に等しくなる。駆動に当たりト
ランジスタT1に大きい電流を流すことができる。その場
合トランジスタT3における電流は遥かに小さくする必要
がある。この目的のためトランジスタT3のエミッタ面積
をトランジスタT1のエミッタ面積より著しく小さくする
必要がある。このトランジスタT3を流れる電流を一層低
減するため本例ではトランジスタT3のエミッタ接続線に
抵抗R1を設ける。しかし上記電流の一層の低減が必要で
ない場合には、この抵抗は省略することができる。トラ
ンジスタT6のベースにおける基準電圧はPNPトランジス
タT1およびNPNトランジスタT2とそれぞれ同一形式のダ
イオード接続PNPトランジスタT7およびダイオード接続N
PNトランジスタT8によって発生させるのが好適である。
これは、これらトランジスタT1の特性が同一なので、温
度変動の如き発生のおそれがある変動がトランジスタT5
およびT6のベースの電圧に対し同一の影響を及ぼすとい
う利点を有する。
先に述べたように前置増幅段10は普通の任意の構成とす
ることができる。しかし第２図に示したプッシュプル増
幅器は新規な前置増幅段10を備えている。なお、第２図
において第１図と対応する部分は同じ参照符号で示す。
前置増幅段10はトランジスタT9およびT10を含む差動増
幅器を備えており、これらトランジスタのエミッタはそ
れぞれ電流源I5＝Ｉおよび電流源I6＝Ｉを介して電源正
端子２に接続する。更に、トランジスタT9およびT10の
エミッタの間に抵抗R5を設ける。トランジスタT9のコレ
クタは電源負端子３に直接接続し、トランジスタT10の
コレクタは例えば電流I7＝3.5Iを供給する電流源I7を介
して電源負端子３に接続する。また電流源I7はトランジ
スタT11およびT12と縦続接続し、これらトランジスタの
共通接続ベースには基準電圧VRを供給する。この基準電
圧VRは電流源I7の動作を維持するのに好適である。トラ
ンジスタT11，T12のコレクタは電流源I3およびI2にそれ
ぞれ接続し、これら電流源はそれぞれ電流2Iを供給しか
つ電源正端子２に接続されている。トランジスタT10の
コレクタは抵抗R9を介して出力端子４に接続する。休止
状態においてはトランジスタT5およびT6には電流源I2及
び電流源I3からの電流の半分の電流が流れる。これら電
流源からの残り半分の電流、およびトランジスタT10を
流れる電流源I6からの電流は電流源I7に流れる。電流源
I7の必要とする残りの電流0.5Iは抵抗R9を介して供給さ
れる。この抵抗は、出力端子４の電圧を電源電圧の半分
に等しくするような抵抗値を有している。トランジスタ
T10のコレクタ電流が差動増幅器の非反転入力端子と反
転入力端子の間に供給された差信号のため例えば、減少
した場合、電流源I7の必要とする付加的電流により最初
トランジスタT11およびT12を流れる電流が増大し、トラ
ンジスタT1のベース電流が増大し、トランジスタT2のベ
ース電流が減少する。その場合、第１図につき先に述べ
た態様においてトランジスタT1およびT2のベース・エミ
ッタ電圧の和が、差動増幅器T5，T6によりダイオード接
続トランジスタT7，T8の両端間の基準電圧に等しく維持
される。
ることができる。しかし第２図に示したプッシュプル増
幅器は新規な前置増幅段10を備えている。なお、第２図
において第１図と対応する部分は同じ参照符号で示す。
前置増幅段10はトランジスタT9およびT10を含む差動増
幅器を備えており、これらトランジスタのエミッタはそ
れぞれ電流源I5＝Ｉおよび電流源I6＝Ｉを介して電源正
端子２に接続する。更に、トランジスタT9およびT10の
エミッタの間に抵抗R5を設ける。トランジスタT9のコレ
クタは電源負端子３に直接接続し、トランジスタT10の
コレクタは例えば電流I7＝3.5Iを供給する電流源I7を介
して電源負端子３に接続する。また電流源I7はトランジ
スタT11およびT12と縦続接続し、これらトランジスタの
共通接続ベースには基準電圧VRを供給する。この基準電
圧VRは電流源I7の動作を維持するのに好適である。トラ
ンジスタT11，T12のコレクタは電流源I3およびI2にそれ
ぞれ接続し、これら電流源はそれぞれ電流2Iを供給しか
つ電源正端子２に接続されている。トランジスタT10の
コレクタは抵抗R9を介して出力端子４に接続する。休止
状態においてはトランジスタT5およびT6には電流源I2及
び電流源I3からの電流の半分の電流が流れる。これら電
流源からの残り半分の電流、およびトランジスタT10を
流れる電流源I6からの電流は電流源I7に流れる。電流源
I7の必要とする残りの電流0.5Iは抵抗R9を介して供給さ
れる。この抵抗は、出力端子４の電圧を電源電圧の半分
に等しくするような抵抗値を有している。トランジスタ
T10のコレクタ電流が差動増幅器の非反転入力端子と反
転入力端子の間に供給された差信号のため例えば、減少
した場合、電流源I7の必要とする付加的電流により最初
トランジスタT11およびT12を流れる電流が増大し、トラ
ンジスタT1のベース電流が増大し、トランジスタT2のベ
ース電流が減少する。その場合、第１図につき先に述べ
た態様においてトランジスタT1およびT2のベース・エミ
ッタ電圧の和が、差動増幅器T5，T6によりダイオード接
続トランジスタT7，T8の両端間の基準電圧に等しく維持
される。
本発明は図示の実施例に限定されないこと勿論である。
例えば、トランジスタT2のベース・エミッタ電圧は電圧
・電流変換器及び電流・電圧変換器を介してトランジス
タT1のベース・エミッタ電圧に加えることができる。そ
の場合回路の残りの部分はトランジスタを反対導電型の
トランジスタで置換することによって反転することがで
きる。
例えば、トランジスタT2のベース・エミッタ電圧は電圧
・電流変換器及び電流・電圧変換器を介してトランジス
タT1のベース・エミッタ電圧に加えることができる。そ
の場合回路の残りの部分はトランジスタを反対導電型の
トランジスタで置換することによって反転することがで
きる。
第１図は本発明のプッシュプル増幅器の実施例を示す回
路図、 第２図は第１図の一層詳細な回路図、 第３図は従来技術によるプッシュプル増幅器の一例の回
路図である。 ４……出力端子 10……前置増幅段 20……出力増幅段
路図、 第２図は第１図の一層詳細な回路図、 第３図は従来技術によるプッシュプル増幅器の一例の回
路図である。 ４……出力端子 10……前置増幅段 20……出力増幅段
Claims (5)
- 【請求項１】・第１および第２出力端子を有する前置増
幅段と、 ・互いに反対導電型の第１および第２トランジスタを含
み、これらトランジスタのコレクタ・エミッタ通路を電
源両端子間に直列接続し、これらトランジスタのコレク
タを出力端子に接続し、第１トランジスタのベースを前
置増幅段の第１出力端子を介して駆動し、かつ第２トラ
ンジスタのベースを前置増幅段の第２出力端子を介して
駆動する出力増幅器段と、 ・第１および第２トランジスタのベース・エミッタ電圧
の和を実質的に一定に維持する手段であって、第１トラ
ンジスタのベース・エミッタ電圧を電流に変換するため
の、第１トランジスタの導電型と同じ導電型を持ちかつ
第１トランジスタのベース・エミッタ接合と並列に結合
されたベース・エミッタ接合を有する第３トランジスタ
を具えた電圧・電流変換器と、電圧・電流変換器からの
電流を前記ベース・エミッタ電圧に等しい電圧に変換す
るための、第３トランジスタの導電型と等しい導電型を
持つ第４トランジスタを有する電流・電圧変換器とを具
え、第４トランジスタのベースを第２トランジスタのベ
ースに接続し、第４トランジスタのエミッタは第３トラ
ンジスタのコレクタへ結合した、電圧維持手段と、 を具えたプッシュプル増幅器において、 電圧維持手段が更に、差動トランジスタ対として接続配
置されかつ共通エミッタ接続線に配置した第１電流源を
有する第５および第６トランジスタを備え、第５トラン
ジスタのベースを電流・電圧変換器の第４トランジスタ
のエミッタに結合し、第６トランジスタのベースを、一
定電流により２個のダイオードの両端間に発生する電圧
に等しい基準電圧にし、第５および第６トランジスタの
コレクタをそれぞれ実質的に等しい電流を供給する２個
の電流源のうちの１個へ結合し、それらの電流の合計は
第１電流源からの電流に実質的に等しくし、更に第５お
よび第６トランジスタのコレクタを第２および第１トラ
ンジスタのベースにそれぞれ結合したことを特徴とする
プッシュプル増幅器。 - 【請求項２】第３および第４トランジスタのエミッタ面
積が第１トランジスタのエミッタ面積より小さい特許請
求の範囲第１項記載のプッシュプル増幅器。 - 【請求項３】第３および第４トランジスタのエミッタ接
続線に抵抗を配置した特許請求の範囲第１または２項記
載のプッシュプル増幅器。 - 【請求項４】２個のダイオードが互いに反対導電型のダ
イオード接続トランジスタである特許請求の範囲第1,2
または３項記載のプッシュプル増幅器。 - 【請求項５】第５および第６トランジスタのエミッタ接
続線に抵抗を配置した特許請求の範囲第１乃至４項中の
いずれか一項記載のプッシュプル増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8400634A NL8400634A (nl) | 1984-02-29 | 1984-02-29 | Balansversterker. |
| NL8400634 | 1984-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204108A JPS60204108A (ja) | 1985-10-15 |
| JPH0752815B2 true JPH0752815B2 (ja) | 1995-06-05 |
Family
ID=19843563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037761A Expired - Lifetime JPH0752815B2 (ja) | 1984-02-29 | 1985-02-28 | プツシユプル増幅器 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4607233A (ja) |
| EP (1) | EP0155717B1 (ja) |
| JP (1) | JPH0752815B2 (ja) |
| KR (1) | KR930001292B1 (ja) |
| CA (1) | CA1219646A (ja) |
| DE (1) | DE3571904D1 (ja) |
| HK (1) | HK86491A (ja) |
| NL (1) | NL8400634A (ja) |
| SG (1) | SG86690G (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4675594A (en) * | 1986-07-31 | 1987-06-23 | Honeywell Inc. | Voltage-to-current converter |
| US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
| NL8800274A (ja) * | 1988-02-05 | 1989-09-01 | Philips Nv | |
| GB8813349D0 (en) * | 1988-06-06 | 1988-07-13 | Gen Electric Co Plc | Amplifiers |
| US4973917A (en) * | 1989-09-27 | 1990-11-27 | Threepenney Electronics Corporation | Output amplifier |
| US7839994B1 (en) | 2005-03-01 | 2010-11-23 | Marvell International Ltd. | Class A-B line driver for gigabit Ethernet |
| US7629849B1 (en) * | 2008-06-02 | 2009-12-08 | Mediatek Singapore Pte Ltd. | Driving amplifier circuit with digital control |
| US7786804B2 (en) * | 2008-06-02 | 2010-08-31 | Mediatek Singapore Pte. Ltd. | Driving amplifier circuit with digital control and DC offset equalization |
| CN114421903B (zh) * | 2021-12-30 | 2025-09-12 | 王仲季 | 一种采用共基作前级v/i后级作i/v的转换电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4146845A (en) * | 1978-02-27 | 1979-03-27 | Motorola, Inc. | Audio amplifier output circuit |
| US4306199A (en) * | 1978-07-24 | 1981-12-15 | Victor Company Of Japan, Ltd. | Push-pull amplifier |
| JPS55132113A (en) * | 1979-03-31 | 1980-10-14 | Toshiba Corp | Power amplifying circuit |
| GB2050098B (en) * | 1979-03-31 | 1983-07-20 | Tokyo Shibaura Electric Co | Power-amplifying circuit |
| US4401950A (en) * | 1980-12-05 | 1983-08-30 | Motorola, Inc. | Low-voltage, complementary symmetry class B amplifier arrangement |
-
1984
- 1984-02-29 NL NL8400634A patent/NL8400634A/nl not_active Application Discontinuation
-
1985
- 1985-02-25 EP EP85200244A patent/EP0155717B1/en not_active Expired
- 1985-02-25 DE DE8585200244T patent/DE3571904D1/de not_active Expired
- 1985-02-25 CA CA000475081A patent/CA1219646A/en not_active Expired
- 1985-02-27 KR KR1019850001243A patent/KR930001292B1/ko not_active Expired - Fee Related
- 1985-02-27 US US06/706,375 patent/US4607233A/en not_active Expired - Fee Related
- 1985-02-28 JP JP60037761A patent/JPH0752815B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-24 SG SG866/90A patent/SG86690G/en unknown
-
1991
- 1991-10-31 HK HK864/91A patent/HK86491A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR850006988A (ko) | 1985-10-25 |
| JPS60204108A (ja) | 1985-10-15 |
| HK86491A (en) | 1991-11-08 |
| EP0155717B1 (en) | 1989-07-26 |
| KR930001292B1 (ko) | 1993-02-25 |
| CA1219646A (en) | 1987-03-24 |
| US4607233A (en) | 1986-08-19 |
| EP0155717A1 (en) | 1985-09-25 |
| NL8400634A (nl) | 1985-09-16 |
| DE3571904D1 (en) | 1989-08-31 |
| SG86690G (en) | 1990-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272728A (en) | Differential-input amplifier circuit | |
| US3997849A (en) | Push-pull amplifier | |
| JP2522998B2 (ja) | 増幅回路 | |
| US4723111A (en) | Amplifier arrangement | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| JPH0476524B2 (ja) | ||
| US4607233A (en) | Push-pull amplifier circuit with stable class AB operation | |
| JPS6212692B2 (ja) | ||
| JPH08237054A (ja) | 利得可変回路 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US4490685A (en) | Differential amplifier | |
| GB1467058A (en) | Amplifier and bias circuitry therefor | |
| US4305044A (en) | Amplifier circuit having controllable gain | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| US5621356A (en) | Amplifier having a reduced distortion rate | |
| US5021746A (en) | Amplifier output stage | |
| JPH0362042B2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPS6119547Y2 (ja) | ||
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| US4746877A (en) | Direct-coupled wideband amplifier | |
| JPS6049366B2 (ja) | プッシュプル増幅器 | |
| JPH036022Y2 (ja) | ||
| JPS6216012Y2 (ja) |