JPH0752990B2 - 加入者回路制御情報伝送方式 - Google Patents
加入者回路制御情報伝送方式Info
- Publication number
- JPH0752990B2 JPH0752990B2 JP61267544A JP26754486A JPH0752990B2 JP H0752990 B2 JPH0752990 B2 JP H0752990B2 JP 61267544 A JP61267544 A JP 61267544A JP 26754486 A JP26754486 A JP 26754486A JP H0752990 B2 JPH0752990 B2 JP H0752990B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- circuit
- signal
- output
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル交換機の加入者回路に係り、特に、
制御回路の簡略化に好適な制御情報伝送方式に関する。
制御回路の簡略化に好適な制御情報伝送方式に関する。
従来の加入者回路はNTT研究実用化報告第31巻第11号の
「ディジタル加入者線交換機の加入者回路用LSI」に記
載のように、音声信号と制御情報をそれぞれ８ビットの
バーストシリアル形成で送受信していたため、同一ハイ
ウェイに収容できる加入者数が半分になっている（8KHz
サンプル８ビットで、2,048MHzクロックの場合、本来32
チャネル収容が16チャネルとなる。）又、特開昭55-920
68号「音声・データ複合通信方式」に示されているよう
に、音声のない状態でデータを送る方法も考えられてい
るが、これは、データの挿入を確実にするため、無通話
状態を確認して保証するために、保護時間を設けている
もので、この保護時間のため、或る程度の長い無通話状
態が必要であり、上記問題を解決するのに不充分であ
る。
「ディジタル加入者線交換機の加入者回路用LSI」に記
載のように、音声信号と制御情報をそれぞれ８ビットの
バーストシリアル形成で送受信していたため、同一ハイ
ウェイに収容できる加入者数が半分になっている（8KHz
サンプル８ビットで、2,048MHzクロックの場合、本来32
チャネル収容が16チャネルとなる。）又、特開昭55-920
68号「音声・データ複合通信方式」に示されているよう
に、音声のない状態でデータを送る方法も考えられてい
るが、これは、データの挿入を確実にするため、無通話
状態を確認して保証するために、保護時間を設けている
もので、この保護時間のため、或る程度の長い無通話状
態が必要であり、上記問題を解決するのに不充分であ
る。
上記従来技術は、音声信号と制御情報を送受信する際の
ビット数削減について配慮がされておらず、同一ハイウ
ェイに収容できる加入者数が半減してしまう問題があ
る。
ビット数削減について配慮がされておらず、同一ハイウ
ェイに収容できる加入者数が半減してしまう問題があ
る。
本発明の目的は、加入者数を減らすことなく、しかも、
音声信号の品質を維持した状態で、制御情報も同一ハイ
ウェイで送受信することが簡単な制御で可能かつ経済的
な加入者回路制御情報伝送方式を提供することにある。
音声信号の品質を維持した状態で、制御情報も同一ハイ
ウェイで送受信することが簡単な制御で可能かつ経済的
な加入者回路制御情報伝送方式を提供することにある。
上記目的は、ディジタル交換機の加入者回路とのインタ
フェースにおいて、２回連続してμ則で符号化した音声
信号のそれぞれの符号の第２と第３と第４ビットの内容
がすべて“1"であるか、すなわち音声信号のレベルが無
音状態であるか否かを検出する回路と、音声信号もしく
はディジタル交換機の加入者回路への制御信号又は、加
入者回路からの監視情報を選択して送受信する回路を備
え、音声信号が無音状態であると判定された場合には、
前記音声信号の送受信期間に、音声信号の代わりに、デ
ィジタル交換機の加入者回路への制御信号又は、加入者
回路からの監視情報を選択して送受信することで、達成
される。
フェースにおいて、２回連続してμ則で符号化した音声
信号のそれぞれの符号の第２と第３と第４ビットの内容
がすべて“1"であるか、すなわち音声信号のレベルが無
音状態であるか否かを検出する回路と、音声信号もしく
はディジタル交換機の加入者回路への制御信号又は、加
入者回路からの監視情報を選択して送受信する回路を備
え、音声信号が無音状態であると判定された場合には、
前記音声信号の送受信期間に、音声信号の代わりに、デ
ィジタル交換機の加入者回路への制御信号又は、加入者
回路からの監視情報を選択して送受信することで、達成
される。
２回連続したμ則での符号化期間という短い期間でハイ
ウェイ上の音声信号が無音状態であるか否かを検出し
て、無音状態であればその期間に音声信号の代わりに制
御情報や監視情報を送受信する構成としたので、通常の
音声送受信で発生する、会話の途切れのような、無音状
態があれば、その期間に制御情報や監視情報が送受信さ
れるので、同一ハイウェイ上で音声とデータを送信する
ために、音声信号のビット数を減らしたり、遅延させた
りしないで音声品質を維持したまま加入者回路の制御や
監視が可能となる伝送方式が実現できる。
ウェイ上の音声信号が無音状態であるか否かを検出し
て、無音状態であればその期間に音声信号の代わりに制
御情報や監視情報を送受信する構成としたので、通常の
音声送受信で発生する、会話の途切れのような、無音状
態があれば、その期間に制御情報や監視情報が送受信さ
れるので、同一ハイウェイ上で音声とデータを送信する
ために、音声信号のビット数を減らしたり、遅延させた
りしないで音声品質を維持したまま加入者回路の制御や
監視が可能となる伝送方式が実現できる。
以下、本発明の一実施例を図面を参照して説明する。
第１図は、本発明の一実施例に係る加入者回路制御情報
伝送方式を実現する回路構成図である。第１図におい
て、縦列に設けられた８ビットシフトレジスタ1,2に
は、μ‐lawに従うPCM信号（音声信号）が入力するよう
になっており、シフトレジスタ２の出力はセレクタ６に
入力されている。一方、縦列に設けられた８ビットシフ
トレジスタ7,8には識別パターンと制御情報が入力され
るようになっており、先頭に識別パターンが付された制
御情報は、シフトレジスタ７からセレクタ６に入力され
る。セレクタ６は、後述するアンドゲート５の出力信号
が“1"のときレフトレジスタ7,8からの情報をハイウェ
イに送出し、“0"のときレフトレジスタ2,1の情報（音
声信号）をハイウェイに送出する。
伝送方式を実現する回路構成図である。第１図におい
て、縦列に設けられた８ビットシフトレジスタ1,2に
は、μ‐lawに従うPCM信号（音声信号）が入力するよう
になっており、シフトレジスタ２の出力はセレクタ６に
入力されている。一方、縦列に設けられた８ビットシフ
トレジスタ7,8には識別パターンと制御情報が入力され
るようになっており、先頭に識別パターンが付された制
御情報は、シフトレジスタ７からセレクタ６に入力され
る。セレクタ６は、後述するアンドゲート５の出力信号
が“1"のときレフトレジスタ7,8からの情報をハイウェ
イに送出し、“0"のときレフトレジスタ2,1の情報（音
声信号）をハイウェイに送出する。
セレクタ６の制御回路は、６入力アンドゲート３と、２
フレーム幅制御出力作成回路４と、２入力アンドゲート
５から成り、アンドゲート３の６本の入力線のうち、３
本はシフトレジスタ２の第2,第3,第４ビット目に接続さ
れ、残りの３本はシフトレジスタ１の第2,第3,第４ビッ
ト目に接続されている。これは、μ‐lawに従うPCM音声
信号が８ビットずつの２フレーム分シフトレジスタ1,2
に蓄積されたとき、この２つの連続する音声信号の標本
値が夫々最小セグメント以下の場合には、夫々第2,第3,
第４ビットが“1"になる、すなわち符号化される音声信
号レベルが無音状態であるこをとチェックするためであ
る。アンドゲート３の出力が“1"になると、２フレーム
幅制御出力作成回路４は２フレーム幅分だけ“1"となる
パルスを出力してこれをアンドゲート５の一方の入力と
する。そして、アンドゲート５の他方入力には、制御情
報出力モードのとき“1"が入力されるようになってい
る。
フレーム幅制御出力作成回路４と、２入力アンドゲート
５から成り、アンドゲート３の６本の入力線のうち、３
本はシフトレジスタ２の第2,第3,第４ビット目に接続さ
れ、残りの３本はシフトレジスタ１の第2,第3,第４ビッ
ト目に接続されている。これは、μ‐lawに従うPCM音声
信号が８ビットずつの２フレーム分シフトレジスタ1,2
に蓄積されたとき、この２つの連続する音声信号の標本
値が夫々最小セグメント以下の場合には、夫々第2,第3,
第４ビットが“1"になる、すなわち符号化される音声信
号レベルが無音状態であるこをとチェックするためであ
る。アンドゲート３の出力が“1"になると、２フレーム
幅制御出力作成回路４は２フレーム幅分だけ“1"となる
パルスを出力してこれをアンドゲート５の一方の入力と
する。そして、アンドゲート５の他方入力には、制御情
報出力モードのとき“1"が入力されるようになってい
る。
斯かる構成により、音声レベルが高い場合には、６入力
アンドゲート３の出力は“0"であるため、作成回路４の
出力も“0"となっている。従って、音声レベルが連続し
て高い場合には、セレクタ６は音声側に固定され、音声
信号がハイウェイに送出され続ける。音声レベルが小さ
くなり、連続する２フレーム分の信号レベルが最小セグ
メント以下になると、アンド回路３の出力が“1"とな
り、作成回路からパルスが出力される。このとき、制御
情報出力が存在し、そのモードが“1"と設定されている
と、アンドゲート５の出力が“1"となってセレクタ６が
切換り、識別パターンが付された制御情報がハイウェイ
に出力される。音声レベルが低い場合にも、制御情報出
力の必要がないときは、制御情報出力モードが“0"とな
るため、アンドゲート５の出力は“0"に固定され、音声
信号がハイウェイに出力される。
アンドゲート３の出力は“0"であるため、作成回路４の
出力も“0"となっている。従って、音声レベルが連続し
て高い場合には、セレクタ６は音声側に固定され、音声
信号がハイウェイに送出され続ける。音声レベルが小さ
くなり、連続する２フレーム分の信号レベルが最小セグ
メント以下になると、アンド回路３の出力が“1"とな
り、作成回路からパルスが出力される。このとき、制御
情報出力が存在し、そのモードが“1"と設定されている
と、アンドゲート５の出力が“1"となってセレクタ６が
切換り、識別パターンが付された制御情報がハイウェイ
に出力される。音声レベルが低い場合にも、制御情報出
力の必要がないときは、制御情報出力モードが“0"とな
るため、アンドゲート５の出力は“0"に固定され、音声
信号がハイウェイに出力される。
第２図は、ハイウェイ上に伝送され音声信号中に挿入さ
れた制御情報を抽出する回路構成を示している。制御情
報を抽出するには、制御情報に付された識別パターンを
識別すればよい。本実施例の場合、識別パターンとし
て、μ‐lawで負の零の値として定義されている。“011
11111"を用いている。これを採用すると、パターン数の
制約を受けないで済むためである。第２図において、ハ
イウェイを伝送してきた信号は、８ビットシフトレジス
タ11に一旦蓄積され、８ビットシフトレジスタ11の出力
は２入力オアゲート16及び８ビットシフトレジスタ15に
入力される。シフトレジスタ11の各ビットは、８入力ア
ンドゲート12に入力される。ただし、第１ビット目には
インバータ17が介挿されている。アンドゲート12の出力
は、２フレーム幅制御出力作成回路13と２フレーム後ラ
ッチ用クロック発生回路14のスイッチオン信号として入
力され、回路13の出力はオアゲート16の他方入力とさ
れ、クロック発生回路14の出力クロックはシフトレジス
タ15に与えられる。
れた制御情報を抽出する回路構成を示している。制御情
報を抽出するには、制御情報に付された識別パターンを
識別すればよい。本実施例の場合、識別パターンとし
て、μ‐lawで負の零の値として定義されている。“011
11111"を用いている。これを採用すると、パターン数の
制約を受けないで済むためである。第２図において、ハ
イウェイを伝送してきた信号は、８ビットシフトレジス
タ11に一旦蓄積され、８ビットシフトレジスタ11の出力
は２入力オアゲート16及び８ビットシフトレジスタ15に
入力される。シフトレジスタ11の各ビットは、８入力ア
ンドゲート12に入力される。ただし、第１ビット目には
インバータ17が介挿されている。アンドゲート12の出力
は、２フレーム幅制御出力作成回路13と２フレーム後ラ
ッチ用クロック発生回路14のスイッチオン信号として入
力され、回路13の出力はオアゲート16の他方入力とさ
れ、クロック発生回路14の出力クロックはシフトレジス
タ15に与えられる。
斯かる回路構成において、ハイフェイから識別パターン
“01111111"がシフトレジスタ11に入力すると、アンド
ゲート12は“1"を出力する。この出力を受けて、回路13
は２フレーム分即ち識別パターンと制御情報に亘るパル
ス幅“1"の信号をオアゲート16に出力する。この結果、
識別パターンと制御情報の信号レベルにかかわらず、オ
アゲート16の出力は強制的に全て“1"となる。これは、
即ち、“11111111"の信号パターンはμ‐lawにおいて正
の零の値と定義されている。更に、アンドゲート12の
“1"出力を受けてクロック発生回路14がクロックをシフ
トレジスタ15に出力すると、シフトレジスタ15は、シフ
トレジスタ11から出力されてくる識別パターン後の制御
情報をラッチする。そして、シフトレジスタ15でラッチ
した制御情報は、加入者回路の制御情報として分配され
る。ハイウェイから入力してくる信号が識別パターン以
外の場合は、全て音声信号でありアンドゲート12の出力
は“0"のままであるため、そのままオアゲート16から出
力される。
“01111111"がシフトレジスタ11に入力すると、アンド
ゲート12は“1"を出力する。この出力を受けて、回路13
は２フレーム分即ち識別パターンと制御情報に亘るパル
ス幅“1"の信号をオアゲート16に出力する。この結果、
識別パターンと制御情報の信号レベルにかかわらず、オ
アゲート16の出力は強制的に全て“1"となる。これは、
即ち、“11111111"の信号パターンはμ‐lawにおいて正
の零の値と定義されている。更に、アンドゲート12の
“1"出力を受けてクロック発生回路14がクロックをシフ
トレジスタ15に出力すると、シフトレジスタ15は、シフ
トレジスタ11から出力されてくる識別パターン後の制御
情報をラッチする。そして、シフトレジスタ15でラッチ
した制御情報は、加入者回路の制御情報として分配され
る。ハイウェイから入力してくる信号が識別パターン以
外の場合は、全て音声信号でありアンドゲート12の出力
は“0"のままであるため、そのままオアゲート16から出
力される。
以上は加入者回路への制御情報について説明であるが、
これを加入者回路からの監視情報についても適用できる
ことは言うまでもない。
これを加入者回路からの監視情報についても適用できる
ことは言うまでもない。
又、音声信号の有無の判定レベルをかえることにより、
制御情報の挿入程度を変えることができることも自明で
ある。
制御情報の挿入程度を変えることができることも自明で
ある。
本発明によれば、簡単な構成で加入者回路のインタフェ
ース上に生じる短期間の音声信号の無音レベルの期間を
利用して、制御信号を同一ハイウェイで送受信できるの
で、音声信号の品質を維持したまま制御信号の送受信が
可能となる他、同一ハイウェイの収容加入者数を倍増で
きる効果がある。
ース上に生じる短期間の音声信号の無音レベルの期間を
利用して、制御信号を同一ハイウェイで送受信できるの
で、音声信号の品質を維持したまま制御信号の送受信が
可能となる他、同一ハイウェイの収容加入者数を倍増で
きる効果がある。
第１図は本発明の一実施例に係る加入者回路制御情報伝
送方式を実現するための送信側の回路構成図、第２図は
受信側の回路構成図である。 1,2,7,8,11,15……８ビットシフトレジスタ、3,5,12…
…アンドゲート、4,13……２フレーム幅制御出力作成回
路、６……セレクタ、14……２フレーム後ラッチ用クロ
ック発生回路、16……オアゲート、17……インバータ。
送方式を実現するための送信側の回路構成図、第２図は
受信側の回路構成図である。 1,2,7,8,11,15……８ビットシフトレジスタ、3,5,12…
…アンドゲート、4,13……２フレーム幅制御出力作成回
路、６……セレクタ、14……２フレーム後ラッチ用クロ
ック発生回路、16……オアゲート、17……インバータ。
Claims (1)
- 【請求項１】ディジタル交換機の加入者回路とμ則によ
りディジタル符号化された音声信号および前記加入者回
路の制御や監視を行う制御信号を送受信する前記ディジ
タル交換機の加入者回路インタフェースにおいて、前記
ディジタル符号化された音声信号を入力とする第１のシ
フトレジスタと、前記第１のシフトレジスタに直列に接
続され前記第１のシフトレジスタの出力を入力とする第
２のシフトレジスタと、前記第１のシフトレジスタおよ
び第２のシフトレジスタのそれぞれに格納された前記μ
則によりディジタル符号化された音声信号の第２と第３
と第４ビットの内容の論理積をとるAND回路と、前記AND
回路の出力に対応して前記第１のシフトレジスタおよび
第２のシフトレジスタに蓄積された音声信号と等しいビ
ット数のパルスを生成するパルス生成回路と、前記制御
信号を格納する第３のシフトレジスタと、前記第３のシ
フトレジスタに直列に接続され前記インタフェースで送
受信される信号が前記制御信号で有ることを示す識別子
を格納する第４のシフトレジスタと、前記パルス生成回
路の出力に対応し、前記第１のシフトレジスタおよび第
２のシフトレジスタのそれぞれに格納された前記μ則に
よりディジタル符号化された音声信号もしくは前記第３
のシフトレジスタおよび第４のシフトレジスタのそれぞ
れに格納された制御信号および識別子を選択するセレク
タとを備え、前記第１のシフトレジスタおよび第２のシ
フトレジスタのそれぞれに格納された前記μ則によりデ
ィジタル符号化された音声信号の第２と第３と第４ビッ
トがすべて「１」となる音声レベルの期間は、前記セレ
クタが第３のシフトレジスタおよび第４のシフトレジス
タの出力を選択して制御信号を送受信することを特徴と
する加入者回路制御情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267544A JPH0752990B2 (ja) | 1986-11-12 | 1986-11-12 | 加入者回路制御情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61267544A JPH0752990B2 (ja) | 1986-11-12 | 1986-11-12 | 加入者回路制御情報伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63122399A JPS63122399A (ja) | 1988-05-26 |
| JPH0752990B2 true JPH0752990B2 (ja) | 1995-06-05 |
Family
ID=17446291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61267544A Expired - Lifetime JPH0752990B2 (ja) | 1986-11-12 | 1986-11-12 | 加入者回路制御情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752990B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188252A (ja) * | 1983-04-11 | 1984-10-25 | Oki Electric Ind Co Ltd | 回線多重化方式 |
-
1986
- 1986-11-12 JP JP61267544A patent/JPH0752990B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63122399A (ja) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403322A (en) | Voice signal converting device | |
| US4813040A (en) | Method and apparatus for transmitting digital data and real-time digitalized voice information over a communications channel | |
| US4602365A (en) | Multi-token, multi-channel single bus network | |
| US5237570A (en) | Prioritized data transfer method and apparatus for a radiotelephone peripheral | |
| CA1289249C (en) | Parallel transmission system | |
| EP0050414A1 (en) | A digital signal subscriber loop and interface circuit | |
| US4841521A (en) | Method and system for bidirectionally transmitting data | |
| JPS5888961A (ja) | デイジタル伝送チャネルによる音声信号とデータ信号の同時通信方式 | |
| JPH05207075A (ja) | ディジタル通信システム | |
| EP0166741A1 (en) | DIGITAL COMMUNICATION SYSTEM. | |
| JPH0626341B2 (ja) | 通信装置 | |
| US4805171A (en) | Unitary PCM rate converter and multiframe buffer | |
| US3749841A (en) | Time division multiplexing for telex signals | |
| JPH0752990B2 (ja) | 加入者回路制御情報伝送方式 | |
| KR960705423A (ko) | 신호수신 및 전송장치(a signal receiving and a signal transmitting unit) | |
| CA1047180A (en) | Arrangement for utilizing all pulses in a channel of a time-division multiplex, pulse-code modulation system | |
| US4287591A (en) | Communications transmission system | |
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| JPS61292434A (ja) | バツフアメモリ | |
| JP2718673B2 (ja) | ２線式回線を用いた双方向伝送方法及びその装置 | |
| JP2978608B2 (ja) | インバンドのライン信号受信用デジタルトランク | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JPS59101941A (ja) | デ−タ転送方式 | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| JPS61280145A (ja) | デ−タ交換接続方式 |