JPH0754470B2 - 仮想計算機システムの制御方法 - Google Patents
仮想計算機システムの制御方法Info
- Publication number
- JPH0754470B2 JPH0754470B2 JP61064050A JP6405086A JPH0754470B2 JP H0754470 B2 JPH0754470 B2 JP H0754470B2 JP 61064050 A JP61064050 A JP 61064050A JP 6405086 A JP6405086 A JP 6405086A JP H0754470 B2 JPH0754470 B2 JP H0754470B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- hardware
- computer
- virtual computer
- start instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機（VM）システムに係り、特にVM起
動命令で、VM情報領域の情報を実計算機のハードウェア
にロードしてVM走行状態になる仮想計算機システムに関
する。
動命令で、VM情報領域の情報を実計算機のハードウェア
にロードしてVM走行状態になる仮想計算機システムに関
する。
従来VM起動命令で、主記憶中のVM情報領域の情報を実計
算機のハードウェアにロードしてVM走行状態になる仮想
計算機システムについては、例えば、特開昭57-212680
号公報、およびアイビーエム システム/370エックスエ
ー インタプリティブ エクスキューション（エスエー
22-7095-0）（IBM System/370XA Interpretive Executi
on（SA22-7095-0）において論じられている。
算機のハードウェアにロードしてVM走行状態になる仮想
計算機システムについては、例えば、特開昭57-212680
号公報、およびアイビーエム システム/370エックスエ
ー インタプリティブ エクスキューション（エスエー
22-7095-0）（IBM System/370XA Interpretive Executi
on（SA22-7095-0）において論じられている。
上記従来技術では、VM情報領域（VMIR）は256バイトあ
り、VM起動命令が発行されるたびに、VMIRの中の予定さ
れたフィールドのすべてが、実計算機の予定されたハー
ドウェアにロードされ、ロードの前後でハードウェアの
状態が変わらないようなVMIRの中のフィールドもロード
されるため、無駄な主記憶の読み出しおよび読み出しデ
ータのハードウェアへのロードが発生することが配慮さ
れておらず、このため毎回VM起動命令に多大の時間を要
していた。
り、VM起動命令が発行されるたびに、VMIRの中の予定さ
れたフィールドのすべてが、実計算機の予定されたハー
ドウェアにロードされ、ロードの前後でハードウェアの
状態が変わらないようなVMIRの中のフィールドもロード
されるため、無駄な主記憶の読み出しおよび読み出しデ
ータのハードウェアへのロードが発生することが配慮さ
れておらず、このため毎回VM起動命令に多大の時間を要
していた。
本発明の目的は、前記の如き無駄を省くことにより、VM
ディスパッチ時間を短縮することにある。
ディスパッチ時間を短縮することにある。
上記目的は、VMIRの情報をロードしても、ハードウェア
の状態が変化しないロード不要のVMIRのフィールドを、
バーチャルマシンモニタ（VMM）が指定することによっ
て、VM起動命令において、ロード不要のVMIRのフィール
ドの主記憶からの読出しおよびハードウェアへのロード
を行なわないように制御することにより、達成される。
VMMは、各VM（仮想計算機）対応に、あらかじめ所定の
主記憶エリアに、VMIRのいずれのフィールドをハードウ
ェアにロードするか指定するロード・レベルを設定し、
VM起動命令実行時に該ロード・レベルに従って、VMIRの
中のロードすべきフィールドを選択し、ハードウェアに
ロードすることにより、前記目的が達成される。なお、
このロード・レベルは、VM起動命令自身の命令語のフィ
ールドで指定する方式でもよい。
の状態が変化しないロード不要のVMIRのフィールドを、
バーチャルマシンモニタ（VMM）が指定することによっ
て、VM起動命令において、ロード不要のVMIRのフィール
ドの主記憶からの読出しおよびハードウェアへのロード
を行なわないように制御することにより、達成される。
VMMは、各VM（仮想計算機）対応に、あらかじめ所定の
主記憶エリアに、VMIRのいずれのフィールドをハードウ
ェアにロードするか指定するロード・レベルを設定し、
VM起動命令実行時に該ロード・レベルに従って、VMIRの
中のロードすべきフィールドを選択し、ハードウェアに
ロードすることにより、前記目的が達成される。なお、
このロード・レベルは、VM起動命令自身の命令語のフィ
ールドで指定する方式でもよい。
VM起動命令で指定されるVM情報領域VMIRの各フィールド
をハードウェアにロードするか否か指定するロード・レ
ベル指定手段を設け、VMMがVM起動命令発行前、又はVM
起動命令自身の命令語のフィールドで該ロード・レベル
を、ハードウェアにロードするフィールドと、ロードし
ないフィールドが識別できるように設定することによ
り、VM起動命令実行時に、ハードウェアにロードする必
要の無いVMIRフィールドの読出しおよびハードウェアへ
のロード動作を省略でき、VM起動命令の処理時間が短縮
できる。
をハードウェアにロードするか否か指定するロード・レ
ベル指定手段を設け、VMMがVM起動命令発行前、又はVM
起動命令自身の命令語のフィールドで該ロード・レベル
を、ハードウェアにロードするフィールドと、ロードし
ないフィールドが識別できるように設定することによ
り、VM起動命令実行時に、ハードウェアにロードする必
要の無いVMIRフィールドの読出しおよびハードウェアへ
のロード動作を省略でき、VM起動命令の処理時間が短縮
できる。
以下、本発明の一実施例を第１図により説明する。VM起
動命令のオペランド・アドレスは主記憶（MS）１内のVM
情報領域（VMIR）２の先頭アドレスとなっている。本実
施例では、ロード・レベル指定領域（LLIR）３をVMIR2
に続くMS1上に設け、VMMがVM起動命令発行前にあらかじ
めロード・レベルを決定し、LLIR3に格納しておく方式
とする。LLIR3のビット０〜23は、VMIRのあらかじめ定
められたフィールドの、 プリフィックス値 PFX…100 VMの主記憶スタート アドレスSTA…101 〃 〃 上限アドレスULA…102 汎用レジスタ GR14〜15…103,104 CPUタイマCPUT…105 クロック・コンパレータCKC…106 制御レジスタCRO〜15…107〜122 PSW…123 に対応している。
動命令のオペランド・アドレスは主記憶（MS）１内のVM
情報領域（VMIR）２の先頭アドレスとなっている。本実
施例では、ロード・レベル指定領域（LLIR）３をVMIR2
に続くMS1上に設け、VMMがVM起動命令発行前にあらかじ
めロード・レベルを決定し、LLIR3に格納しておく方式
とする。LLIR3のビット０〜23は、VMIRのあらかじめ定
められたフィールドの、 プリフィックス値 PFX…100 VMの主記憶スタート アドレスSTA…101 〃 〃 上限アドレスULA…102 汎用レジスタ GR14〜15…103,104 CPUタイマCPUT…105 クロック・コンパレータCKC…106 制御レジスタCRO〜15…107〜122 PSW…123 に対応している。
VM起動命令の実行では、LLIR3を読み出し、ビット０〜2
3の内‘1'であるビットに対応するVMIR2内のフィールド
を読み出し、CPU4内のあらかじめ定められたハードウェ
アにロードする。VMIR2のフィールドとCPU4のハードウ
ェアの対応は表１に示すとおりである。
3の内‘1'であるビットに対応するVMIR2内のフィールド
を読み出し、CPU4内のあらかじめ定められたハードウェ
アにロードする。VMIR2のフィールドとCPU4のハードウ
ェアの対応は表１に示すとおりである。
次に、LLIR3の設定について述べる。
VM走行中に、例えばタイムスライスを使い切った場合
や、PSWがWAIT状態になった場合、VMは割込みを発生
し、VMMに制御が移る。この様な場合には、VMMは、別の
VMを次にディスパッチする。すなわち次に実行されるVM
は、直前に実行されていたVMと異なるが、この時には、
通常VMIR2のあらかじめ定められたフィールドすべて
を、CPU4のハードウェアにロードしなければならないた
め、VMMは、VM起動命令発行前にLLIR3の全ビット（ビッ
ト０〜23）をすべて‘1'にしておく。
や、PSWがWAIT状態になった場合、VMは割込みを発生
し、VMMに制御が移る。この様な場合には、VMMは、別の
VMを次にディスパッチする。すなわち次に実行されるVM
は、直前に実行されていたVMと異なるが、この時には、
通常VMIR2のあらかじめ定められたフィールドすべて
を、CPU4のハードウェアにロードしなければならないた
め、VMMは、VM起動命令発行前にLLIR3の全ビット（ビッ
ト０〜23）をすべて‘1'にしておく。
一方、VM走行中にVMが直接実行できない命令が現われ、
VMMに該命令のシミュレーションを依頼するために割込
みが発生し、VMMに制御が移り、該命令のシミュレーシ
ョンが完了した場合には、VMMは直前に実行していたVM
を再びディスパッチする。この様な場合には、通常CPU4
内のVM専用ハードウェア、本実施例では、VPXR200A、
（実マシンのプリフィックスレジスタはPXR200Bで別に
存在している。）、STAR201、およびULAR202は、VMMで
使用しないため、これらの内容はVMからVMMに制御が移
る前と変化していない。そこで、これらのハードウェア
に対応するLLIR3のビット0,1,2は‘0'にする。この他の
ハードウェアでも、VMからVMMへの遷移時、およびVMM走
行中に変化していなければ、対応するLLIR3のビットを
‘0'に設定しておく。この結果、VM起動命令では、LLIR
3のビットが‘0'のVMIR2のフィールドはMS1から読出さ
れず、またハードウェアへのロード動作も行われないこ
とになり、VM起動命令の処理時間が短縮されVMディスパ
ッチのオーバヘッドが削減できる効果がある。
VMMに該命令のシミュレーションを依頼するために割込
みが発生し、VMMに制御が移り、該命令のシミュレーシ
ョンが完了した場合には、VMMは直前に実行していたVM
を再びディスパッチする。この様な場合には、通常CPU4
内のVM専用ハードウェア、本実施例では、VPXR200A、
（実マシンのプリフィックスレジスタはPXR200Bで別に
存在している。）、STAR201、およびULAR202は、VMMで
使用しないため、これらの内容はVMからVMMに制御が移
る前と変化していない。そこで、これらのハードウェア
に対応するLLIR3のビット0,1,2は‘0'にする。この他の
ハードウェアでも、VMからVMMへの遷移時、およびVMM走
行中に変化していなければ、対応するLLIR3のビットを
‘0'に設定しておく。この結果、VM起動命令では、LLIR
3のビットが‘0'のVMIR2のフィールドはMS1から読出さ
れず、またハードウェアへのロード動作も行われないこ
とになり、VM起動命令の処理時間が短縮されVMディスパ
ッチのオーバヘッドが削減できる効果がある。
本発明によれば、VM起動命令で指定されるVM情報領域VM
IRの各フィールドをハードウェアにロードするか否か指
定するロード・レベル指定手段を設け、VMMがVM起動命
令発行前、又はVM起動命令自身の命令語のフィールドで
該ロード・レベルを、ハードウェアにロードするフィー
ルドと、ロードしないフィールドが識別できるように設
定することにより、VM起動命令実行時に、ハードウェア
にロードする必要の無いVMIRのフィールドの読出しおよ
びハードウェアへのロード動作を省略でき、VM起動命令
の処理時間が短縮できるので、VMオーバヘッドを削減で
きる効果がある。また、本願発明では、ハードウェアの
レジスタに変更が無くても、仮想計算機モニタが、主記
憶上の仮想計算機の仮想計算機情報記憶領域のレジスタ
を変更した場合には、当該仮想計算機のロード・レベル
を主記憶上に指定するので、その変更された箇所のみを
所定のハードウェアへロードできるという効果がある。
更に、複数の仮想計算機対応に主記憶上にロード・レベ
ルを設定するので、例えば、仮想計算機モニタが複数の
仮想計算機の命令をシミュレートし、シミュレート結果
をセットすることで複数の仮想計算機情報記憶領域を更
新した場合でも、各仮想計算機毎に、その変更された箇
所のみを所定のハードウェアへロードできる効果があ
る。
IRの各フィールドをハードウェアにロードするか否か指
定するロード・レベル指定手段を設け、VMMがVM起動命
令発行前、又はVM起動命令自身の命令語のフィールドで
該ロード・レベルを、ハードウェアにロードするフィー
ルドと、ロードしないフィールドが識別できるように設
定することにより、VM起動命令実行時に、ハードウェア
にロードする必要の無いVMIRのフィールドの読出しおよ
びハードウェアへのロード動作を省略でき、VM起動命令
の処理時間が短縮できるので、VMオーバヘッドを削減で
きる効果がある。また、本願発明では、ハードウェアの
レジスタに変更が無くても、仮想計算機モニタが、主記
憶上の仮想計算機の仮想計算機情報記憶領域のレジスタ
を変更した場合には、当該仮想計算機のロード・レベル
を主記憶上に指定するので、その変更された箇所のみを
所定のハードウェアへロードできるという効果がある。
更に、複数の仮想計算機対応に主記憶上にロード・レベ
ルを設定するので、例えば、仮想計算機モニタが複数の
仮想計算機の命令をシミュレートし、シミュレート結果
をセットすることで複数の仮想計算機情報記憶領域を更
新した場合でも、各仮想計算機毎に、その変更された箇
所のみを所定のハードウェアへロードできる効果があ
る。
第１図は本発明の一実施例のMSとMS内のVMIR、LLIR、お
よびCPUを示す図である。 １……主記憶（MS） ２……VM情報領域（VMIR） ３……ロード・レベル指定領域（LLIR） ４……CPU
よびCPUを示す図である。 １……主記憶（MS） ２……VM情報領域（VMIR） ３……ロード・レベル指定領域（LLIR） ４……CPU
Claims (1)
- 【請求項１】複数の仮想計算機と、前記複数の仮想計算
機を管理する仮想計算機モニタから成り、前記仮想計算
機モニタが仮想計算機をディスパッチする際に、該仮想
計算機に関する情報を格納している主記憶上の仮想計算
機情報記憶領域を指定し、該仮想計算機情報記憶領域の
情報を実計算機の予定されたハードウェアにロードする
仮想計算機起動命令を発行して、仮想計算機走行状態に
なる仮想計算機システムの制御方法であって、 前記仮想計算機情報記憶領域を複数の領域に分割し、い
ずれの領域の情報を実計算機の予定されたハードウェア
にロードするかを示すロード・レベルを、前記仮想計算
機モニタが各仮想計算機対応に主記憶上に指定し、 前記仮想計算機起動命令が発行されたとき、当該仮想計
算起動命令によって起動される仮想計算機に対応するロ
ード・レベルに従って前記仮想計算機情報記憶領域の情
報の一部又は全部を実計算機の予定されたハードウェア
に選択的にロードすることを特徴とする仮想計算機シス
テムの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064050A JPH0754470B2 (ja) | 1986-03-24 | 1986-03-24 | 仮想計算機システムの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61064050A JPH0754470B2 (ja) | 1986-03-24 | 1986-03-24 | 仮想計算機システムの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62221736A JPS62221736A (ja) | 1987-09-29 |
| JPH0754470B2 true JPH0754470B2 (ja) | 1995-06-07 |
Family
ID=13246877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61064050A Expired - Lifetime JPH0754470B2 (ja) | 1986-03-24 | 1986-03-24 | 仮想計算機システムの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754470B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474632A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Control transfer system for virtual computer |
| US7793286B2 (en) * | 2002-12-19 | 2010-09-07 | Intel Corporation | Methods and systems to manage machine state in virtual machine operations |
| US7904903B2 (en) * | 2005-06-30 | 2011-03-08 | Intel Corporation | Selective register save and restore upon context switch using trap |
-
1986
- 1986-03-24 JP JP61064050A patent/JPH0754470B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 山谷・秋山、仮想計算機、昭和５５年５月２０日、共立出版（株）、Ｐ．４６−４７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62221736A (ja) | 1987-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5218712A (en) | Providing a data processor with a user-mode accessible mode of operations in which the processor performs processing operations without interruption | |
| US4819234A (en) | Operating system debugger | |
| JPS62163149A (ja) | マルチプロセッサ仮想計算機システム | |
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| EP0145960B1 (en) | Selective guest system purge control | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPH0754470B2 (ja) | 仮想計算機システムの制御方法 | |
| EP0301707B1 (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| JPS60159948A (ja) | 命令例外処理方式 | |
| CA1302580C (en) | Apparatus and method for using lockout for synchronization of access to main memory signal groups in a multiprocessor data processing system | |
| JPH0731609B2 (ja) | Ｖｍモード変更装置 | |
| JPH06332803A (ja) | 仮想計算機システムにおけるｔｌｂ制御方法 | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| US3454931A (en) | Data processing system including address development apparatus | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JP2899009B2 (ja) | 情報処理装置 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JPH0438011B2 (ja) | ||
| JPS5856051A (ja) | アクセス割込みによるアドレス・コンペア方式 | |
| JPS6232502B2 (ja) | ||
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPS58182766A (ja) | プログラムトレ−ス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |