JPH0756553A - ビデオ信号制御回路 - Google Patents
ビデオ信号制御回路Info
- Publication number
- JPH0756553A JPH0756553A JP5216860A JP21686093A JPH0756553A JP H0756553 A JPH0756553 A JP H0756553A JP 5216860 A JP5216860 A JP 5216860A JP 21686093 A JP21686093 A JP 21686093A JP H0756553 A JPH0756553 A JP H0756553A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- clock signal
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 33
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 13
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 11
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 ビデオ信号に対して常に最適な位相関係にあ
るクロック信号を選択し設定することが可能なビデオ信
号制御回路を提供する。 【構成】 ビデオ信号をサンプリングして表示するフラ
ットディスプレイにおいて、ビデオ信号と同一周波数で
位相の異なる複数個のクロック信号を発生するクロック
信号再生回路7と、ビデオ信号の信号の変化時点におい
てクロック信号をサンプリングし、該サンプリングに基
づいて複数個のクロック信号から一つのクロック信号を
選択するクロック信号選択回路6と、選択されたクロッ
ク信号によりビデオ信号をサンプリングするビデオ信号
出力回路2とによってビデオ信号制御回路を構成する。
るクロック信号を選択し設定することが可能なビデオ信
号制御回路を提供する。 【構成】 ビデオ信号をサンプリングして表示するフラ
ットディスプレイにおいて、ビデオ信号と同一周波数で
位相の異なる複数個のクロック信号を発生するクロック
信号再生回路7と、ビデオ信号の信号の変化時点におい
てクロック信号をサンプリングし、該サンプリングに基
づいて複数個のクロック信号から一つのクロック信号を
選択するクロック信号選択回路6と、選択されたクロッ
ク信号によりビデオ信号をサンプリングするビデオ信号
出力回路2とによってビデオ信号制御回路を構成する。
Description
【0001】
【産業上の利用分野】本発明は、フラットディスプレイ
装置に用いられるビデオ信号制御回路に関する。
装置に用いられるビデオ信号制御回路に関する。
【0002】
【従来の技術】液晶ディスプレイ、プラズマディスプレ
イ等のフラットディスプレイ装置において、入力された
ビデオ信号はサンプリングされ、A/D変換等によって
デジタル信号に変換され、該デジタル値の大きさに応じ
てフラットディスプレイ装置を駆動して表示を行なって
いる。このフラットディスプレイ装置におけるビデオ信
号のサンプリングを、フラットディスプレイ装置側にあ
るクロック信号のタイミングにより行なう場合には、ビ
デオ信号に対する位相関係が相違する複数個のクロック
信号の中から表示状態が最適となるクロック信号を選択
する必要がある。従来、このクロック信号の選択は、位
相の異なる複数個のクロック信号を選択スイッチの切り
換えにより選択し、その選択したクロック信号によって
ビデオ信号をサンプリングして表示し、表示画面を観察
しながら最適なクロック信号を探すという作業によって
行なわれている。
イ等のフラットディスプレイ装置において、入力された
ビデオ信号はサンプリングされ、A/D変換等によって
デジタル信号に変換され、該デジタル値の大きさに応じ
てフラットディスプレイ装置を駆動して表示を行なって
いる。このフラットディスプレイ装置におけるビデオ信
号のサンプリングを、フラットディスプレイ装置側にあ
るクロック信号のタイミングにより行なう場合には、ビ
デオ信号に対する位相関係が相違する複数個のクロック
信号の中から表示状態が最適となるクロック信号を選択
する必要がある。従来、このクロック信号の選択は、位
相の異なる複数個のクロック信号を選択スイッチの切り
換えにより選択し、その選択したクロック信号によって
ビデオ信号をサンプリングして表示し、表示画面を観察
しながら最適なクロック信号を探すという作業によって
行なわれている。
【0003】
【発明が解決しようとする課題】しかしながら、前記の
従来のビデオ信号制御においては、温度や電源電圧等の
環境条件が変化すると、ビデオ信号とクロック信号との
位相関係がずれてビデオ信号のサンプリングミスが発生
し、表示画面が乱れるという問題点がある。
従来のビデオ信号制御においては、温度や電源電圧等の
環境条件が変化すると、ビデオ信号とクロック信号との
位相関係がずれてビデオ信号のサンプリングミスが発生
し、表示画面が乱れるという問題点がある。
【0004】また、フラットディスプレイ装置に対して
ビデオ信号の信号源が変更される場合には、フラットデ
ィスプレイ装置側においてその信号源の変更の度にビデ
オ信号に対して最適な位相関係にあるクロック信号を設
定する必要がある。
ビデオ信号の信号源が変更される場合には、フラットデ
ィスプレイ装置側においてその信号源の変更の度にビデ
オ信号に対して最適な位相関係にあるクロック信号を設
定する必要がある。
【0005】そこで、本発明は前記した従来のビデオ信
号制御の問題点を解決し、ビデオ信号に対して常に最適
な位相関係にあるクロック信号を選択し設定することが
可能なビデオ信号制御回路を提供することを目的とす
る。
号制御の問題点を解決し、ビデオ信号に対して常に最適
な位相関係にあるクロック信号を選択し設定することが
可能なビデオ信号制御回路を提供することを目的とす
る。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本出願の発明のビデオ信号制御回路は、ビデオ信号
をサンプリングして表示するフラットディスプレイにお
いて、ビデオ信号と同一周波数で位相の異なる複数個の
クロック信号を発生するクロック信号再生回路と、ビデ
オ信号の信号の変化時点においてクロック信号をサンプ
リングし、該サンプリングに基づいて複数個のクロック
信号の中から一つのクロック信号を選択するクロック信
号選択回路と、選択されたクロック信号によりビデオ信
号をサンプリングするビデオ信号出力回路とによって構
成する。
に、本出願の発明のビデオ信号制御回路は、ビデオ信号
をサンプリングして表示するフラットディスプレイにお
いて、ビデオ信号と同一周波数で位相の異なる複数個の
クロック信号を発生するクロック信号再生回路と、ビデ
オ信号の信号の変化時点においてクロック信号をサンプ
リングし、該サンプリングに基づいて複数個のクロック
信号の中から一つのクロック信号を選択するクロック信
号選択回路と、選択されたクロック信号によりビデオ信
号をサンプリングするビデオ信号出力回路とによって構
成する。
【0007】前記ビデオ信号制御回路において、クロッ
ク信号選択回路は、ビデオ信号の信号の変化時点におけ
る位相の異なる複数個のクロック信号のサンプリング値
の組み合わせによってクロック信号を選択し、ビデオ信
号のサンプリングを行なうためのクロック信号として設
定することができ、また、その選択するクロック信号
は、ビデオ信号の変化時点からビデオ信号の1/4周期
の位相差の時点を中心にしてビデオ信号とクロック信号
との位相関係が同一である区間内において信号が変化す
るクロック信号である。
ク信号選択回路は、ビデオ信号の信号の変化時点におけ
る位相の異なる複数個のクロック信号のサンプリング値
の組み合わせによってクロック信号を選択し、ビデオ信
号のサンプリングを行なうためのクロック信号として設
定することができ、また、その選択するクロック信号
は、ビデオ信号の変化時点からビデオ信号の1/4周期
の位相差の時点を中心にしてビデオ信号とクロック信号
との位相関係が同一である区間内において信号が変化す
るクロック信号である。
【0008】本発明において、クロック信号再生回路は
入力信号と同一周波数の信号を発生する機能を有する回
路であり、例えばPLL回路を用いることができる。
入力信号と同一周波数の信号を発生する機能を有する回
路であり、例えばPLL回路を用いることができる。
【0009】また、本発明において、クロック信号選択
回路は、複数個の信号の中から一つの信号を選択する機
能を有する回路であり、例えば、デコーダ、論理回路等
により構成することができる。
回路は、複数個の信号の中から一つの信号を選択する機
能を有する回路であり、例えば、デコーダ、論理回路等
により構成することができる。
【0010】また、本発明において、ビデオ信号出力回
路はアナログ信号をサンプリングし、フラットディスプ
レイを駆動するデジタル信号に変換する機能を有する回
路であり、例えばサンプルホールド回路、A/D回路等
により構成することができる。
路はアナログ信号をサンプリングし、フラットディスプ
レイを駆動するデジタル信号に変換する機能を有する回
路であり、例えばサンプルホールド回路、A/D回路等
により構成することができる。
【0011】
【作用】本出願の発明によれば、クロック信号再生回路
においてビデオ信号源からの同期信号に基づいて、ビデ
オ信号と同一周波数で位相の異なる複数個のクロック信
号を発生し、クロック信号選択回路において、ビデオ信
号の信号の変化時点においてクロック信号をサンプリン
グし、該サンプリングに基づいてクロック信号再生回路
からの複数個のクロック信号の中から一つのクロック信
号を選択し、ビデオ信号出力回路において、クロック信
号選択回路で選択されたクロック信号によりビデオ信号
をサンプリングして、そのサンプリング値によりフラッ
トディスプレイを駆動し、画像を表示する。
においてビデオ信号源からの同期信号に基づいて、ビデ
オ信号と同一周波数で位相の異なる複数個のクロック信
号を発生し、クロック信号選択回路において、ビデオ信
号の信号の変化時点においてクロック信号をサンプリン
グし、該サンプリングに基づいてクロック信号再生回路
からの複数個のクロック信号の中から一つのクロック信
号を選択し、ビデオ信号出力回路において、クロック信
号選択回路で選択されたクロック信号によりビデオ信号
をサンプリングして、そのサンプリング値によりフラッ
トディスプレイを駆動し、画像を表示する。
【0012】そして、このクロック信号選択回路は、ビ
デオ信号の信号の変化時点における位相の異なる複数個
のクロック信号のサンプリング値の組み合わせによって
クロック信号を選択し、その選択したクロック信号をビ
デオ信号のサンプリングを行なうためのクロック信号と
して設定することができ、また、その選択するクロック
信号を、ビデオ信号の変化時点からビデオ信号の1/4
周期の位相差の時点を中心にしてビデオ信号とクロック
信号との位相関係が同一である区間内において信号が変
化するクロック信号とすることができる。この区間にあ
るクロック信号を選択することによって、信号変化に対
するミスサンプリングを減少させ、最も余裕のあるクロ
ック信号によりサンプリングをおこなうことができる。
デオ信号の信号の変化時点における位相の異なる複数個
のクロック信号のサンプリング値の組み合わせによって
クロック信号を選択し、その選択したクロック信号をビ
デオ信号のサンプリングを行なうためのクロック信号と
して設定することができ、また、その選択するクロック
信号を、ビデオ信号の変化時点からビデオ信号の1/4
周期の位相差の時点を中心にしてビデオ信号とクロック
信号との位相関係が同一である区間内において信号が変
化するクロック信号とすることができる。この区間にあ
るクロック信号を選択することによって、信号変化に対
するミスサンプリングを減少させ、最も余裕のあるクロ
ック信号によりサンプリングをおこなうことができる。
【0013】
【実施例】以下、本発明の実施例を図を参照しながら詳
細に説明するが、本発明は実施例に限定されるものでは
ない。
細に説明するが、本発明は実施例に限定されるものでは
ない。
【0014】図1は本発明のビデオ信号制御回路の一実
施例を示すブロック図であり、ビデオ信号の信号源とし
てNC装置の例を示している。図1において、1は液晶
ディスプレイ、プラズマディスプレイ等のフラットディ
スプレイ装置であり、図1においてはこのフラットディ
スプレイ装置を液晶ディスプレイにより例示している。
この液晶ディスプレイ1には、ビデオ信号出力回路2と
クロック信号出力回路3と水平同期信号出力回路4と垂
直同期信号出力回路5が接続されている。ビデオ信号出
力回路2は、NC装置8から出力されるビデオ出信号を
入力し、クロック信号選択回路6からのクロック信号に
同期して液晶ディスプレイ1にビデオ信号を出力する。
クロック信号出力回路3は、クロック信号選択回路6か
らのクロック信号を液晶ディスプレイ1に出力する回路
であり、液晶ディスプレイ1はこのクロック信号に同期
して表示動作を行なう。また、水平同期信号出力回路
4、および垂直同期信号出力回路5は、NC装置8から
出力される水平同期信号、および垂直同期信号を入力
し、クロック信号選択回路6からのクロック信号に同期
して液晶ディスプレイ1に出力する回路である。
施例を示すブロック図であり、ビデオ信号の信号源とし
てNC装置の例を示している。図1において、1は液晶
ディスプレイ、プラズマディスプレイ等のフラットディ
スプレイ装置であり、図1においてはこのフラットディ
スプレイ装置を液晶ディスプレイにより例示している。
この液晶ディスプレイ1には、ビデオ信号出力回路2と
クロック信号出力回路3と水平同期信号出力回路4と垂
直同期信号出力回路5が接続されている。ビデオ信号出
力回路2は、NC装置8から出力されるビデオ出信号を
入力し、クロック信号選択回路6からのクロック信号に
同期して液晶ディスプレイ1にビデオ信号を出力する。
クロック信号出力回路3は、クロック信号選択回路6か
らのクロック信号を液晶ディスプレイ1に出力する回路
であり、液晶ディスプレイ1はこのクロック信号に同期
して表示動作を行なう。また、水平同期信号出力回路
4、および垂直同期信号出力回路5は、NC装置8から
出力される水平同期信号、および垂直同期信号を入力
し、クロック信号選択回路6からのクロック信号に同期
して液晶ディスプレイ1に出力する回路である。
【0015】クロック信号選択回路6は、クロック信号
再生回路7から出力される位相の異なる複数個のクロッ
ク信号の中から、ビデオ信号に対して常に最適な位相関
係にあるクロック信号を選択し、該選択されたクロック
信号を前記ビデオ信号出力回路2、クロック信号出力回
路3、水平同期信号出力回路4、および垂直同期信号出
力回路5に出力する回路である。クロック信号再生回路
7は、ビデオ信号源であるNC装置8からの水平同期信
号と同じ周期のクロック信号を形成する回路であり、例
えばPLL回路により構成することができる。また、こ
のクロック信号再生回路7は、相互に位相の異なる複数
個のクロック信号を形成し、前記クロック信号選択回路
6に出力している。このクロック信号再生回路7によ
り、ビデオ信号源側と液晶ディスプレイ1側のクロック
信号の周波数をそろえることができる。
再生回路7から出力される位相の異なる複数個のクロッ
ク信号の中から、ビデオ信号に対して常に最適な位相関
係にあるクロック信号を選択し、該選択されたクロック
信号を前記ビデオ信号出力回路2、クロック信号出力回
路3、水平同期信号出力回路4、および垂直同期信号出
力回路5に出力する回路である。クロック信号再生回路
7は、ビデオ信号源であるNC装置8からの水平同期信
号と同じ周期のクロック信号を形成する回路であり、例
えばPLL回路により構成することができる。また、こ
のクロック信号再生回路7は、相互に位相の異なる複数
個のクロック信号を形成し、前記クロック信号選択回路
6に出力している。このクロック信号再生回路7によ
り、ビデオ信号源側と液晶ディスプレイ1側のクロック
信号の周波数をそろえることができる。
【0016】なお、フラットディスプレイ装置を液晶デ
ィスプレイにより構成した場合、ビデオ信号源側の垂直
同期信号の周期を液晶ディスプレイ1の1走査線に対応
させ、水平同期信号の周期を液晶ディスプレイ1の1画
素に対応させることにより、該水平同期信号の周期に対
応して形成したクロック信号により液晶ディスプレイ1
の各画素の駆動のタイミングを制御することができる。
ィスプレイにより構成した場合、ビデオ信号源側の垂直
同期信号の周期を液晶ディスプレイ1の1走査線に対応
させ、水平同期信号の周期を液晶ディスプレイ1の1画
素に対応させることにより、該水平同期信号の周期に対
応して形成したクロック信号により液晶ディスプレイ1
の各画素の駆動のタイミングを制御することができる。
【0017】本発明のビデオ信号制御回路は、前記ブロ
ック図中におけるクロック信号選択回路6によって、ビ
デオ信号に対して常に最適な位相関係にあるクロック信
号を選択している。
ック図中におけるクロック信号選択回路6によって、ビ
デオ信号に対して常に最適な位相関係にあるクロック信
号を選択している。
【0018】はじめに、図3により、ビデオ信号に対す
るクロック信号の位相関係について説明する。
るクロック信号の位相関係について説明する。
【0019】液晶ディスプレイ1において、ビデオ信号
の表示は、入力されたビデオ信号に基づいて液晶ディス
プレイ1を構成している各画素を駆動することにより行
なわれる。そのためには、入力されたビデオ信号を各画
素に対応するクロック信号によりサンプリングし、サン
プリング値を求める必要がある。
の表示は、入力されたビデオ信号に基づいて液晶ディス
プレイ1を構成している各画素を駆動することにより行
なわれる。そのためには、入力されたビデオ信号を各画
素に対応するクロック信号によりサンプリングし、サン
プリング値を求める必要がある。
【0020】このビデオ信号のサンプリングにおいて、
ビデオ信号とクロック信号が図3の(d)に示すような
位相関係にある場合には、例えばクロック信号の立ち下
がりのタイミングによって行なうことができる。なお、
図中において、このクロック信号の立ち下がりのタイミ
ングは太い一点鎖線により示している。このクロック信
号の立ち下がりのタイミングでビデオ信号のサンプリン
グを行なうためには、ビデオ信号がクロック信号の立ち
下がり時点において信号値を有していること(図では、
ハイの状態)が必要である。つまり、ビデオ信号とクロ
ック信号の位相関係にずれが生じると、クロック信号に
よりビデオ信号をサンプリングすることができなくな
る。
ビデオ信号とクロック信号が図3の(d)に示すような
位相関係にある場合には、例えばクロック信号の立ち下
がりのタイミングによって行なうことができる。なお、
図中において、このクロック信号の立ち下がりのタイミ
ングは太い一点鎖線により示している。このクロック信
号の立ち下がりのタイミングでビデオ信号のサンプリン
グを行なうためには、ビデオ信号がクロック信号の立ち
下がり時点において信号値を有していること(図では、
ハイの状態)が必要である。つまり、ビデオ信号とクロ
ック信号の位相関係にずれが生じると、クロック信号に
よりビデオ信号をサンプリングすることができなくな
る。
【0021】例えば、図3の(d)において、クロック
信号が温度や電源電圧の変化により変動して破線で示す
位相関係となると、このクロック信号の立ち下がりのタ
イミングでは、ビデオ信号のサンプリングを行なうこと
ができなくなる。また、図3の(e)において、ビデオ
信号が温度や電源電圧の変化、ビデオ信号源の相違によ
り変動して破線で示す位相関係となる場合においても、
クロック信号の立ち下がりのタイミングでは、ビデオ信
号のサンプリングを行なうことができなくなる。
信号が温度や電源電圧の変化により変動して破線で示す
位相関係となると、このクロック信号の立ち下がりのタ
イミングでは、ビデオ信号のサンプリングを行なうこと
ができなくなる。また、図3の(e)において、ビデオ
信号が温度や電源電圧の変化、ビデオ信号源の相違によ
り変動して破線で示す位相関係となる場合においても、
クロック信号の立ち下がりのタイミングでは、ビデオ信
号のサンプリングを行なうことができなくなる。
【0022】本発明のビデオ信号制御回路においては、
ビデオ信号のサンプリングのタイミングを、ビデオ信号
の信号成分を有する部分(信号のハイの状態)の中央付
近の時点とし、そのサンプリングを行なうためのクロッ
ク信号を、位相が異なる複数個のクロック信号からこの
時点にあるクロック信号を選択することにより求める。
図3の(a)〜(c)は、本発明のビデオ信号制御回路
において選択されたクロック信号によりサンプリングす
ることよって、ビデオ信号およびクロック信号の変動に
かかわらず、ビデオ信号をサンプリングすることができ
ることを示している。
ビデオ信号のサンプリングのタイミングを、ビデオ信号
の信号成分を有する部分(信号のハイの状態)の中央付
近の時点とし、そのサンプリングを行なうためのクロッ
ク信号を、位相が異なる複数個のクロック信号からこの
時点にあるクロック信号を選択することにより求める。
図3の(a)〜(c)は、本発明のビデオ信号制御回路
において選択されたクロック信号によりサンプリングす
ることよって、ビデオ信号およびクロック信号の変動に
かかわらず、ビデオ信号をサンプリングすることができ
ることを示している。
【0023】図3の(a)は、クロック信号の立ち下が
りの時点が、ビデオ信号の信号成分を有する部分(信号
のハイの状態)の中央の時点にある場合を示している。
ここで、ビデオ信号およびクロック信号が破線の矢印に
示すように例えばクロック信号の最大1/4周期分だけ
前後に変動する場合は、図3の(b)に示すようにビデ
オ信号がクロック信号の1/4周期分遅れ、また、クロ
ック信号がクロック信号の1/4周期分進む場合と、逆
に図3の(c)に示すようにビデオ信号がクロック信号
の1/4周期分進むことになり、クロック信号が常にビ
デオ信号の中央時点からクロック信号の1/4周期分の
幅の遅れと進むを有する区間内にある。この区間内にお
いては、図に示すようにクロック信号の立ち下がりはビ
デオ信号の信号成分を有する部分(信号のハイの状態)
内にあり、サンプリングを行なうことができる。
りの時点が、ビデオ信号の信号成分を有する部分(信号
のハイの状態)の中央の時点にある場合を示している。
ここで、ビデオ信号およびクロック信号が破線の矢印に
示すように例えばクロック信号の最大1/4周期分だけ
前後に変動する場合は、図3の(b)に示すようにビデ
オ信号がクロック信号の1/4周期分遅れ、また、クロ
ック信号がクロック信号の1/4周期分進む場合と、逆
に図3の(c)に示すようにビデオ信号がクロック信号
の1/4周期分進むことになり、クロック信号が常にビ
デオ信号の中央時点からクロック信号の1/4周期分の
幅の遅れと進むを有する区間内にある。この区間内にお
いては、図に示すようにクロック信号の立ち下がりはビ
デオ信号の信号成分を有する部分(信号のハイの状態)
内にあり、サンプリングを行なうことができる。
【0024】つまり、位相が異なる複数個のクロック信
号の中から、ビデオ信号の信号成分を有する部分(信号
のハイの状態)の中央付近の時点に、立ち下がりの時点
が存在するクロック信号を選択することにより、ビデオ
信号とクロック信号の位相関係が変動しても、ビデオ信
号のサンプリングを行なうことができる。
号の中から、ビデオ信号の信号成分を有する部分(信号
のハイの状態)の中央付近の時点に、立ち下がりの時点
が存在するクロック信号を選択することにより、ビデオ
信号とクロック信号の位相関係が変動しても、ビデオ信
号のサンプリングを行なうことができる。
【0025】図3では、ビデオ信号のサンプリングを行
なうことができるクロック信号の範囲を斜線により示し
ている。なお、ここではサンプリングのタイミングをク
ロック信号の立ち下がりとしているが、クロック信号の
立ち上がりとすることも可能である。
なうことができるクロック信号の範囲を斜線により示し
ている。なお、ここではサンプリングのタイミングをク
ロック信号の立ち下がりとしているが、クロック信号の
立ち上がりとすることも可能である。
【0026】本発明のビデオ信号制御回路においては、
ビデオ信号値の立ち下がりの時点における1/4周期位
相の異なる2つのクロック信号の組み合わせにより、前
記したクロック信号の選択を行なうものであり、図2に
このクロック信号の選択を行なうためのクロック信号選
択回路6の一実施例を示す。図2において、フリップフ
ロップFF0は、NC装置8等のビデオ信号源から出力
されたビデオ信号と、クロック信号再生回路7から出力
される位相がそれぞれ1/4周期だけ周期の異なるクロ
ック信号CLK0〜CLK3の中のクロック信号CLK
0を入力し、その出力をデコーダDEC63に出力する
ものであり、また、フリップフロップFF1は、前記ビ
デオ信号と、前記クロック信号CLK0と1/4周期だ
け周期の異なるクロック信号CLK1を入力し、その出
力をデコーダDEC63に出力するものである。デコー
ダDEC63は、前記フリップフロップFF0とフリッ
プフロップFF1を入力信号として、その入力信号の組
み合わせに応じた出力を出力端子D0〜D3からそれぞ
れのアンド回路AND0〜AND3に出力する。また、
このAND0〜AND3には、クロック信号再生回路7
からそれぞれクロック信号CLK0〜CLK3が入力さ
れ、前記デコーダDEC63の出力との論理積をとる。
そして、これらのAND0〜AND3の出力はオア回路
OR68に入力され、AND0〜AND3の出力論理和
が出力される。なお、前記フリップフロップFF0、お
よびフリップフロップFF1は、ビデオ信号の立ち下が
りの時点におけるそれぞれのクロック信号の状態を保持
する機能を有するものである。そして、図2に示すクロ
ック信号選択回路6は、2つのクロック信号CLK0と
CLK1の信号値の組み合わせに応じて、デコーダDE
C63で定められたクロック信号選択信号を出力し、そ
のクロック信号選択信号によりクロック信号CLK0〜
CLK3の中からクロック信号を1つ選択して出力す
る。
ビデオ信号値の立ち下がりの時点における1/4周期位
相の異なる2つのクロック信号の組み合わせにより、前
記したクロック信号の選択を行なうものであり、図2に
このクロック信号の選択を行なうためのクロック信号選
択回路6の一実施例を示す。図2において、フリップフ
ロップFF0は、NC装置8等のビデオ信号源から出力
されたビデオ信号と、クロック信号再生回路7から出力
される位相がそれぞれ1/4周期だけ周期の異なるクロ
ック信号CLK0〜CLK3の中のクロック信号CLK
0を入力し、その出力をデコーダDEC63に出力する
ものであり、また、フリップフロップFF1は、前記ビ
デオ信号と、前記クロック信号CLK0と1/4周期だ
け周期の異なるクロック信号CLK1を入力し、その出
力をデコーダDEC63に出力するものである。デコー
ダDEC63は、前記フリップフロップFF0とフリッ
プフロップFF1を入力信号として、その入力信号の組
み合わせに応じた出力を出力端子D0〜D3からそれぞ
れのアンド回路AND0〜AND3に出力する。また、
このAND0〜AND3には、クロック信号再生回路7
からそれぞれクロック信号CLK0〜CLK3が入力さ
れ、前記デコーダDEC63の出力との論理積をとる。
そして、これらのAND0〜AND3の出力はオア回路
OR68に入力され、AND0〜AND3の出力論理和
が出力される。なお、前記フリップフロップFF0、お
よびフリップフロップFF1は、ビデオ信号の立ち下が
りの時点におけるそれぞれのクロック信号の状態を保持
する機能を有するものである。そして、図2に示すクロ
ック信号選択回路6は、2つのクロック信号CLK0と
CLK1の信号値の組み合わせに応じて、デコーダDE
C63で定められたクロック信号選択信号を出力し、そ
のクロック信号選択信号によりクロック信号CLK0〜
CLK3の中からクロック信号を1つ選択して出力す
る。
【0027】図4〜図7は、2つのクロック信号CLK
0とCLK1の信号値の組み合わせによるクロック信号
の選択を示す図である。なお、図4〜図7には、ビデオ
信号、クロック信号CLK0〜CLK3、フリプフロッ
プFF0,FF1の信号が示されている。
0とCLK1の信号値の組み合わせによるクロック信号
の選択を示す図である。なお、図4〜図7には、ビデオ
信号、クロック信号CLK0〜CLK3、フリプフロッ
プFF0,FF1の信号が示されている。
【0028】はじめに、図4はフリプフロップFF0,
FF1の信号がそれぞれ「1」,「0」の場合を示して
いる。ビデオ信号とクロック信号CLK0およびCLK
1が図4の位相関係の場合には、ビデオ信号の矢印で示
される立ち下がりの時点においてクロック信号CLK0
およびCLK1の値は、それぞれFF0およびFF1に
示されるように「1」,「0」となる。
FF1の信号がそれぞれ「1」,「0」の場合を示して
いる。ビデオ信号とクロック信号CLK0およびCLK
1が図4の位相関係の場合には、ビデオ信号の矢印で示
される立ち下がりの時点においてクロック信号CLK0
およびCLK1の値は、それぞれFF0およびFF1に
示されるように「1」,「0」となる。
【0029】そして、このビデオ信号の立ち下がりの時
点からビデオ信号の1/4周期分だけ遅れた時点におい
て、クロック信号の前後1/4周期の区間(図中の斜線
部分)においてはクロック信号CLK0およびCLK1
において信号の立ち下がりが存在している(図中の太い
矢印)。このビデオ信号の立ち下がりの時点からビデオ
信号の1/4周期分だけ遅れた時点のさらにクロック信
号の1/4周期だけ前後した区間は、ビデオ信号やクロ
ック信号の変動してもビデオ信号のサンプリングを確実
に行なうことができる区間であり、この区間内に立ち下
がりの時点があるクロック信号を選択することによりビ
デオ信号のサンプリングを行なうことができる。本発明
のビデオ信号制御回路においては、このクロック信号C
LK0およびCLK1の内CLK0を選択し、このクロ
ック信号によりビデオ信号のサンプリングを行なう。
点からビデオ信号の1/4周期分だけ遅れた時点におい
て、クロック信号の前後1/4周期の区間(図中の斜線
部分)においてはクロック信号CLK0およびCLK1
において信号の立ち下がりが存在している(図中の太い
矢印)。このビデオ信号の立ち下がりの時点からビデオ
信号の1/4周期分だけ遅れた時点のさらにクロック信
号の1/4周期だけ前後した区間は、ビデオ信号やクロ
ック信号の変動してもビデオ信号のサンプリングを確実
に行なうことができる区間であり、この区間内に立ち下
がりの時点があるクロック信号を選択することによりビ
デオ信号のサンプリングを行なうことができる。本発明
のビデオ信号制御回路においては、このクロック信号C
LK0およびCLK1の内CLK0を選択し、このクロ
ック信号によりビデオ信号のサンプリングを行なう。
【0030】なお、図4において、左下がりの斜線部分
はビデオ信号の立ち下がりがクロック信号CLK0の立
ち上がりと一致した場合において、クロック信号がビデ
オ信号に対してとりうる信号位置の範囲を示し、右下が
りの斜線部分はビデオ信号の立ち下がりがクロック信号
CLK1の立ち上がりと一致した場合において、クロッ
ク信号がビデオ信号に対してとりうる信号位置の範囲を
示すものであり、FF0およびFF1が「1」,「0」
となるビデオ信号とクロック信号の位相関係はこの2つ
の斜線の範囲内に含まれる。
はビデオ信号の立ち下がりがクロック信号CLK0の立
ち上がりと一致した場合において、クロック信号がビデ
オ信号に対してとりうる信号位置の範囲を示し、右下が
りの斜線部分はビデオ信号の立ち下がりがクロック信号
CLK1の立ち上がりと一致した場合において、クロッ
ク信号がビデオ信号に対してとりうる信号位置の範囲を
示すものであり、FF0およびFF1が「1」,「0」
となるビデオ信号とクロック信号の位相関係はこの2つ
の斜線の範囲内に含まれる。
【0031】また、図5はフリプフロップFF0,FF
1の信号がそれぞれ「1」,「1」の場合を示し、図6
はフリプフロップFF0,FF1の信号がそれぞれ
「0」,「1」の場合を示し、図7はフリプフロップF
F0,FF1の信号がそれぞれ「0」,「0」の場合を
示しており、各信号の位相関係において、ビデオ信号の
矢印で示される立ち下がりの時点でのクロック信号CL
K0とCLK1の値により設定される。
1の信号がそれぞれ「1」,「1」の場合を示し、図6
はフリプフロップFF0,FF1の信号がそれぞれ
「0」,「1」の場合を示し、図7はフリプフロップF
F0,FF1の信号がそれぞれ「0」,「0」の場合を
示しており、各信号の位相関係において、ビデオ信号の
矢印で示される立ち下がりの時点でのクロック信号CL
K0とCLK1の値により設定される。
【0032】そして、このビデオ信号の立ち下がりの時
点からビデオ信号の1/4周期分だけ遅れた時点におい
て、クロック信号の前後1/4周期の区間(図中の斜線
部分)に、図5ではクロック信号CLK1およびCLK
2に信号の立ち下がりが存在し(図中の太い矢印)、図
6ではクロック信号CLK2およびCLK3に信号の立
ち下がりが存在し(図中の太い矢印)、図7ではクロッ
ク信号CLK3およびCLK0に信号の立ち下がりが存
在する(図中の太い矢印)。このビデオ信号の立ち下が
りの時点からビデオ信号の1/4周期分だけ遅れた時点
のさらにクロック信号の1/4周期だけ前後した区間
は、ビデオ信号やクロック信号の変動してもビデオ信号
のサンプリングを確実に行なうことができる区間であ
り、この区間内に立ち下がりの時点があるクロック信号
を選択することによりビデオ信号のサンプリングを行な
うことができる。本発明のビデオ信号制御回路において
は、図5においてはこのクロック信号CLK1およびC
LK2の内CLK1を選択し、図6においてはこのクロ
ック信号CLK2およびCLK3の内CLK2を選択
し、図7においてはこのクロック信号CLK3およびC
LK0の内CLK3を選択し、このクロック信号により
ビデオ信号のサンプリングを行なう。
点からビデオ信号の1/4周期分だけ遅れた時点におい
て、クロック信号の前後1/4周期の区間(図中の斜線
部分)に、図5ではクロック信号CLK1およびCLK
2に信号の立ち下がりが存在し(図中の太い矢印)、図
6ではクロック信号CLK2およびCLK3に信号の立
ち下がりが存在し(図中の太い矢印)、図7ではクロッ
ク信号CLK3およびCLK0に信号の立ち下がりが存
在する(図中の太い矢印)。このビデオ信号の立ち下が
りの時点からビデオ信号の1/4周期分だけ遅れた時点
のさらにクロック信号の1/4周期だけ前後した区間
は、ビデオ信号やクロック信号の変動してもビデオ信号
のサンプリングを確実に行なうことができる区間であ
り、この区間内に立ち下がりの時点があるクロック信号
を選択することによりビデオ信号のサンプリングを行な
うことができる。本発明のビデオ信号制御回路において
は、図5においてはこのクロック信号CLK1およびC
LK2の内CLK1を選択し、図6においてはこのクロ
ック信号CLK2およびCLK3の内CLK2を選択
し、図7においてはこのクロック信号CLK3およびC
LK0の内CLK3を選択し、このクロック信号により
ビデオ信号のサンプリングを行なう。
【0033】なお、図5〜7において、前記図4と同様
に、左下がりの斜線部分はビデオ信号の立ち下がりが、
一方の選択可能なクロック信号の立ち上がりと一致した
場合に、クロック信号がビデオ信号に対してとりうる信
号位置の範囲を示し、右下がりの斜線部分はビデオ信号
の立ち下がりが、他方の選択可能なクロック信号の立ち
上がりと一致した場合に、クロック信号がビデオ信号に
対してとりうる信号位置の範囲を示すものである。
に、左下がりの斜線部分はビデオ信号の立ち下がりが、
一方の選択可能なクロック信号の立ち上がりと一致した
場合に、クロック信号がビデオ信号に対してとりうる信
号位置の範囲を示し、右下がりの斜線部分はビデオ信号
の立ち下がりが、他方の選択可能なクロック信号の立ち
上がりと一致した場合に、クロック信号がビデオ信号に
対してとりうる信号位置の範囲を示すものである。
【0034】図8に、フリプフロップFF0とFF1の
値の組み合わせに対する選択クロック信号のテーブルを
示す。図8において、選択クロック信号Aは本発明のビ
デオ信号制御回路における選択クロック信号を示してお
り、FF0とFF1の信号がそれぞれ「0」,「0」の
場合にはクロック信号CLK3を選択し、FF0とFF
1の信号がそれぞれ「0」,「1」の場合にはクロック
信号CLK2を選択し、FF0とFF1の信号がそれぞ
れ「1」,「0」の場合にはクロック信号CLK0を選
択し、FF0とFF1の信号がそれぞれ「1」,「1」
の場合にはクロック信号CLK1を選択する。
値の組み合わせに対する選択クロック信号のテーブルを
示す。図8において、選択クロック信号Aは本発明のビ
デオ信号制御回路における選択クロック信号を示してお
り、FF0とFF1の信号がそれぞれ「0」,「0」の
場合にはクロック信号CLK3を選択し、FF0とFF
1の信号がそれぞれ「0」,「1」の場合にはクロック
信号CLK2を選択し、FF0とFF1の信号がそれぞ
れ「1」,「0」の場合にはクロック信号CLK0を選
択し、FF0とFF1の信号がそれぞれ「1」,「1」
の場合にはクロック信号CLK1を選択する。
【0035】また、選択クロック信号Bは本発明のビデ
オ信号制御回路における選択クロック信号の他の場合を
示しており、前記選択クロック信号Aと同様にこの選択
クロック信号によりビデオ信号のサンプリングを行なう
ことができる。
オ信号制御回路における選択クロック信号の他の場合を
示しており、前記選択クロック信号Aと同様にこの選択
クロック信号によりビデオ信号のサンプリングを行なう
ことができる。
【0036】前記デコーダDEC63は、通常のデコー
ダ、あるいは論理回路により構成することができる。例
えば、通常のデコーダによる場合には、前記したFF0
とFF1の信号に対するクロック信号を選択するクロッ
ク信号選択信号を出力するように組むことにより構成す
ることができる。
ダ、あるいは論理回路により構成することができる。例
えば、通常のデコーダによる場合には、前記したFF0
とFF1の信号に対するクロック信号を選択するクロッ
ク信号選択信号を出力するように組むことにより構成す
ることができる。
【0037】また、論理回路による場合には、例えば図
9に示す回路により構成することができる。図9に示す
回路は、図8の選択クロック信号Aを実現する回路であ
り、NOT回路とAND回路により、出力端子D0〜D
3からCLK0〜CLK3のクロック信号を選択するク
ロック信号選択信号を出力する。
9に示す回路により構成することができる。図9に示す
回路は、図8の選択クロック信号Aを実現する回路であ
り、NOT回路とAND回路により、出力端子D0〜D
3からCLK0〜CLK3のクロック信号を選択するク
ロック信号選択信号を出力する。
【0038】(実施例特有の効果)前記構成によって、
実施例においては、フラットディスプレイ装置に異なる
NC装置を接続した場合でも、自動的に最適な位相のク
ロック信号を選択するため、フラットディスプレイ装置
の表示状態をクロック信号を選択し設定するといった作
業を行なうことなく、クロック信号を設定することがで
きる。
実施例においては、フラットディスプレイ装置に異なる
NC装置を接続した場合でも、自動的に最適な位相のク
ロック信号を選択するため、フラットディスプレイ装置
の表示状態をクロック信号を選択し設定するといった作
業を行なうことなく、クロック信号を設定することがで
きる。
【0039】(変形例)なお、本発明は上記実施例に限
定されるものではなく、本発明の趣旨に基づき種々の変
形が可能であり、それらを本発明の範囲から排除するも
のではない。
定されるものではなく、本発明の趣旨に基づき種々の変
形が可能であり、それらを本発明の範囲から排除するも
のではない。
【0040】前記実施例においては、ビデオ信号の信号
源としてNC装置の例を示しているが、ビデオ信号の信
号源はこのNC装置に限定されるものではなく、画像信
号を出力する任意の装置に適用できる。
源としてNC装置の例を示しているが、ビデオ信号の信
号源はこのNC装置に限定されるものではなく、画像信
号を出力する任意の装置に適用できる。
【0041】また、前記実施例においては、ビデオ信号
の立ち下がりにおけるクロック信号の状態からクロック
信号を選択しているが、ビデオ信号の立ち上がりにおけ
るクロック信号の状態からクロック信号を選択すること
もできる。また、ビデオ信号のサンプリングをクロック
信号の立ち下がり時点で行なう代わりに、クロック信号
の立ち下がり時点で行なうこともできる。
の立ち下がりにおけるクロック信号の状態からクロック
信号を選択しているが、ビデオ信号の立ち上がりにおけ
るクロック信号の状態からクロック信号を選択すること
もできる。また、ビデオ信号のサンプリングをクロック
信号の立ち下がり時点で行なう代わりに、クロック信号
の立ち下がり時点で行なうこともできる。
【0042】
【発明の効果】以上説明したように、本発明によれば、
ビデオ信号に対して常に最適な位相関係にあるクロック
信号を選択し設定するビデオ信号制御回路を提供するこ
とができる。
ビデオ信号に対して常に最適な位相関係にあるクロック
信号を選択し設定するビデオ信号制御回路を提供するこ
とができる。
【図面の簡単な説明】
【図1】本発明のビデオ信号制御回路の一実施例を示す
ブロック図である。
ブロック図である。
【図2】本発明のクロック信号選択回路の一実施例を示
すブロック図である。
すブロック図である。
【図3】本発明のビデオ信号に対するクロック信号の位
相関係を説明するタイムチャートである。
相関係を説明するタイムチャートである。
【図4】本発明のクロック信号の選択を説明するタイム
チャートである。
チャートである。
【図5】本発明のクロック信号の選択を説明するタイム
チャートである。
チャートである。
【図6】本発明のクロック信号の選択を説明するタイム
チャートである。
チャートである。
【図7】本発明のクロック信号の選択を説明するタイム
チャートである。
チャートである。
【図8】本発明のフリプフロップの値の組み合わせに対
する選択クロック信号のテーブルである。
する選択クロック信号のテーブルである。
【図9】本発明のデコーダを構成する論理回路の一実施
例である。
例である。
1 液晶ディスプレイ 2 ビデオ信号出力回路 3 クロック信号出力回路 4 水平同期信号出力回路 5 垂直同期信号出力回路 6 クロック信号選択回路 7 クロック信号再生回路 8 NC装置 61,62 フリップフロップ 63 デコーダ 64〜67 アンド回路 68 オア回路
Claims (3)
- 【請求項1】 ビデオ信号をサンプリングして表示する
フラットディスプレイにおいて、(a)ビデオ信号と同
一周波数で位相の異なる複数個のクロック信号を発生す
るクロック信号再生回路と、(b)ビデオ信号の信号の
変化時点においてクロック信号をサンプリングし、該サ
ンプリングに基づいて複数個のクロック信号の中から一
つのクロック信号を選択するクロック信号選択回路と、
(c)選択されたクロック信号によりビデオ信号をサン
プリングするビデオ信号出力回路とからなることを特徴
とするビデオ信号制御回路。 - 【請求項2】 クロック信号選択回路が選択するクロッ
ク信号は、ビデオ信号の信号の変化時点における位相の
異なる複数個のクロック信号のサンプリング値の組み合
わせにより設定される請求項1記載のビデオ信号制御回
路。 - 【請求項3】 クロック信号選択回路が選択するクロッ
ク信号は、ビデオ信号の変化時点からビデオ信号の1/
4周期の位相差の時点を中心にしてビデオ信号とクロッ
ク信号の位相関係が同一である区間内において信号が変
化するクロック信号である請求項1記載のビデオ信号制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216860A JPH0756553A (ja) | 1993-08-10 | 1993-08-10 | ビデオ信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216860A JPH0756553A (ja) | 1993-08-10 | 1993-08-10 | ビデオ信号制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0756553A true JPH0756553A (ja) | 1995-03-03 |
Family
ID=16695045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5216860A Pending JPH0756553A (ja) | 1993-08-10 | 1993-08-10 | ビデオ信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756553A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936678A (en) * | 1995-06-16 | 1999-08-10 | Seiko Epson Corporation | Video signal processing device, information processing system, and video signal processing method |
| US6115075A (en) * | 1996-02-22 | 2000-09-05 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
-
1993
- 1993-08-10 JP JP5216860A patent/JPH0756553A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936678A (en) * | 1995-06-16 | 1999-08-10 | Seiko Epson Corporation | Video signal processing device, information processing system, and video signal processing method |
| US6115075A (en) * | 1996-02-22 | 2000-09-05 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6304296B1 (en) | 1996-02-22 | 2001-10-16 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6731343B2 (en) | 1996-02-22 | 2004-05-04 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US7319464B2 (en) | 1996-02-22 | 2008-01-15 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179438A (en) | Pulse signal delay device, and pulse signal phase detector and clock generator using the device | |
| US4713621A (en) | Phase synchronization circuit | |
| US7941686B2 (en) | Phase controllable multichannel signal generator having interleaved digital to analog converters | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| JPWO1999027494A1 (ja) | 画像処理装置およびそのための集積化回路 | |
| JPWO1998054891A1 (ja) | 画像処理装置およびそのための集積化回路 | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| JPH0624315B2 (ja) | 移相器 | |
| JPH0756553A (ja) | ビデオ信号制御回路 | |
| JPH07193562A (ja) | ビット同期回路 | |
| US8461884B2 (en) | Programmable delay circuit providing for a wide span of delays | |
| US5680133A (en) | Analog-to-digital converter | |
| JPH04295280A (ja) | Pwm信号演算回路 | |
| US5999026A (en) | Resynchronization device | |
| US20040004505A1 (en) | Data delay circuit | |
| JP5190472B2 (ja) | 駆動回路 | |
| KR100460763B1 (ko) | 클럭스위칭회로 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JP2615810B2 (ja) | クロック選択装置 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| JPH1188156A (ja) | クロック生成用pll回路 | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| JP2000022507A (ja) | クロック信号切り換え装置 | |
| JP2827517B2 (ja) | 位相同期回路 | |
| KR20150009181A (ko) | 반도체 집적 회로 및 클럭 동기화 방법 |