JPH0756850A - １つのバスに接続されたユニットからバスへのアクセスの分散制御用の装置 - Google Patents
１つのバスに接続されたユニットからバスへのアクセスの分散制御用の装置Info
- Publication number
- JPH0756850A JPH0756850A JP6158620A JP15862094A JPH0756850A JP H0756850 A JPH0756850 A JP H0756850A JP 6158620 A JP6158620 A JP 6158620A JP 15862094 A JP15862094 A JP 15862094A JP H0756850 A JPH0756850 A JP H0756850A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- bus
- access
- ring
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Optical Communication System (AREA)
- Multi Processors (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 アービトレーションのためのさらに改善され
た分散制御方式を提供すること。 【構成】 共働動作のもとで、パルスがユニットに供給
され、バスへの前記ユニットのアクセス要求があった場
合にパルスの端部のもとでアクセスがスタートされ、ア
クセス要求があった場合に、パルスが当該アクセスの持
続時間だけ延長されて再び結合素子へ伝搬され、該結合
素子は当該パルスを再びリングへ供給し、アクセスの要
求がない場合には、前記結合素子に影響されることなく
前記パルスは出力側へさらに伝搬されるように構成す
る。
た分散制御方式を提供すること。 【構成】 共働動作のもとで、パルスがユニットに供給
され、バスへの前記ユニットのアクセス要求があった場
合にパルスの端部のもとでアクセスがスタートされ、ア
クセス要求があった場合に、パルスが当該アクセスの持
続時間だけ延長されて再び結合素子へ伝搬され、該結合
素子は当該パルスを再びリングへ供給し、アクセスの要
求がない場合には、前記結合素子に影響されることなく
前記パルスは出力側へさらに伝搬されるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、１つのバスに接続され
たユニットからバスへのアクセスの分散制御用の装置に
関する。
たユニットからバスへのアクセスの分散制御用の装置に
関する。
【０００２】
【従来の技術】例えばアドレス線路、データ線路、制御
線路等からなる１つのバスに複数のユニット（例えばプ
ロセッサ等）が接続されている場合には、それぞれ１つ
のプロセッサだけしかバスを同時に使用できないように
配慮する必要がある。バスに対するユニットのこのよう
なアクセス制御は、アービトレテーション（衝突防止）
とも称される。現在ではこの目的に対してとりわけ２つ
のプロトコルが公知である。このアービトレーションは
一度はアービタによって集中的にか又は複数のプロセッ
サないしユニット間で分散的に制御可能である。分散的
なアービトレーションの際には２つの慣用方式が可能で
ある。そのうちの１つの方式はＣＳＭＡ／ＣＤ方式（キ
ャリア検知多重アクセス／衝突検出）である。この方式
ではバスが空いている場合にバスへのプロセッサの書き
込みが許可される。他のプロセッサが同時にバスを使用
している場合には、衝突が生じ、書き込み過程が繰り返
される。この方式は例えばＭｕｅｌｌｅｒ，Ｌｏｅｂｅ
ｌ，Ｓｃｈｍｉｄｔ著の“Ｌｅｘｉｋｏｎ ｄｅｒ Ｄ
ａｔｅｎａｒｂｅｉｔｕｎｇ” １９９２年版、１４７
頁の「ＣＳＭＡ／ＣＤ方式」の欄に記載されている。
線路等からなる１つのバスに複数のユニット（例えばプ
ロセッサ等）が接続されている場合には、それぞれ１つ
のプロセッサだけしかバスを同時に使用できないように
配慮する必要がある。バスに対するユニットのこのよう
なアクセス制御は、アービトレテーション（衝突防止）
とも称される。現在ではこの目的に対してとりわけ２つ
のプロトコルが公知である。このアービトレーションは
一度はアービタによって集中的にか又は複数のプロセッ
サないしユニット間で分散的に制御可能である。分散的
なアービトレーションの際には２つの慣用方式が可能で
ある。そのうちの１つの方式はＣＳＭＡ／ＣＤ方式（キ
ャリア検知多重アクセス／衝突検出）である。この方式
ではバスが空いている場合にバスへのプロセッサの書き
込みが許可される。他のプロセッサが同時にバスを使用
している場合には、衝突が生じ、書き込み過程が繰り返
される。この方式は例えばＭｕｅｌｌｅｒ，Ｌｏｅｂｅ
ｌ，Ｓｃｈｍｉｄｔ著の“Ｌｅｘｉｋｏｎ ｄｅｒ Ｄ
ａｔｅｎａｒｂｅｉｔｕｎｇ” １９９２年版、１４７
頁の「ＣＳＭＡ／ＣＤ方式」の欄に記載されている。
【０００３】もう１つの分散制御方式はトークンによる
アービトレーション又はアクセス制御である。この場合
は送信許可を有するトークンのみが送信される。このト
ークンはプロセッサアドレスと制御情報からなる。この
方式も基本的には前記公知文献の６６７頁の「トークン
方式」の欄に説明されている。
アービトレーション又はアクセス制御である。この場合
は送信許可を有するトークンのみが送信される。このト
ークンはプロセッサアドレスと制御情報からなる。この
方式も基本的には前記公知文献の６６７頁の「トークン
方式」の欄に説明されている。
【０００４】
【発明が解決しようとする課題】本発明の課題は、アー
ビトレーション（衝突防止）のためのさらなる分散制御
方式を提供することである。
ビトレーション（衝突防止）のためのさらなる分散制御
方式を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば上記課題
は、少なくとも１つの線路を有する１つのリングが設け
られており、前記リングからパルス発生器の入力側にパ
ルスの端部が供給された場合に、前記リングにおいてパ
ルス発生器から１つのパルスがリングへ供給され、前記
リングには少なくとも１つの結合素子が設けられてお
り、該結合素子は少なくとも１つのユニットとの２方向
での接続路を有しており、前記結合素子とユニットとの
間で共働動作が行われるように構成され、ここにおいて
前記共働動作のもとで、パルスがユニットに供給され、
バスへの前記ユニットのアクセス要求があった場合にパ
ルスの端部のもとでアクセスがスタートされ、アクセス
要求があった場合に、パルスが当該アクセスの持続時間
だけ延長されて再び結合素子へ伝搬され、該結合素子は
当該パルスを再びリングへ供給し、アクセスの要求がな
い場合には、前記結合素子に影響されることなく前記パ
ルスは出力側へさらに伝搬されるように構成されて解決
される。
は、少なくとも１つの線路を有する１つのリングが設け
られており、前記リングからパルス発生器の入力側にパ
ルスの端部が供給された場合に、前記リングにおいてパ
ルス発生器から１つのパルスがリングへ供給され、前記
リングには少なくとも１つの結合素子が設けられてお
り、該結合素子は少なくとも１つのユニットとの２方向
での接続路を有しており、前記結合素子とユニットとの
間で共働動作が行われるように構成され、ここにおいて
前記共働動作のもとで、パルスがユニットに供給され、
バスへの前記ユニットのアクセス要求があった場合にパ
ルスの端部のもとでアクセスがスタートされ、アクセス
要求があった場合に、パルスが当該アクセスの持続時間
だけ延長されて再び結合素子へ伝搬され、該結合素子は
当該パルスを再びリングへ供給し、アクセスの要求がな
い場合には、前記結合素子に影響されることなく前記パ
ルスは出力側へさらに伝搬されるように構成されて解決
される。
【０００６】アドレスバスおよびデータバスは光学的又
は電気的な手段で実現され得る。アドレスバスとデータ
バスの他にもアクセス制御用線路が用いられる。この線
路はリングとして接続される。このリングにはパルス発
生器（例えばモノフロップ）と結合素子が含まれる。結
合素子は、入力側に供給されるパルスを（このパルスは
パルス発生器か又は線路内に前置して配設された結合素
子から供給される）ユニット（例えばプロセッサ）に結
合させる。ユニットはアクセス要求がある場合にはこの
パルスをバスへのアクセスの終了まで延長させる。但し
結合素子の入力側に供給されたパルスの立下がり縁があ
らわれた場合に初めてバスへのアクセスが行われる。場
合によりユニットによって延長されたパルスは次の結合
素子まで伝搬され、その結合素子に配属されたユニット
によって相応に処理される。有利にはパルス発生器はモ
ノフロップで構成される。このモノフロップは、リング
内に配設された最後の素子からパルスの立ち下がり縁が
入力側に供給された場合に１つのパルスを発生する。さ
らに有利には、１つの結合素子に複数の線路を備えた別
のリングが配設される。このリングには結合素子と別の
ユニットが配属されている。同様に別の下位（サブ）リ
ングを接続させることも可能である。この種の下位（サ
ブ）リングの別の有利な改善例では、下位リングへそれ
ぞれ１つのモノフロップが組み込まれる。このモノフロ
ップは上位−アービトレーションリングに依存しないア
ービトレーションが可能である。この利点は、下位リン
グにおいてバスへのユニットのアクセス要求がない場合
に上位リングにおいてパルスが延長されないことであ
る。
は電気的な手段で実現され得る。アドレスバスとデータ
バスの他にもアクセス制御用線路が用いられる。この線
路はリングとして接続される。このリングにはパルス発
生器（例えばモノフロップ）と結合素子が含まれる。結
合素子は、入力側に供給されるパルスを（このパルスは
パルス発生器か又は線路内に前置して配設された結合素
子から供給される）ユニット（例えばプロセッサ）に結
合させる。ユニットはアクセス要求がある場合にはこの
パルスをバスへのアクセスの終了まで延長させる。但し
結合素子の入力側に供給されたパルスの立下がり縁があ
らわれた場合に初めてバスへのアクセスが行われる。場
合によりユニットによって延長されたパルスは次の結合
素子まで伝搬され、その結合素子に配属されたユニット
によって相応に処理される。有利にはパルス発生器はモ
ノフロップで構成される。このモノフロップは、リング
内に配設された最後の素子からパルスの立ち下がり縁が
入力側に供給された場合に１つのパルスを発生する。さ
らに有利には、１つの結合素子に複数の線路を備えた別
のリングが配設される。このリングには結合素子と別の
ユニットが配属されている。同様に別の下位（サブ）リ
ングを接続させることも可能である。この種の下位（サ
ブ）リングの別の有利な改善例では、下位リングへそれ
ぞれ１つのモノフロップが組み込まれる。このモノフロ
ップは上位−アービトレーションリングに依存しないア
ービトレーションが可能である。この利点は、下位リン
グにおいてバスへのユニットのアクセス要求がない場合
に上位リングにおいてパルスが延長されないことであ
る。
【０００７】有利には結合素子は光学的な素子によって
構成され、線路は光導波路によって構成され得る。
構成され、線路は光導波路によって構成され得る。
【０００８】
【実施例】次に本発明の実施例を図面に基づき詳細に説
明する。
明する。
【０００９】図１は本発明による装置のブロック回路図
である。多数のユニットＰ１〜Ｐｎ（この実施例ではプ
ロセッサ）は、１つのバスＢＵに結合されている。この
バスＢＵは、例えばアドレス−／データバスであり得
る。このバスＢＵへのプロセッサＰ１〜Ｐｎのアクセス
を制御するために、１つのリングＲＩが設けられてい
る。このリングＲＩは、一方向の線路（例えば１つの線
路）からなる。図１の実施例ではこの種のリングＲＩが
唯１つ設けられている。このリングＲＩは、一方の端部
が相互に接続されている方向性を有する２つの線路で構
成されてもよい。線路は相応にバスＢＵに配設されてい
る。リングとしてのアービトレーションリングＲＩの表
示は、幾何学的構成特性に関する何等かの固定的なセッ
ティングを行うことなく複数の線路が閉成していること
を表している。
である。多数のユニットＰ１〜Ｐｎ（この実施例ではプ
ロセッサ）は、１つのバスＢＵに結合されている。この
バスＢＵは、例えばアドレス−／データバスであり得
る。このバスＢＵへのプロセッサＰ１〜Ｐｎのアクセス
を制御するために、１つのリングＲＩが設けられてい
る。このリングＲＩは、一方向の線路（例えば１つの線
路）からなる。図１の実施例ではこの種のリングＲＩが
唯１つ設けられている。このリングＲＩは、一方の端部
が相互に接続されている方向性を有する２つの線路で構
成されてもよい。線路は相応にバスＢＵに配設されてい
る。リングとしてのアービトレーションリングＲＩの表
示は、幾何学的構成特性に関する何等かの固定的なセッ
ティングを行うことなく複数の線路が閉成していること
を表している。
【００１０】リングＲＩには、唯１つのパルス発生器Ｉ
Ｇ（例えばモノフロップ）が配設されている。さらにリ
ングＲＩには結合素子ＯＥ１〜ＯＥｎが設けられてい
る。この場合図１においては各プロセッサＰ毎に１つの
結合素子が配属されている。それにより結合素子は、順
次連続してあるいは相互に直列にパルス発生器ＩＧに接
続されている。パルスの伝搬方向は矢印で示されてい
る。
Ｇ（例えばモノフロップ）が配設されている。さらにリ
ングＲＩには結合素子ＯＥ１〜ＯＥｎが設けられてい
る。この場合図１においては各プロセッサＰ毎に１つの
結合素子が配属されている。それにより結合素子は、順
次連続してあるいは相互に直列にパルス発生器ＩＧに接
続されている。パルスの伝搬方向は矢印で示されてい
る。
【００１１】線路は電気的な線路だけではなく光導波路
であってもよい。結合素子はＯＲゲートか又は光学的素
子として構成可能である。以下の説明では光導波路と光
学的素子が用いられていることを前提とするが、これは
限定を意味するものではない。各１つの光学的素子ＯＥ
と所属のプロセッサＰとの間では二重接続路の関係が生
じている。光学的素子からはプロセッサへ信号が送出可
能であり、プロセッサからも光学的素子へ信号が送出可
能である。さらに複数のプロセッサＰはバスＢＵと図１
に示されているような形式で接続されている。
であってもよい。結合素子はＯＲゲートか又は光学的素
子として構成可能である。以下の説明では光導波路と光
学的素子が用いられていることを前提とするが、これは
限定を意味するものではない。各１つの光学的素子ＯＥ
と所属のプロセッサＰとの間では二重接続路の関係が生
じている。光学的素子からはプロセッサへ信号が送出可
能であり、プロセッサからも光学的素子へ信号が送出可
能である。さらに複数のプロセッサＰはバスＢＵと図１
に示されているような形式で接続されている。
【００１２】光学的な素子ＯＥの実施構成は、受動的な
入出力結合で行われてもよいし、あるいは図２の実施例
において示されているように能動素子によって行われて
もよい。光学的素子ＯＥは、フォトダイオードＰＤと、
リピータＲと、レーザーダイオードＬＤを有している。
フォトダイオードＰＤの入力側にはリングの光学的な線
路も接続され、プロセッサＰから光学的素子への接続路
も接続されている。この場合光学的線路は符号ＰＬで示
され、プロセッサからの接続路は符号Ｐ−ＯＥで示され
ている。光学的素子ＯＥの入力側は符号ＲＩＮで示され
ている。この素子の出力側は符号ＲＯＵＴで示されてい
る。光学的素子ＯＥからプロセッサＰまでの線路は符号
ＯＥ−Ｐで示されている。フォトダイオードＰＤは、Ｏ
Ｒゲートのように動作する。すなわちその入力側に信号
値“１”が供給された場合には常にその出力側からも信
号値“１”が出力される。この場合入力側ＲＩＮに供給
されるパルスはプロセッサＰから供給される信号と結合
される。論理和結合の結果、信号に相応して１つの光パ
ルスが生ぜしめられる。この光パルスは出力側ＲＯＵＴ
から出力され、次の光学的素子ないしはパルス発生器ま
で伝搬される。
入出力結合で行われてもよいし、あるいは図２の実施例
において示されているように能動素子によって行われて
もよい。光学的素子ＯＥは、フォトダイオードＰＤと、
リピータＲと、レーザーダイオードＬＤを有している。
フォトダイオードＰＤの入力側にはリングの光学的な線
路も接続され、プロセッサＰから光学的素子への接続路
も接続されている。この場合光学的線路は符号ＰＬで示
され、プロセッサからの接続路は符号Ｐ−ＯＥで示され
ている。光学的素子ＯＥの入力側は符号ＲＩＮで示され
ている。この素子の出力側は符号ＲＯＵＴで示されてい
る。光学的素子ＯＥからプロセッサＰまでの線路は符号
ＯＥ−Ｐで示されている。フォトダイオードＰＤは、Ｏ
Ｒゲートのように動作する。すなわちその入力側に信号
値“１”が供給された場合には常にその出力側からも信
号値“１”が出力される。この場合入力側ＲＩＮに供給
されるパルスはプロセッサＰから供給される信号と結合
される。論理和結合の結果、信号に相応して１つの光パ
ルスが生ぜしめられる。この光パルスは出力側ＲＯＵＴ
から出力され、次の光学的素子ないしはパルス発生器ま
で伝搬される。
【００１３】光学的素子ＯＥと所属のプロセッサＰとの
間の接続は自由伝搬ビーム結合（Ｆｒｅｉｓｔｒａｈｌ
ｖｅｒｂｉｎｄｕｎｇ）であってもよい。この結合を介
して光が伝搬される。しかしながら前記接続は光パルス
から電気信号への変換が光学的素子において事前に行わ
れるという前提のもとで電気的な線路で行ってもよい。
間の接続は自由伝搬ビーム結合（Ｆｒｅｉｓｔｒａｈｌ
ｖｅｒｂｉｎｄｕｎｇ）であってもよい。この結合を介
して光が伝搬される。しかしながら前記接続は光パルス
から電気信号への変換が光学的素子において事前に行わ
れるという前提のもとで電気的な線路で行ってもよい。
【００１４】次に光学的素子ＯＥの機能を図３、図４、
図５に基づき詳細に説明する。この場合光が存在する場
合にはパルスが“１”であることを前提とする。図３に
はパルス発生器（本実施例ではモノフロップ）ＩＧによ
ってパルスＳ１が発生していることが示されている。こ
のパルスＳ１はパルス持続時間Ｔを有している。
図５に基づき詳細に説明する。この場合光が存在する場
合にはパルスが“１”であることを前提とする。図３に
はパルス発生器（本実施例ではモノフロップ）ＩＧによ
ってパルスＳ１が発生していることが示されている。こ
のパルスＳ１はパルス持続時間Ｔを有している。
【００１５】このパルスＳ１は、リングＲＩにおいて矢
印方向に供給され、例えばリング内に配設された第１の
光学的素子ＯＥ１に達する。図１に示されているように
第１の光学的素子ＯＥ１からはこのパルスが所属のプロ
セッサＰ１へ供給される。それにより図４中の１段目に
符号ＯＥ−Ｐｘで示されているように線路ＯＥ−Ｐ１を
介して１つのパルスが伝搬される。このパルスはパルス
Ｓ１に相応する。
印方向に供給され、例えばリング内に配設された第１の
光学的素子ＯＥ１に達する。図１に示されているように
第１の光学的素子ＯＥ１からはこのパルスが所属のプロ
セッサＰ１へ供給される。それにより図４中の１段目に
符号ＯＥ−Ｐｘで示されているように線路ＯＥ−Ｐ１を
介して１つのパルスが伝搬される。このパルスはパルス
Ｓ１に相応する。
【００１６】ここにおいてプロセッサＰ１がバスＢＵへ
のアクセスを望んだ場合には，すなわちバスへの書き込
みが所望な場合には、プロセッサはパルスＳ１を次のよ
うな時間だけ延長する。すなわちプロセッサがバスを使
用する時間だけ、つまりプロセッサが線路Ｐ−ＯＥを介
して図４に示されたパルスＳ２を光学的素子ＯＥに供給
する時間だけ延長する。光学的素子ＯＥ１の出力側にお
いてはＲＯＵＴから符号Ｓ３で示されたパルスが出力さ
れる。図４の実施例においては時点ｔ１においてパルス
Ｓ１の前縁が現われる。これはプロセッサＰ１に供給さ
れる。時点ｔ２ではプロセッサＰ１がバスＢＵに対する
アクセスの要求を生ぜしめる。それに応じてパルスＳ２
の前縁が現われる。時点ｔ３では、すなわちパルスＳ１
の後縁の発生時点では、プロセッサＰ１はバスＢＵを使
用し得る。つまり例えばバスへ情報を書き込むことがで
きる。パルスＳ２の後縁（これは時点ｔ４において生じ
る）は、プロセッサＰ１がバスへのアクセスを終了した
場合に生じる。パルスＳ３はパルスＳ１とＳ２の論理和
結合の結果である。
のアクセスを望んだ場合には，すなわちバスへの書き込
みが所望な場合には、プロセッサはパルスＳ１を次のよ
うな時間だけ延長する。すなわちプロセッサがバスを使
用する時間だけ、つまりプロセッサが線路Ｐ−ＯＥを介
して図４に示されたパルスＳ２を光学的素子ＯＥに供給
する時間だけ延長する。光学的素子ＯＥ１の出力側にお
いてはＲＯＵＴから符号Ｓ３で示されたパルスが出力さ
れる。図４の実施例においては時点ｔ１においてパルス
Ｓ１の前縁が現われる。これはプロセッサＰ１に供給さ
れる。時点ｔ２ではプロセッサＰ１がバスＢＵに対する
アクセスの要求を生ぜしめる。それに応じてパルスＳ２
の前縁が現われる。時点ｔ３では、すなわちパルスＳ１
の後縁の発生時点では、プロセッサＰ１はバスＢＵを使
用し得る。つまり例えばバスへ情報を書き込むことがで
きる。パルスＳ２の後縁（これは時点ｔ４において生じ
る）は、プロセッサＰ１がバスへのアクセスを終了した
場合に生じる。パルスＳ３はパルスＳ１とＳ２の論理和
結合の結果である。
【００１７】プロセッサがバスへのアクセスを望まない
場合、すなわちバスへの書き込みを望まない場合には、
パルスデューティー比は図５に示されているようにな
る。ここにおいてプロセッサが信号Ｓ２を何も生ぜしめ
ないと、それに応じて光学的素子ＯＥに供給されるパル
スは、影響を受けずに出力側ＲＯＵＴから伝搬される。
場合、すなわちバスへの書き込みを望まない場合には、
パルスデューティー比は図５に示されているようにな
る。ここにおいてプロセッサが信号Ｓ２を何も生ぜしめ
ないと、それに応じて光学的素子ＯＥに供給されるパル
スは、影響を受けずに出力側ＲＯＵＴから伝搬される。
【００１８】次の光学的素子ＯＥ（例えばＯＥ２）は、
図４の場合と図５の場合においてはそれぞれ、光学的素
子ＯＥ１の出力側ＲＯＵＴから供給されたパルスを受け
取る。次の光学的素子と所属のプロセッサにおいても当
該の受信パルスは前記光学的素子ＯＥ１とプロセッサＰ
１の実施例において説明したのと同じように処理され
る。図４の場合では、光学的素子ＯＥ２に供給された信
号は符号Ｓ３で示されたパルスとなる。パルスＳ３の前
縁とともに、バスＢＵへのアクセスの要求がある場合に
は、パルスＳ２に相応する１つのパルスが生ぜしめられ
ることとなる。このパルスは、第２のプロセッサのアク
セス時間に相応する期間だけ延長されたものである（パ
ルスＳ３に相応する）。しかしながらバスＢＵへの本来
のアクセスは、図４中のパルスＳ３の後縁が生じた場合
に初めて得られる。それにより、それぞれ唯１つのプロ
セッサだけがバスへアクセスし得ることが設定される。
図４の場合と図５の場合においてはそれぞれ、光学的素
子ＯＥ１の出力側ＲＯＵＴから供給されたパルスを受け
取る。次の光学的素子と所属のプロセッサにおいても当
該の受信パルスは前記光学的素子ＯＥ１とプロセッサＰ
１の実施例において説明したのと同じように処理され
る。図４の場合では、光学的素子ＯＥ２に供給された信
号は符号Ｓ３で示されたパルスとなる。パルスＳ３の前
縁とともに、バスＢＵへのアクセスの要求がある場合に
は、パルスＳ２に相応する１つのパルスが生ぜしめられ
ることとなる。このパルスは、第２のプロセッサのアク
セス時間に相応する期間だけ延長されたものである（パ
ルスＳ３に相応する）。しかしながらバスＢＵへの本来
のアクセスは、図４中のパルスＳ３の後縁が生じた場合
に初めて得られる。それにより、それぞれ唯１つのプロ
セッサだけがバスへアクセスし得ることが設定される。
【００１９】パルスＳ３に相応して生ぜしめられた１つ
のパルスは、リング内に配設された最後の光学的素子Ｏ
Ｅｎによって生ぜしめられ、再びパルス発生器ＩＧに供
給される。この最後の光学的素子ＯＥｎから出力された
パルスの後縁が生じた場合には常にパルス発生器ＩＧが
１つの新たなパルスＳ１を生ぜしめる。このパルスもそ
こにおいて複数のプロセッサＰのアクセス要求のアービ
トレーションを制御するためにリング内を伝搬される。
のパルスは、リング内に配設された最後の光学的素子Ｏ
Ｅｎによって生ぜしめられ、再びパルス発生器ＩＧに供
給される。この最後の光学的素子ＯＥｎから出力された
パルスの後縁が生じた場合には常にパルス発生器ＩＧが
１つの新たなパルスＳ１を生ぜしめる。このパルスもそ
こにおいて複数のプロセッサＰのアクセス要求のアービ
トレーションを制御するためにリング内を伝搬される。
【００２０】図６には、プロセッサ内に設けられパルス
Ｓ２を生ぜしめるために用いられる回路装置の実施例が
示されている。この回路装置は実質的にＤ−レジスタＤ
−ＦＦとＡＮＤゲートＵＤからなる。光学的素子からの
信号ＯＥ−Ｐは、クロック入力側Ｃに供給されると同時
にＡＮＤゲートＵＤにも反転されて供給される。プロセ
ッサがバスＢＵへのアクセスを望む場合（アクセス要求
ＡＦ）には、プロセッサはＤ−レジスタＤ−ＦＦのＤ−
入力側に信号“１”を供給する。それに応じてＤ−レジ
スタＤ−ＦＦは、そのＱ−出力側から線路Ｐ−ＯＥに信
号Ｓ２を送出する。書き込み許可またはバスＢＵへのア
クセスは、パルスＳ１の後縁が線路ＯＥ−Ｐを介して発
生した場合にのみ生ぜしめられる。なぜならＡＮＤゲー
トＵＤに信号“０”が供給された場合にはこのＡＮＤゲ
ートの出力側からは信号“１”が出力されるからである
（パルスＷＲ）。バスＢＵへのアクセスの後ではプロセ
ッサＰはＤ−レジスタＤ−ＦＦをＲ−入力側を介して再
びリセットする。これによってパルスＳ２は終了する。
Ｓ２を生ぜしめるために用いられる回路装置の実施例が
示されている。この回路装置は実質的にＤ−レジスタＤ
−ＦＦとＡＮＤゲートＵＤからなる。光学的素子からの
信号ＯＥ−Ｐは、クロック入力側Ｃに供給されると同時
にＡＮＤゲートＵＤにも反転されて供給される。プロセ
ッサがバスＢＵへのアクセスを望む場合（アクセス要求
ＡＦ）には、プロセッサはＤ−レジスタＤ−ＦＦのＤ−
入力側に信号“１”を供給する。それに応じてＤ−レジ
スタＤ−ＦＦは、そのＱ−出力側から線路Ｐ−ＯＥに信
号Ｓ２を送出する。書き込み許可またはバスＢＵへのア
クセスは、パルスＳ１の後縁が線路ＯＥ−Ｐを介して発
生した場合にのみ生ぜしめられる。なぜならＡＮＤゲー
トＵＤに信号“０”が供給された場合にはこのＡＮＤゲ
ートの出力側からは信号“１”が出力されるからである
（パルスＷＲ）。バスＢＵへのアクセスの後ではプロセ
ッサＰはＤ−レジスタＤ−ＦＦをＲ−入力側を介して再
びリセットする。これによってパルスＳ２は終了する。
【００２１】光学的素子ＯＥに接続されるプロセッサＰ
の代わりに、図７に示されているように例えば光線路か
らなる下位リングＵ−ＲＩを接続させることも可能であ
る。これによりリングＲＩは上位（メイン）−アービト
レーションリングとなり、それに対してリングＵ−ＲＩ
は、下位−アービトレーションリングとなる。それによ
り、１つのバスと共働し得るプロセッサの数をさらに増
やすことが可能となる。さらに有利には、前記下位−ア
ービトレーションリングにおいて光学的素子に付加的に
１つのモノフロップまたはパルス発生器が組み込まれ
る。これは、上位−アービトレーションリングＲＩに依
存することのないアービトレーションを可能にする。そ
れによりアービトレーションに要する時間が短縮され
る。図７にはパルス発生器が破線で示されている。これ
はパルス発生器ＩＧの追加は有利ではあるがしかしなが
ら必須のものではないことを意味している。
の代わりに、図７に示されているように例えば光線路か
らなる下位リングＵ−ＲＩを接続させることも可能であ
る。これによりリングＲＩは上位（メイン）−アービト
レーションリングとなり、それに対してリングＵ−ＲＩ
は、下位−アービトレーションリングとなる。それによ
り、１つのバスと共働し得るプロセッサの数をさらに増
やすことが可能となる。さらに有利には、前記下位−ア
ービトレーションリングにおいて光学的素子に付加的に
１つのモノフロップまたはパルス発生器が組み込まれ
る。これは、上位−アービトレーションリングＲＩに依
存することのないアービトレーションを可能にする。そ
れによりアービトレーションに要する時間が短縮され
る。図７にはパルス発生器が破線で示されている。これ
はパルス発生器ＩＧの追加は有利ではあるがしかしなが
ら必須のものではないことを意味している。
【００２２】
【発明の効果】本発明によれば、アービトレーションの
ためのさらに改善された分散制御方式が得られる。
ためのさらに改善された分散制御方式が得られる。
【図１】本発明による装置の基本構成図である。
【図２】光学的素子の可能な実施例を示した図である。
【図３】パルス発生器から出力されるパルスを示した図
である。
である。
【図４】バスへのユニットのアクセス要求のある場合の
光学的素子の入出力側におけるパルスデューティ比を示
した図である。
光学的素子の入出力側におけるパルスデューティ比を示
した図である。
【図５】バスへのユニットの書き込み要求のない場合の
光学的素子の入出力側におけるデューティ比を示した図
である。
光学的素子の入出力側におけるデューティ比を示した図
である。
【図６】受信パルスを変更させるためにユニットに必要
とされる回路装置の構成図である。
とされる回路装置の構成図である。
【図７】１つの光学的素子に１つの下位リングが接続さ
れている実施例を示した図である。
れている実施例を示した図である。
ＯＥ 結合素子 ＩＧ パルス発生器 Ｐ ユニット（プロセッサ） ＲＩ リング ＰＤ フォトダイオード Ｒ リピータ ＬＤ レーザーダイオード ＡＦ アクセス要求 Ｄ−ＦＦ レジスタ ＵＤ ＡＮＤゲート ＲＩＮ 入力側 ＲＯＵＴ 出力側 ＰＬ 光導波路 ＢＵ バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギュンター ヴァツラヴィク ドイツ連邦共和国 タウフキルヒェン ア ーホルンリング 16
Claims (8)
- 【請求項１】 １つのバスに接続されたユニット（Ｐ）
からバス（ＢＵ）へのアクセスの分散制御のための装置
において、 ａ）少なくとも１つの線路を有する１つのリング（Ｒ
Ｉ）が設けられており、 ｂ）前記リング（ＲＩ）からパルス発生器（ＩＧ）の入
力側にパルスの端部が供給された場合に、前記リング
（ＲＩ）においてパルス発生器（ＩＧ）から１つのパル
スがリングへ供給され、 ｃ）前記リング（ＲＩ）には少なくとも１つの結合素子
（ＯＥ）が設けられており、該結合素子（ＯＥ）は少な
くとも１つのユニット（Ｐ）との２方向での接続路を有
しており、 ｄ）前記結合素子（ＯＥ）とユニット（Ｐ）との間で共
働動作が行われるように構成され、ここにおいて前記共
働動作のもとで、 ｄ１）パルスがユニットに供給され、 ｄ２）バスへの前記ユニットのアクセス要求があった場
合にパルスの端部のもとでアクセスがスタートされ、 ｄ３）アクセス要求があった場合に、パルスが当該アク
セスの持続時間だけ延長されて再び結合素子へ伝搬さ
れ、該結合素子は当該パルスを再びリングへ供給し、ｄ
４）アクセスの要求がない場合には、前記結合素子に影
響されることなく前記パルスは出力側へさらに伝搬され
ることを特徴とする、１つのバスに接続されたユニット
からバスへのアクセスの分散制御のための装置。 - 【請求項２】 少なくとも１つの結合素子に別のリング
が接続されており、該リングは、少なくとも１つのユニ
ットないし少なくとも１つの別のリングに配属されてい
る少なくとも１つの結合素子からなる、請求項１記載の
１つのバスに接続されたユニットからバスへのアクセス
の分散制御のための装置。 - 【請求項３】 前記別のリングにさらに別のパルス発生
器が設けられている、請求項２記載の１つのバスに接続
されたユニットからバスへのアクセスの分散制御のため
の装置。 - 【請求項４】 前記線路は光導波路であり、前記結合素
子は光学的素子である、請求項１〜３いずれか１項に記
載の１つのバスに接続されたユニットからバスへのアク
セスの分散制御のための装置。 - 【請求項５】 前記各ユニット毎にそれぞれ１つの光学
的素子が配設されている、請求項４記載の１つのバスに
接続されたユニットからバスへのアクセスの分散制御の
ための装置。 - 【請求項６】 前記光学的素子（ＯＥ）は、フォトダイ
オード（ＰＤ）と増幅器（Ｒ）とレーザーダイオード
（ＬＤ）からなり、 前記フォトダイオード（ＰＤ）に、リング内において前
置されている光学的素子ないしはパルス発生器からのパ
ルスと、ユニットから供給されるパルス（Ｓ２）が供給
されて、論理和（ＯＲ）結合が行われ、前記レーザダイ
オード（ＬＤ）はフォトダイオードの出力側から送出さ
れるパルスを再びリングに供給する、請求項４または５
記載の１つのバスに接続されたユニットからバスへのア
クセスの分散制御のための装置。 - 【請求項７】 前記パルス発生器はモノフロップであ
る、請求項１〜６いずれか１項に記載の１つのバスに接
続されたユニットからバスへのアクセスの分散制御のた
めの装置。 - 【請求項８】 プロセッサ内に、バス（ＢＵ）へのプロ
セッサ（Ｐ）のアクセスを制御するための回路装置が設
けられており、該回路装置はＤ−レジスタ（Ｄ−ＦＦ）
とＡＮＤゲート（ＵＤ）からなり、前記レジスタ（Ｄ−
ＦＦ）のＤ−入力側にはプロセッサのアクセス要求信号
が供給され、前記レジスタのＣ−入力側にはパルス（Ｓ
１）が供給され、前記レジスタの出力側からはアクセス
持続時間だけ遅延されたパルス（Ｓ２）が出力され、前
記ＡＮＤゲート（ＵＤ）には前記パルス（Ｓ１）の反転
された形の信号と、前記レジスタ（Ｄ−ＦＦ）の出力側
から出力されたパルス（Ｓ２）が供給され、バス（Ｂ
Ｕ）へのアクセス許可を生ぜしめるための論理積（ＡＮ
Ｄ）結合が行われる、請求項１〜７いずれか１項に記載
の１つのバスに接続されたユニットからバスへのアクセ
スの分散制御のための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4323019.9 | 1993-07-09 | ||
| DE4323019 | 1993-07-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0756850A true JPH0756850A (ja) | 1995-03-03 |
Family
ID=6492426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158620A Withdrawn JPH0756850A (ja) | 1993-07-09 | 1994-07-11 | １つのバスに接続されたユニットからバスへのアクセスの分散制御用の装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5481676A (ja) |
| EP (1) | EP0633532B1 (ja) |
| JP (1) | JPH0756850A (ja) |
| AT (1) | ATE171555T1 (ja) |
| DE (1) | DE59406958D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6478882B2 (en) | 2000-07-05 | 2002-11-12 | Murata Manufacturing Co. Ltd. | Conductive paste and laminated ceramic electronic component using the same |
| JP2007272643A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | Ｕｓｂデバイス共有システム、これで用いるサーバのインタフェース装置、及びその動作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160653A (en) | 1997-03-26 | 2000-12-12 | Sun Microsystems, Inc. | Optical computer bus with dynamic bandwidth allocation |
| EP1430406B1 (de) * | 2001-09-26 | 2005-06-08 | Siemens Aktiengesellschaft | Verfahren zur arbitrierung eines zugriffs auf einen datenbus |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482980A (en) * | 1982-05-03 | 1984-11-13 | General Signal Corporation | Hybrid optical/electrical data highway |
| DE3232133A1 (de) * | 1982-08-28 | 1984-03-01 | Informatik Beratungsgesellschaft für Informationsverarbeitung Realtime-Systeme Prozeßsteuerung mbH, 7000 Stuttgart | Informationsverbundsystem |
| EP0290934B1 (de) * | 1987-05-14 | 1994-01-19 | Siemens Aktiengesellschaft | Verfahren zum Bilden einer Adressentabelle in einem ringförmigen Kommunikationsnetz |
| US5053946A (en) * | 1988-05-26 | 1991-10-01 | Digital Equipment Corporation | Token ring network having token request mechanism |
| US4914652A (en) * | 1988-08-01 | 1990-04-03 | Advanced Micro Devices, Inc. | Method for transfer of data between a media access controller and buffer memory in a token ring network |
| US5041963A (en) * | 1988-12-29 | 1991-08-20 | Intel Corporation | Local area network with an active star topology comprising ring controllers having ring monitor logic function |
| AT392165B (de) * | 1989-11-07 | 1991-02-11 | Alcatel Austria Ag | Dezentrale zugriffssteuerung auf einen gemeinsamen datenbus |
| US5165019A (en) * | 1990-05-29 | 1992-11-17 | Apple Computer, Inc. | Ring interconnect system architecture |
| US5383191A (en) * | 1990-12-20 | 1995-01-17 | International Business Machines Corporation | Dual ring reconfiguration switching unit |
| US5155725A (en) * | 1991-01-03 | 1992-10-13 | Bell Communications Research, Inc. | Adaptive token release mechanism for ring networks |
| US5388223A (en) * | 1991-09-05 | 1995-02-07 | International Business Machines Corporation | 1-bit token ring arbitration architecture |
-
1994
- 1994-07-04 DE DE59406958T patent/DE59406958D1/de not_active Expired - Fee Related
- 1994-07-04 EP EP94110381A patent/EP0633532B1/de not_active Expired - Lifetime
- 1994-07-04 AT AT94110381T patent/ATE171555T1/de not_active IP Right Cessation
- 1994-07-07 US US08/271,715 patent/US5481676A/en not_active Expired - Fee Related
- 1994-07-11 JP JP6158620A patent/JPH0756850A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6478882B2 (en) | 2000-07-05 | 2002-11-12 | Murata Manufacturing Co. Ltd. | Conductive paste and laminated ceramic electronic component using the same |
| JP2007272643A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | Ｕｓｂデバイス共有システム、これで用いるサーバのインタフェース装置、及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE59406958D1 (de) | 1998-10-29 |
| ATE171555T1 (de) | 1998-10-15 |
| EP0633532A1 (de) | 1995-01-11 |
| US5481676A (en) | 1996-01-02 |
| EP0633532B1 (de) | 1998-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0849685A2 (en) | Communication bus system between processors and memory modules | |
| AU639589B2 (en) | Dynamic bus arbitration with grant sharing each cycle | |
| JPH1196090A (ja) | Ｉ２ｃバス回路及びバス制御方法 | |
| US5448591A (en) | Method and apparatus for clock and data delivery on a bus | |
| KR950035193A (ko) | 컴퓨터 네트워크 및 음성 정보와 데이타 정보를 통신하는 방법 | |
| US5692135A (en) | Method and system for performing an asymmetric bus arbitration protocol within a data processing system | |
| CA2503335A1 (en) | Method and apparatus for pre-emptively arbitrating on an acyclic directed graph | |
| WO2019120002A1 (en) | Advanced peripheral bus based serial peripheral interface communication device | |
| US6192426B1 (en) | Adapter for interconnecting single-ended and differential SCSI buses to prevent “busy” wired-or glitches from being passed from one bus to the other | |
| US5604748A (en) | Information processing apparatus for transmitting information among a plurality of nodes and arbitration method in such information processing apparatus | |
| US5937167A (en) | Communication controller for generating four timing signals each of selectable frequency for transferring data across a network | |
| JPH0756850A (ja) | １つのバスに接続されたユニットからバスへのアクセスの分散制御用の装置 | |
| JP2991023B2 (ja) | データ送信装置、データ送受信装置及びシステム | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| US5898847A (en) | Bus arbitration method and appparatus for use in a multiprocessor system | |
| JPH07200432A (ja) | データ通信方法及びシステム連結装置 | |
| US5872937A (en) | System for optimizing bus arbitration latency and method therefor | |
| JP3275975B2 (ja) | インターフェイス回路 | |
| JPH09106367A (ja) | ファイルシステム装置 | |
| JP2002169721A (ja) | 情報処理システム | |
| JPS6234270A (ja) | 優先順位決定方式 | |
| JPH05274258A (ja) | データ処理装置間の信号伝達方法 | |
| Stucky et al. | Optical interconnection for multiprocessor computer bus systems | |
| JPS58114524A (ja) | ノイズ除去回路 | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |