JPH0757033B2 - 局線インタフェース回路 - Google Patents
局線インタフェース回路Info
- Publication number
- JPH0757033B2 JPH0757033B2 JP63149944A JP14994488A JPH0757033B2 JP H0757033 B2 JPH0757033 B2 JP H0757033B2 JP 63149944 A JP63149944 A JP 63149944A JP 14994488 A JP14994488 A JP 14994488A JP H0757033 B2 JPH0757033 B2 JP H0757033B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- pair
- subscriber terminals
- loop detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 description 10
- 238000004804 winding Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ボタン電話システムの主装置に設けられ、２
線からなる局線の一対の加入者端子を、１線を介して通
話路スイッチへ接続する為の局線インタフェース回路に
関する。
線からなる局線の一対の加入者端子を、１線を介して通
話路スイッチへ接続する為の局線インタフェース回路に
関する。
周知のように、ボタン電話システムは、主装置と、主装
置に接続された複数のボタン電話機とからなる。主装置
は、複数の加入者線（局線）と接続されており、局線と
ボタン電話機との接続やボタン電話機間、即ち、内線間
の接続等の制御を行う。これらの接続制御のために、主
装置は、通話路スイッチを備えている。通話路スイッチ
は、一般に、CMOSマトリックスからなり、１線式のもの
で、制御回路によって制御される。一方、局線は２線か
らなる。この２線からなる局線の一対の加入者端子を、
１線を介して通話路スイッチへ接続する為に、局線イン
タフェース回路が主装置に備えられている。
置に接続された複数のボタン電話機とからなる。主装置
は、複数の加入者線（局線）と接続されており、局線と
ボタン電話機との接続やボタン電話機間、即ち、内線間
の接続等の制御を行う。これらの接続制御のために、主
装置は、通話路スイッチを備えている。通話路スイッチ
は、一般に、CMOSマトリックスからなり、１線式のもの
で、制御回路によって制御される。一方、局線は２線か
らなる。この２線からなる局線の一対の加入者端子を、
１線を介して通話路スイッチへ接続する為に、局線イン
タフェース回路が主装置に備えられている。
局線インタフェース回路が備えなければならない主な機
能としては、（１）局線の２線上の信号と通話路スイッ
チの１線上の信号との変換を行うこと（２線−１線変換
機能）、（２）局線との通話時に、局線の直流ループを
形成すること（直流ループ形成機能）、（３）局線のル
ープを検出すること（ループ検出機能）、及び（４）局
線の極性判定を行うこと（極性判定機能）である。
能としては、（１）局線の２線上の信号と通話路スイッ
チの１線上の信号との変換を行うこと（２線−１線変換
機能）、（２）局線との通話時に、局線の直流ループを
形成すること（直流ループ形成機能）、（３）局線のル
ープを検出すること（ループ検出機能）、及び（４）局
線の極性判定を行うこと（極性判定機能）である。
第２図に従来の局線インタフェース回路10′の構成を示
す。従来の局線インタフェース回路10′は、２線−１線
変換機能を実現するための２線−１線変換回路20と、直
流ループ形成機能を実現するための直流シンク回路30′
と、ループ検出及び極性判定機能を実現するためのルー
プ検出／極性判定回路40′と、局線側の極性を直流シン
ク回路30′の極性に一致させるための極性一致回路50と
を備えている。
す。従来の局線インタフェース回路10′は、２線−１線
変換機能を実現するための２線−１線変換回路20と、直
流ループ形成機能を実現するための直流シンク回路30′
と、ループ検出及び極性判定機能を実現するためのルー
プ検出／極性判定回路40′と、局線側の極性を直流シン
ク回路30′の極性に一致させるための極性一致回路50と
を備えている。
２線−１線変換回路20は、通話路スイッチ60に１線を介
して接続されると共に、ループ検出／極性判定回路40′
及び極性一致回路50を介して局線の一対の加入者端子71
及び72に接続されている。直流シンク回路30′は、２線
−１線変換回路20と極性一致回路50との間に並列に接続
されている。換言すると、直流シンク回路30′は、２線
−１線変換回路20と同様に、ループ検出／極性判定回路
40′及び極性一致回路50を介して一対の加入者端子71及
び72に接続されている。ループ検出／極性判定回路40′
は、その一端が一対の加入者端子の一方（第１の加入者
端子）71に接続され、他端が極性一致回路50の入力端子
に接続されている。極性一致回路50の第２の入力端子は
一対の加入者端子の他方（第２の加入者端子）72に接続
されている。
して接続されると共に、ループ検出／極性判定回路40′
及び極性一致回路50を介して局線の一対の加入者端子71
及び72に接続されている。直流シンク回路30′は、２線
−１線変換回路20と極性一致回路50との間に並列に接続
されている。換言すると、直流シンク回路30′は、２線
−１線変換回路20と同様に、ループ検出／極性判定回路
40′及び極性一致回路50を介して一対の加入者端子71及
び72に接続されている。ループ検出／極性判定回路40′
は、その一端が一対の加入者端子の一方（第１の加入者
端子）71に接続され、他端が極性一致回路50の入力端子
に接続されている。極性一致回路50の第２の入力端子は
一対の加入者端子の他方（第２の加入者端子）72に接続
されている。
２線−１線変換回路20は、トランス21と、低インピーダ
ンス回路22とからなる。トランス21は、局線上の交流信
号と通話路スイッチ60の１線上の交流信号との変換伝達
を可能とするためのものである。トランス21は、第１の
巻線21aと第２の巻線21bを有する。第１の巻線21aの一
端は１線を介して通話路スイッチ60に接続され、他端は
接地されている。第２の巻線21bの一端は極性一致回路5
0及びループ検出／極性判定回路40′介して第１の加入
者端子71に接続され、他端は低インピーダンス回路22及
び極性一致回路50を介して第２の加入者端子72に接続さ
れている。
ンス回路22とからなる。トランス21は、局線上の交流信
号と通話路スイッチ60の１線上の交流信号との変換伝達
を可能とするためのものである。トランス21は、第１の
巻線21aと第２の巻線21bを有する。第１の巻線21aの一
端は１線を介して通話路スイッチ60に接続され、他端は
接地されている。第２の巻線21bの一端は極性一致回路5
0及びループ検出／極性判定回路40′介して第１の加入
者端子71に接続され、他端は低インピーダンス回路22及
び極性一致回路50を介して第２の加入者端子72に接続さ
れている。
低インピーダンス回路22は、局線上の交流信号に対する
入力インピーダンスを低くするためのもので、一対の加
入者端子71及び72間（局線）を、局線の特性インピーダ
ンスと等しい、例えば、600Ωで終端する。即ち、低イ
ンピーダンス回路22は、局線とのインピーダンス整合を
とるための回路である。低インピーダンス回路22は、ト
ランス21の第２の巻線21bと直列に接続された第１のコ
ンデンサ22aを有する。第１のコンデンサ22aの一端は、
第２の巻線21bの一端に接続され、他端は極性一致回路5
0を介して第２の加入者端子72に接続されている。低イ
ンピーダンス回路22は、また、第１のコンデンサ22aに
並列に接続された、第２のコンデンサ22bと第１の抵抗2
2cの直列回路を有する。第１の抵抗22cの一端は、第１
のコンデンサ22aの一端、即ち、第２の巻線22bの一端に
接続され、他端は第２のコンデンサ22bの一端に接続さ
れている。第２のコンデンサ22bの他端は第１のコンデ
ンサ22aの他端、即ち、極性一致回路50を介して第２の
加入者端子72に接続されている。
入力インピーダンスを低くするためのもので、一対の加
入者端子71及び72間（局線）を、局線の特性インピーダ
ンスと等しい、例えば、600Ωで終端する。即ち、低イ
ンピーダンス回路22は、局線とのインピーダンス整合を
とるための回路である。低インピーダンス回路22は、ト
ランス21の第２の巻線21bと直列に接続された第１のコ
ンデンサ22aを有する。第１のコンデンサ22aの一端は、
第２の巻線21bの一端に接続され、他端は極性一致回路5
0を介して第２の加入者端子72に接続されている。低イ
ンピーダンス回路22は、また、第１のコンデンサ22aに
並列に接続された、第２のコンデンサ22bと第１の抵抗2
2cの直列回路を有する。第１の抵抗22cの一端は、第１
のコンデンサ22aの一端、即ち、第２の巻線22bの一端に
接続され、他端は第２のコンデンサ22bの一端に接続さ
れている。第２のコンデンサ22bの他端は第１のコンデ
ンサ22aの他端、即ち、極性一致回路50を介して第２の
加入者端子72に接続されている。
極性一致回路50は、４個のダイオード51、52、53、及び
54から成るブリッジ整流回路であって、上述した第１及
び第２の入力端子と正極出力端子Tpと負極出力端子Tnと
を持つ。第１の入力端子は、ループ検出／極性判定回路
40′を介して第１の加入者端子71に接続され、第２の入
力端子は、直接、第２の加入者端子72に接続されてい
る。
54から成るブリッジ整流回路であって、上述した第１及
び第２の入力端子と正極出力端子Tpと負極出力端子Tnと
を持つ。第１の入力端子は、ループ検出／極性判定回路
40′を介して第１の加入者端子71に接続され、第２の入
力端子は、直接、第２の加入者端子72に接続されてい
る。
直流シンク回路30′は、NPN形トランジスタ31と第２の
抵抗32の直列回路から成る。NPN形トランジスタ31のコ
レクタは、極性一致回路50の正極出力端子Tpに接続さ
れ、エミッタは第２の抵抗32の一端に接続されている。
第２の抵抗32の他端は極性一致回路50の負極出力端子Tn
に接続されている。NPN形トランジスタ31のベースは、
低インピーダンス回路22の第２のコンデンサ22bと第１
の抵抗22cとの接続点に接続されている。直流シンク回
路30′は、直流的に、局線（一対の加入者端子71及び72
間）を、例えば、100Ω乃至400Ωで終端する。
抵抗32の直列回路から成る。NPN形トランジスタ31のコ
レクタは、極性一致回路50の正極出力端子Tpに接続さ
れ、エミッタは第２の抵抗32の一端に接続されている。
第２の抵抗32の他端は極性一致回路50の負極出力端子Tn
に接続されている。NPN形トランジスタ31のベースは、
低インピーダンス回路22の第２のコンデンサ22bと第１
の抵抗22cとの接続点に接続されている。直流シンク回
路30′は、直流的に、局線（一対の加入者端子71及び72
間）を、例えば、100Ω乃至400Ωで終端する。
ループ検出／極性判定回路40′は、互いに逆極性に並列
に接続された、第１及び第２のフォトカプラの第１及び
第２の発光ダイオード（LED）41及び42から成る。詳細
に言うと、第１のLED41のアノードは、第１の加入者端
子71に接続され、カソードは極性一致回路50の第１の入
力端子に接続されている。第２のLED42のカソードは、
第１の加入者端子71に接続され、アノードは極性一致回
路50の第１の入力端子に接続されている。尚、第１及び
第２のフォトカプラの第１及び第２のフォトトランジス
タ（図示せず）は、通話路スイッチ60を制御する制御回
路（図示せず）に接続されている。
に接続された、第１及び第２のフォトカプラの第１及び
第２の発光ダイオード（LED）41及び42から成る。詳細
に言うと、第１のLED41のアノードは、第１の加入者端
子71に接続され、カソードは極性一致回路50の第１の入
力端子に接続されている。第２のLED42のカソードは、
第１の加入者端子71に接続され、アノードは極性一致回
路50の第１の入力端子に接続されている。尚、第１及び
第２のフォトカプラの第１及び第２のフォトトランジス
タ（図示せず）は、通話路スイッチ60を制御する制御回
路（図示せず）に接続されている。
周知のように、電話系においては、局線捕捉時の直流規
格が一対の加入者端子71及び72に印加される、例えば、
48V直流電圧の加入者電圧Vonで規定されている。従来の
局線インタフェース回路10′における交流無歪最大出力
Vmax′は、次の式で表される。
格が一対の加入者端子71及び72に印加される、例えば、
48V直流電圧の加入者電圧Vonで規定されている。従来の
局線インタフェース回路10′における交流無歪最大出力
Vmax′は、次の式で表される。
Vmax′＝Von−VF（40′）−2VF（50）−VBE（30′） …
（１） ここで、VF（40′）はループ検出／極性判定回路40′を
構成する第１及び第２のLED41及び42の各々のオフセッ
ト電圧、VF（50）は極性一致回路50を構成する各ダイオ
ードのオフセット電圧、及びVBE（30′）は直流シンク
回路30′を構成するNPN形トランジスタ31のベース−エ
ミッタ間電圧をそれぞれ表している。
（１） ここで、VF（40′）はループ検出／極性判定回路40′を
構成する第１及び第２のLED41及び42の各々のオフセッ
ト電圧、VF（50）は極性一致回路50を構成する各ダイオ
ードのオフセット電圧、及びVBE（30′）は直流シンク
回路30′を構成するNPN形トランジスタ31のベース−エ
ミッタ間電圧をそれぞれ表している。
従って、従来の局線インタフェース回路10′では、交流
無歪最大出力が余り大きくならないという欠点がある。
また、局線インタフェース回路の機能には直接関係のな
い極性一致回路50を有してしているので、従来の局線イ
ンタフェース回路10′では、回路を構成する部品数も多
くなるという欠点がある。
無歪最大出力が余り大きくならないという欠点がある。
また、局線インタフェース回路の機能には直接関係のな
い極性一致回路50を有してしているので、従来の局線イ
ンタフェース回路10′では、回路を構成する部品数も多
くなるという欠点がある。
本発明の目的は、交流無歪最大出力を大きくすることが
できる局線インタフェース回路を提供することにある。
できる局線インタフェース回路を提供することにある。
本発明の他の目的は、回路を構成する部品数を少なくす
ることができ、安価な局線インタフェース回路を提供す
ることにある。
ることができ、安価な局線インタフェース回路を提供す
ることにある。
本発明による局線インタフェース回路は、２線からなる
局線の一対の加入者端子を、１線を介して通話路スイッ
チへ接続する為の局線インタフェース回路であって、前
記局線の２線上の信号と前記通話路スイッチの１線上の
信号とを変換するための２線−１線変換回路と、前記局
線の直流ループを形成するための直流シンク回路と、前
記局線のループ検出と前記局線の極性判定を行うための
ループ検出／極性判定回路とを有する局線インタフェー
ス回路において、前記２線−１線変換回路は、前記１線
を介して前記通話路スイッチに接続されると共に、前記
一対の加入者端子に直接接続されており、前記２線−１
線変換回路は、前記一対の加入者端子の一端と前記１線
との間に接続されたトランスと、該トランスと前記一対
の加入者端子の他端との間に接続された低インピーダン
ス回路とからなり、前記ループ検出／極性判定回路の一
端は前記一対の加入者端子の一端に接続され、前記ルー
プ検出／極性判定回路の他端は前記直流シンク回路の一
端に接続されており、前記ループ検出／極性判定回路
は、前記一対の加入者端子の一端にアノードが接続され
た第１のフォトカプラの第１の発光ダイオードと、前記
一対の加入者端子の一端にカソードが接続された第２の
フォトカプラの第２の発光ダイオードとを有し、前記直
流シンク回路の他端は前記一対の加入者端子の他端に接
続されており、前記直流シンク回路は、前記第１の発光
ダイオードのカソードにコレクタが接続され、ベースが
前記低インピーダンス回路に接続されたNPN形トランジ
スタと、前記第２の発光ダイオードのアノードにコレク
タが接続され、ベースが前記低インピーダンス回路に接
続されたPNP形トランジスタと、前記NPN形トランジスタ
及び前記PNP形トランジスタのエミッタに一端が接続さ
れ、他端が前記一対の加入者端子の他端に接続された抵
抗とを有することを特徴とする。
局線の一対の加入者端子を、１線を介して通話路スイッ
チへ接続する為の局線インタフェース回路であって、前
記局線の２線上の信号と前記通話路スイッチの１線上の
信号とを変換するための２線−１線変換回路と、前記局
線の直流ループを形成するための直流シンク回路と、前
記局線のループ検出と前記局線の極性判定を行うための
ループ検出／極性判定回路とを有する局線インタフェー
ス回路において、前記２線−１線変換回路は、前記１線
を介して前記通話路スイッチに接続されると共に、前記
一対の加入者端子に直接接続されており、前記２線−１
線変換回路は、前記一対の加入者端子の一端と前記１線
との間に接続されたトランスと、該トランスと前記一対
の加入者端子の他端との間に接続された低インピーダン
ス回路とからなり、前記ループ検出／極性判定回路の一
端は前記一対の加入者端子の一端に接続され、前記ルー
プ検出／極性判定回路の他端は前記直流シンク回路の一
端に接続されており、前記ループ検出／極性判定回路
は、前記一対の加入者端子の一端にアノードが接続され
た第１のフォトカプラの第１の発光ダイオードと、前記
一対の加入者端子の一端にカソードが接続された第２の
フォトカプラの第２の発光ダイオードとを有し、前記直
流シンク回路の他端は前記一対の加入者端子の他端に接
続されており、前記直流シンク回路は、前記第１の発光
ダイオードのカソードにコレクタが接続され、ベースが
前記低インピーダンス回路に接続されたNPN形トランジ
スタと、前記第２の発光ダイオードのアノードにコレク
タが接続され、ベースが前記低インピーダンス回路に接
続されたPNP形トランジスタと、前記NPN形トランジスタ
及び前記PNP形トランジスタのエミッタに一端が接続さ
れ、他端が前記一対の加入者端子の他端に接続された抵
抗とを有することを特徴とする。
上述のように構成することにより、極性一致回路を削除
し、これにより、交流無歪最大出力を極性一致回路によ
る電圧降下分、即ち、ダイオード２個分のオフセット電
圧だけ、従来の交流無歪最大出力より大きくすることが
できる。
し、これにより、交流無歪最大出力を極性一致回路によ
る電圧降下分、即ち、ダイオード２個分のオフセット電
圧だけ、従来の交流無歪最大出力より大きくすることが
できる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図を参照すると、本発明の一実施例による局線イン
タフェース回路10は、２線−１線変換回路20、直流シン
ク回路30、及びループ検出／極性判定回路40を有する。
タフェース回路10は、２線−１線変換回路20、直流シン
ク回路30、及びループ検出／極性判定回路40を有する。
本実施例の１線−２線変換回路20は、第２図に示したも
のと同様の構成を有する。同じ部品には第２図に示した
同じ参照符号を付し、その説明は簡単化のために省略す
る。但し、従来の２線−１線変換回路20は、極性一致回
路50及びループ検出／極性判定回路40′を介して一対の
加入者端子71及び72に接続されているのに対して、本実
施例の２線−１線変換回路20は、直接、一対の加入者端
子71及び72に接続されている。
のと同様の構成を有する。同じ部品には第２図に示した
同じ参照符号を付し、その説明は簡単化のために省略す
る。但し、従来の２線−１線変換回路20は、極性一致回
路50及びループ検出／極性判定回路40′を介して一対の
加入者端子71及び72に接続されているのに対して、本実
施例の２線−１線変換回路20は、直接、一対の加入者端
子71及び72に接続されている。
ループ検出／極性判定回路40の一端は第１の加入者端子
71に接続され、ループ検出／極性判定回路40の他端は直
流シンク回路30の一端に接続されている。直流シンク回
路30の他端は第２の加入者端子72に接続されている。
71に接続され、ループ検出／極性判定回路40の他端は直
流シンク回路30の一端に接続されている。直流シンク回
路30の他端は第２の加入者端子72に接続されている。
ループ検出／極性判定回路40は、逆極性に接続された、
第１及び第２のフォトカプラの第１及び第２のLED41及
び42から成る。詳細に言うと、第１のLED41のアノード
は、第１の加入者端子71に接続され、カソードは直流シ
ンク回路30に接続されている。第２のLED42のカソード
は、第１の加入者端子71に接続され、アノードは直流シ
ンク回路30に接続されている。尚、第１及び第２のフォ
トカプラの第１及び第２のフォトトランジスタ（図示せ
ず）は、通話路スイッチ60を制御する制御回路（図示せ
ず）に接続されている。
第１及び第２のフォトカプラの第１及び第２のLED41及
び42から成る。詳細に言うと、第１のLED41のアノード
は、第１の加入者端子71に接続され、カソードは直流シ
ンク回路30に接続されている。第２のLED42のカソード
は、第１の加入者端子71に接続され、アノードは直流シ
ンク回路30に接続されている。尚、第１及び第２のフォ
トカプラの第１及び第２のフォトトランジスタ（図示せ
ず）は、通話路スイッチ60を制御する制御回路（図示せ
ず）に接続されている。
直流シンク回路30は、NPN形トランジスタ31と、第２の
抵抗32と、PNP形トランジスタ33とを有する。NPN形トラ
ンジスタ31のコレクタは、ループ検出／極性判定回路40
の第１のLED41のカソードに接続され、エミッタは第２
の抵抗32の一端に接続されている。第２の抵抗32の他端
は第２の加入者端子72に接続されている。PNP形トラン
ジスタ33のコレクタは、ループ検出／極性判定回路40の
第２のLED42のアノードに接続され、エミッタは第２の
抵抗32の一端に接続されている。NPN形トランジスタ31
及びPNP形トランジスタ33のベースは、共通に低インピ
ーダンス回路22の第２のコンデンサ22bと第１の抵抗22c
との接続点に接続されている。
抵抗32と、PNP形トランジスタ33とを有する。NPN形トラ
ンジスタ31のコレクタは、ループ検出／極性判定回路40
の第１のLED41のカソードに接続され、エミッタは第２
の抵抗32の一端に接続されている。第２の抵抗32の他端
は第２の加入者端子72に接続されている。PNP形トラン
ジスタ33のコレクタは、ループ検出／極性判定回路40の
第２のLED42のアノードに接続され、エミッタは第２の
抵抗32の一端に接続されている。NPN形トランジスタ31
及びPNP形トランジスタ33のベースは、共通に低インピ
ーダンス回路22の第２のコンデンサ22bと第１の抵抗22c
との接続点に接続されている。
このように、ループ検出／極性判定回路40と直流シンク
回路30とを接続したので、従来必要であった極性一致回
路50を削除することができ、ループ検出／極性判定回路
40の２つのフォトカプラのLED41及び42と直流シンク回
路30の２つのトランジスタ31及び33の組み合せによっ
て、直流シンク回路30の各トランジスタ31及び33に逆電
圧が印加されないようにして、ループ検出／極性判定回
路40で極性判定を行うことができる。
回路30とを接続したので、従来必要であった極性一致回
路50を削除することができ、ループ検出／極性判定回路
40の２つのフォトカプラのLED41及び42と直流シンク回
路30の２つのトランジスタ31及び33の組み合せによっ
て、直流シンク回路30の各トランジスタ31及び33に逆電
圧が印加されないようにして、ループ検出／極性判定回
路40で極性判定を行うことができる。
本実施例の局線インタフェース回路10は、従来の局線イ
ンタフェース回路10′（第２図）と比較し、直流シンク
回路30がPNP形トランジスタ33を含むので、従来の直流
シンク回路30′より部品数が１つ多くなるが、極性一致
回路50を削除して、４個のダイオード51〜54を省略する
ことができるので、全体として、３個の部品を節約する
ことができ、安価になる。
ンタフェース回路10′（第２図）と比較し、直流シンク
回路30がPNP形トランジスタ33を含むので、従来の直流
シンク回路30′より部品数が１つ多くなるが、極性一致
回路50を削除して、４個のダイオード51〜54を省略する
ことができるので、全体として、３個の部品を節約する
ことができ、安価になる。
本実施例の局線インタフェース回路10における交流無歪
最大出力Vmaxは、次の式で表される。
最大出力Vmaxは、次の式で表される。
Vmax＝Von−VF（40）−VBE（30） …（２） ここで、VF（40）は、ループ検出／極性判定回路40を構
成する第１及び第２のLED41及び42の各々のオフセット
電圧、及びVBE（30）は直流シンク回路30の構成するNPN
形トランジスタ31及びPNP形トランジスタ33の各々のベ
ース−エミッタ間電圧をそれぞれ表している。
成する第１及び第２のLED41及び42の各々のオフセット
電圧、及びVBE（30）は直流シンク回路30の構成するNPN
形トランジスタ31及びPNP形トランジスタ33の各々のベ
ース−エミッタ間電圧をそれぞれ表している。
（２）式と（１）式とを比較して明らかな様に、本実施
例の局線インタフェース回路10の方が、従来の局線イン
タフェース回路10′より、交流無歪最大出力を大きくす
ることが可能である。即ち、極性一致回路50を構成する
ダイオードの２個分に相当するオフセット電圧だけ、交
流無歪最大出力を大きくすることができる。
例の局線インタフェース回路10の方が、従来の局線イン
タフェース回路10′より、交流無歪最大出力を大きくす
ることが可能である。即ち、極性一致回路50を構成する
ダイオードの２個分に相当するオフセット電圧だけ、交
流無歪最大出力を大きくすることができる。
以上説明したように、本発明によれば、２線−１線変換
回路を、１線を介して通話路スイッチに接続する共に、
一対の加入者端子に直接接続し、ループ検出／極性判定
回路の一端を一対の加入者端子の一端に接続し、他端を
直流シンク回路の一端に接続し、直流シンク回路の他端
を一対の加入者端子の他端に接続し、２線−１線変換回
路を、一対の加入者端子の一端と１線との間に接続され
たトランスと、このトランスと一対の加入者端子の他端
との間に接続された低インピーダンス回路とで構成し、
ループ検出／極性判定回路を、一対の加入者端子の一端
にアノードが接続された第１のフォトカプラの第１の発
光ダイオードと、一対の加入者端子の一端にカソードが
接続された第２のフォトカプラの第２の発光ダイオード
とで構成し、直流シンク回路を、第１の発光ダイオード
のカソードにコレクタが接続され、ベースが低インピー
ダンス回路に接続されたNPN形トランジスタと、第２の
発光ダイオードのアノードにコレクタが接続され、ベー
スが低インピーダンス回路に接続されたPNP形トランジ
スタと、NPN形トランジスタ及びPNP形トランジスタのエ
ミッタに一端が接続され、他端が一対の加入者端子の他
端に接続された抵抗とで構成したので、部品数が少な
く、交流無歪最大出力を大きくすることができる安価な
局線インタフェース回路を提供することが可能となる。
回路を、１線を介して通話路スイッチに接続する共に、
一対の加入者端子に直接接続し、ループ検出／極性判定
回路の一端を一対の加入者端子の一端に接続し、他端を
直流シンク回路の一端に接続し、直流シンク回路の他端
を一対の加入者端子の他端に接続し、２線−１線変換回
路を、一対の加入者端子の一端と１線との間に接続され
たトランスと、このトランスと一対の加入者端子の他端
との間に接続された低インピーダンス回路とで構成し、
ループ検出／極性判定回路を、一対の加入者端子の一端
にアノードが接続された第１のフォトカプラの第１の発
光ダイオードと、一対の加入者端子の一端にカソードが
接続された第２のフォトカプラの第２の発光ダイオード
とで構成し、直流シンク回路を、第１の発光ダイオード
のカソードにコレクタが接続され、ベースが低インピー
ダンス回路に接続されたNPN形トランジスタと、第２の
発光ダイオードのアノードにコレクタが接続され、ベー
スが低インピーダンス回路に接続されたPNP形トランジ
スタと、NPN形トランジスタ及びPNP形トランジスタのエ
ミッタに一端が接続され、他端が一対の加入者端子の他
端に接続された抵抗とで構成したので、部品数が少な
く、交流無歪最大出力を大きくすることができる安価な
局線インタフェース回路を提供することが可能となる。
第１図は本発明の一実施例による局線インタフェース回
路の構成を示すブロック図、第２図は従来の局線インタ
フェース回路の構成を示すブロック図である。 10……局線インタフェース回路、20……２線−１線変換
回路、30……直流シンク回路、40……ループ検出／極性
判定回路、60……通話路スイッチ、71、72……加入者端
子。
路の構成を示すブロック図、第２図は従来の局線インタ
フェース回路の構成を示すブロック図である。 10……局線インタフェース回路、20……２線−１線変換
回路、30……直流シンク回路、40……ループ検出／極性
判定回路、60……通話路スイッチ、71、72……加入者端
子。
Claims (1)
- 【請求項１】２線からなる局線の一対の加入者端子を、
１線を介して通話路スイッチへ接続する為の局線インタ
フェース回路であって、前記局線の２線上の信号と前記
通話路スイッチの１線上の信号とを変換するための２線
−１線変換回路と、前記局線の直流ループを形成するた
めの直流シンク回路と、前記局線のループ検出と前記局
線の極性判定を行うためのループ検出／極性判定回路と
を有する局線インタフェース回路において、 前記２線−１線変換回路は、前記１線を介して前記通話
路スイッチに接続されると共に、前記一対の加入者端子
に直接接続されており、前記２線−１線変換回路は、前
記一対の加入者端子の一端と前記１線との間に接続され
たトランスと、該トランスと前記一対の加入者端子の他
端との間に接続された低インピーダンス回路とからな
り、 前記ループ検出／極性判定回路の一端は前記一対の加入
者端子の一端に接続され、前記ループ検出／極性判定回
路の他端は前記直流シンク回路の一端に接続されてお
り、前記ループ検出／極性判定回路は、前記一対の加入
者端子の一端にアノードが接続された第１のフォトカプ
ラの第１の発光ダイオードと、前記一対の加入者端子の
一端にカソードが接続された第２のフォトカプラの第２
の発光ダイオードとを有し、 前記直流シンク回路の他端は前記一対の加入者端子の他
端に接続されており、前記直流シンク回路は、前記第１
の発光ダイオードのカソードにコレクタが接続され、ベ
ースが前記低インピーダンス回路に接続されたNPN形ト
ランジスタと、前記第２の発光ダイオードのアノードに
コレクタが接続され、ベースが前記低インピーダンス回
路に接続されたPNP形トランジスタと、前記NPN形トラン
ジスタ及び前記PNP形トランジスタのエミッタに一端が
接続され、他端が前記一対の加入者端子の他端に接続さ
れた抵抗とを有することを特徴とする局線インタフェー
ス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149944A JPH0757033B2 (ja) | 1988-06-20 | 1988-06-20 | 局線インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149944A JPH0757033B2 (ja) | 1988-06-20 | 1988-06-20 | 局線インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01318395A JPH01318395A (ja) | 1989-12-22 |
| JPH0757033B2 true JPH0757033B2 (ja) | 1995-06-14 |
Family
ID=15485987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63149944A Expired - Lifetime JPH0757033B2 (ja) | 1988-06-20 | 1988-06-20 | 局線インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0757033B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506451B2 (ja) * | 1989-08-18 | 1996-06-12 | 富士通株式会社 | 化学気相成長装置及び化学気相成長法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241493A (ja) * | 1986-03-19 | 1987-10-22 | Iwatsu Electric Co Ltd | ル−プ検出回路 |
-
1988
- 1988-06-20 JP JP63149944A patent/JPH0757033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01318395A (ja) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723267A (en) | Telephone line interface and dialer circuitry for telecommunications equipment | |
| US4866768A (en) | Station line interface circuit for a telecommunication network | |
| US4756021A (en) | Telephone set | |
| US6144737A (en) | Trunk interface circuit having function of battery feed to central office | |
| JPH0757033B2 (ja) | 局線インタフェース回路 | |
| US6128384A (en) | Self configuring telephone headset amplifier | |
| CA1179078A (en) | Active impedance line feed circuit | |
| US4660219A (en) | Extension ringing arrangement key telephone system | |
| GB2106755A (en) | Detector circuit for communication lines | |
| JP3061733B2 (ja) | 同時通話インターホン装置 | |
| JPS62110390A (ja) | 電話交換装置の局線回路の直流終端回路 | |
| JPS6181062A (ja) | 局線インタフエイス回路 | |
| JPH036063Y2 (ja) | ||
| JPH0810983Y2 (ja) | ファクシミリ装置 | |
| JPH089963Y2 (ja) | ファクシミリ装置 | |
| JPH0563792A (ja) | 秘話機能付き電話機並列接続機 | |
| JP2859907B2 (ja) | 網制御装置 | |
| RU2014743C1 (ru) | Устройство посылки вызова | |
| JPH0349494Y2 (ja) | ||
| JP2538927Y2 (ja) | 電話機装置 | |
| JPH089958Y2 (ja) | ファクシミリ装置 | |
| JPH01227554A (ja) | 電話回線の極性反転検出装置 | |
| KR880002762Y1 (ko) | 4선공통 10회로 인터폰 | |
| JPH0227853A (ja) | 電話機の着信検出回路 | |
| SU1238262A1 (ru) | Устройство автоматического отключени вызова |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |