JPH0758099A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0758099A JPH0758099A JP19836393A JP19836393A JPH0758099A JP H0758099 A JPH0758099 A JP H0758099A JP 19836393 A JP19836393 A JP 19836393A JP 19836393 A JP19836393 A JP 19836393A JP H0758099 A JPH0758099 A JP H0758099A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- oxide film
- teos
- ozone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 サブミクロンデバイスの熱酸化膜上に有効で
あり、優れた膜質（膜中の水分が少ない）を有する絶縁
膜の形成方法を提供する。 【構成】 シリコン基板１１に形成された熱酸化膜１２
の上部にＴＥＯＳ（テトラエチルオルトシリケート）ガ
スとＯ3 （オゾン）ガスとを原料ガスとして常圧ＣＶＤ
により絶縁膜１５を形成するために、ＴＥＯＳガスとＯ
3 ガスが３：５〜１：２の容量比とし、その後５００℃
以上の熱処理を行って膜質を向上させる。これにより、
ステップカバレッジに優れ、不純物を含まないのでゲー
ト酸化膜を突き抜けてトランジスタの特性を悪化させる
ことはない。
あり、優れた膜質（膜中の水分が少ない）を有する絶縁
膜の形成方法を提供する。 【構成】 シリコン基板１１に形成された熱酸化膜１２
の上部にＴＥＯＳ（テトラエチルオルトシリケート）ガ
スとＯ3 （オゾン）ガスとを原料ガスとして常圧ＣＶＤ
により絶縁膜１５を形成するために、ＴＥＯＳガスとＯ
3 ガスが３：５〜１：２の容量比とし、その後５００℃
以上の熱処理を行って膜質を向上させる。これにより、
ステップカバレッジに優れ、不純物を含まないのでゲー
ト酸化膜を突き抜けてトランジスタの特性を悪化させる
ことはない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に熱酸化膜上に絶縁膜を成長する方法に関するもので
ある。
特に熱酸化膜上に絶縁膜を成長する方法に関するもので
ある。
【０００２】
【従来の技術】近年、ＶＬＳＩデバイスの高集積度化が
急速に進み、半導体加工技術はサブミクロン加工が必須
のものとなってきている。サブミクロン加工が進むに伴
い、ゲ−ト幅も小さくなり、熱酸化膜上に形成された高
アスペクト比の段差に対して第１層間絶縁膜を埋め込む
ことが困難になってきている。このために従来はＴＥＯ
ＳとＯ3 とを含む原料ガス系にＢ（ボロン）あるいはＰ
（リン）をドープした常圧ＣＶＤ法によるＢＰＳＧ膜が
用いられていた（特開平３−７７３２０号公報）。
急速に進み、半導体加工技術はサブミクロン加工が必須
のものとなってきている。サブミクロン加工が進むに伴
い、ゲ−ト幅も小さくなり、熱酸化膜上に形成された高
アスペクト比の段差に対して第１層間絶縁膜を埋め込む
ことが困難になってきている。このために従来はＴＥＯ
ＳとＯ3 とを含む原料ガス系にＢ（ボロン）あるいはＰ
（リン）をドープした常圧ＣＶＤ法によるＢＰＳＧ膜が
用いられていた（特開平３−７７３２０号公報）。
【０００３】ところが、デザインル−ルの縮小によりゲ
−ト酸化膜の膜厚が薄くなるので、ＢあるいはＰがゲ−
ト酸化膜を通過しＳｉ基板へ拡散してしまう、いわゆる
ゲ−ト酸化膜への突き抜けが問題となってくる。このゲ
−ト酸化膜の突き抜けによりチャネルの設計が変化し、
電気特性を悪化させることになる。従って、第１層間絶
縁膜の形成についてはＢあるいはＰ等の不純物を絶縁膜
中に含まないＮＳＧ（ノンドープトシリケートガラス）
膜により、高アスペクト比のステップ段差間を埋め込む
技術が要求される。
−ト酸化膜の膜厚が薄くなるので、ＢあるいはＰがゲ−
ト酸化膜を通過しＳｉ基板へ拡散してしまう、いわゆる
ゲ−ト酸化膜への突き抜けが問題となってくる。このゲ
−ト酸化膜の突き抜けによりチャネルの設計が変化し、
電気特性を悪化させることになる。従って、第１層間絶
縁膜の形成についてはＢあるいはＰ等の不純物を絶縁膜
中に含まないＮＳＧ（ノンドープトシリケートガラス）
膜により、高アスペクト比のステップ段差間を埋め込む
技術が要求される。
【０００４】
【発明が解決しようとする課題】従来のＢＰＳＧ膜に変
わり、ＢあるいはＰをド−プしないＮＳＧ膜を採用した
場合、この膜は下地に対する依存性が強いのでステップ
カバレッジに優れた良質のＮＳＧ膜を形成することがで
きない。この下地依存性とは、Ｏ3 −ＴＥＯＳ系のＮＳ
Ｇ膜に代表されるが、下地の表面状態によって成膜速度
やＰ−ＴＥＯＳ系のＮＳＧ膜を用いると、Ｏ3 −ＴＥＯ
Ｓ系のＮＳＧ膜の表面の凹凸が大きくなるばかりでなく
膜中にボイドが残る。また、配線パターンにこのような
表面状態が存在すると、配線パターン間の埋め込み性に
も大きな影響を及ぼす。この下地依存性を解消して良質
のＮＳＧ膜を形成するために、ＮＳＧ膜の形成前にプラ
ズマで下地を処理する方法が考えられているが、この方
法を採用した場合、特にゲートに近い下地基板であるた
め、トランジスタに与える電気ダメージが懸念される。
わり、ＢあるいはＰをド−プしないＮＳＧ膜を採用した
場合、この膜は下地に対する依存性が強いのでステップ
カバレッジに優れた良質のＮＳＧ膜を形成することがで
きない。この下地依存性とは、Ｏ3 −ＴＥＯＳ系のＮＳ
Ｇ膜に代表されるが、下地の表面状態によって成膜速度
やＰ−ＴＥＯＳ系のＮＳＧ膜を用いると、Ｏ3 −ＴＥＯ
Ｓ系のＮＳＧ膜の表面の凹凸が大きくなるばかりでなく
膜中にボイドが残る。また、配線パターンにこのような
表面状態が存在すると、配線パターン間の埋め込み性に
も大きな影響を及ぼす。この下地依存性を解消して良質
のＮＳＧ膜を形成するために、ＮＳＧ膜の形成前にプラ
ズマで下地を処理する方法が考えられているが、この方
法を採用した場合、特にゲートに近い下地基板であるた
め、トランジスタに与える電気ダメージが懸念される。
【０００５】本発明の目的は、上述した従来の絶縁膜形
成方法の欠点を解消し、特にサブミクロンデバイスの熱
酸化膜上でも使用するのに有効であるとともに、優れた
膜質（膜中の水分が少ない）を有する絶縁膜の形成方法
を提供することにある。
成方法の欠点を解消し、特にサブミクロンデバイスの熱
酸化膜上でも使用するのに有効であるとともに、優れた
膜質（膜中の水分が少ない）を有する絶縁膜の形成方法
を提供することにある。
【０００６】
【発明が解決するための手段】本発明の半導体装置の製
造方法によれば、前述の目的は、半導体基板に形成され
た熱酸化膜の上部に常圧ＣＶＤにて絶縁膜を形成する半
導体装置の製造方法において、原料ガスとしてＴＥＯＳ
（テトラエチルオルトシリケート）ガスとＯ3（オゾ
ン）ガスを用い、原料ガスにおけるＴＥＯＳガスとＯ3
ガスの容量比が３：５〜１：２であることを特徴とする
ことにより達成される。
造方法によれば、前述の目的は、半導体基板に形成され
た熱酸化膜の上部に常圧ＣＶＤにて絶縁膜を形成する半
導体装置の製造方法において、原料ガスとしてＴＥＯＳ
（テトラエチルオルトシリケート）ガスとＯ3（オゾ
ン）ガスを用い、原料ガスにおけるＴＥＯＳガスとＯ3
ガスの容量比が３：５〜１：２であることを特徴とする
ことにより達成される。
【０００７】
【作用】本発明の半導体装置の製造方法によれば、ＴＥ
ＯＳガスとＯ3 ガスとの容量比が３：５〜１：２である
原料ガスを用いることにより、常圧ＣＶＤにて熱酸化膜
の上部にＢあるいはＰ等の不純物を含まない絶縁膜、す
なわちＮＳＧ膜を形成する。従って、ＢあるいはＰ等の
不純物がゲート酸化膜を突き抜けてトランジスタの電気
特性を変化させない。また、低濃度Ｏ3 でＮＳＧを形成
するとボイドの発生を防ぐことができる。さらに、低濃
度Ｏ3 のＮＳＧは膜中に多量の水分を含むが、５００℃
以上の熱処理により水分を放出することができる。
ＯＳガスとＯ3 ガスとの容量比が３：５〜１：２である
原料ガスを用いることにより、常圧ＣＶＤにて熱酸化膜
の上部にＢあるいはＰ等の不純物を含まない絶縁膜、す
なわちＮＳＧ膜を形成する。従って、ＢあるいはＰ等の
不純物がゲート酸化膜を突き抜けてトランジスタの電気
特性を変化させない。また、低濃度Ｏ3 でＮＳＧを形成
するとボイドの発生を防ぐことができる。さらに、低濃
度Ｏ3 のＮＳＧは膜中に多量の水分を含むが、５００℃
以上の熱処理により水分を放出することができる。
【０００８】
【実施例】以下、図面を参照して本発明の実施例および
比較例について説明する。
比較例について説明する。
【０００９】図１は以下に説明する本発明による半導体
装置の製造方法の実施例および比較例において、ＴＥＯ
Ｓ−ＣＶＤ膜を形成する装置として共通に使用すること
ができる装置の一例の構成を示すものである。反応チャ
ンバ１の内部にはヒータ２を設け、サセプタ３によって
支持されたシリコンウエハ４を加熱するようにする。さ
らに、反応チャンバ１の外部にはオゾン発生装置５と、
恒温槽６を設け、この恒温槽の内部にはガスバブラ７を
配置する。オゾン発生装置５には酸素ガスを供給し、オ
ゾンを生成するようにする。このオゾン発生装置５のオ
ゾン生成率は４．０％である。恒温槽６内に配置したガ
スバブラ７には窒素ガスを供給し、ガスバブラ内に収容
したＴＥＯＳのガスを発生させる。このＴＥＯＳガスは
オゾン発生装置５で発生させたオゾンと一緒に窒素ガス
をキャリヤガスとして反応チャンバ１に供給する。反応
チャンバ１内にはディスパージョンヘッド８を配置し、
オゾンとＴＥＯＳガスとの混合ガスを層流としてシリコ
ンウエハ４の表面に当てて、シリコンウエハの表面全面
に亘って均一な成膜が行われるようにする。さらに、こ
のためにヒータ２およびサセプタ３とともにシリコンウ
エハ４をその平面内で揺動させて、成膜の均一性を確保
するようにしている。
装置の製造方法の実施例および比較例において、ＴＥＯ
Ｓ−ＣＶＤ膜を形成する装置として共通に使用すること
ができる装置の一例の構成を示すものである。反応チャ
ンバ１の内部にはヒータ２を設け、サセプタ３によって
支持されたシリコンウエハ４を加熱するようにする。さ
らに、反応チャンバ１の外部にはオゾン発生装置５と、
恒温槽６を設け、この恒温槽の内部にはガスバブラ７を
配置する。オゾン発生装置５には酸素ガスを供給し、オ
ゾンを生成するようにする。このオゾン発生装置５のオ
ゾン生成率は４．０％である。恒温槽６内に配置したガ
スバブラ７には窒素ガスを供給し、ガスバブラ内に収容
したＴＥＯＳのガスを発生させる。このＴＥＯＳガスは
オゾン発生装置５で発生させたオゾンと一緒に窒素ガス
をキャリヤガスとして反応チャンバ１に供給する。反応
チャンバ１内にはディスパージョンヘッド８を配置し、
オゾンとＴＥＯＳガスとの混合ガスを層流としてシリコ
ンウエハ４の表面に当てて、シリコンウエハの表面全面
に亘って均一な成膜が行われるようにする。さらに、こ
のためにヒータ２およびサセプタ３とともにシリコンウ
エハ４をその平面内で揺動させて、成膜の均一性を確保
するようにしている。
【００１０】（実施例）図２に示すようにシリコン基板
１１の上に膜厚が５００オングストロームの熱酸化膜１
２を形成し、さらにその上に高さ１μｍのポリシリコン
パターン１３をライン幅０．５μｍ、スペース幅０．５
μｍで形成し、この熱酸化膜１２およびポリシリコンパ
ターン１３の上にさらに熱酸化膜１４を５００オングス
トロームの厚さで形成した。この熱酸化膜（後酸化）の
成膜条件は、９５０℃、３０分、Ｏ2 雰囲気中での酸化
である。
１１の上に膜厚が５００オングストロームの熱酸化膜１
２を形成し、さらにその上に高さ１μｍのポリシリコン
パターン１３をライン幅０．５μｍ、スペース幅０．５
μｍで形成し、この熱酸化膜１２およびポリシリコンパ
ターン１３の上にさらに熱酸化膜１４を５００オングス
トロームの厚さで形成した。この熱酸化膜（後酸化）の
成膜条件は、９５０℃、３０分、Ｏ2 雰囲気中での酸化
である。
【００１１】次に、シリコンウエハを図１に示す反応チ
ャンバ内に搬入し、以下の成膜条件でオゾン−ＴＥＯＳ
−ＣＶＤ系のＮＳＧ膜１５を６０００オングストローム
の膜厚に形成した。
ャンバ内に搬入し、以下の成膜条件でオゾン−ＴＥＯＳ
−ＣＶＤ系のＮＳＧ膜１５を６０００オングストローム
の膜厚に形成した。
【００１２】 成膜温度 ４００℃ 成膜圧力 大気圧 成膜時間 ３６０秒 ガスバブラへの窒素ガス流量 １．５ｌ／ｍｉｎ 恒温槽温度 ６５℃ オゾン発生装置への酸素流量 ７．５ｌ／ｍｉｎ オゾン濃度 ３０ｇｒ／ｍ3 （１
％：オゾン発生装置に供給するＯ2 に対して生成された
Ｏ3 の重量％） 次に、シリコンウエハを５００℃、３０分の熱処理を行
った。
％：オゾン発生装置に供給するＯ2 に対して生成された
Ｏ3 の重量％） 次に、シリコンウエハを５００℃、３０分の熱処理を行
った。
【００１３】このようにして形成されたオゾン−ＴＥＯ
Ｓ−ＣＶＤ系のＮＳＧ膜１５は、ポリシリコンパターン
間の狭いスペースを埋め、良好なステップカバレッジを
有しているとともに平坦性も優れており、膜表面が滑ら
かでありボイドも形成されていない良好な膜質を有する
ものである。
Ｓ−ＣＶＤ系のＮＳＧ膜１５は、ポリシリコンパターン
間の狭いスペースを埋め、良好なステップカバレッジを
有しているとともに平坦性も優れており、膜表面が滑ら
かでありボイドも形成されていない良好な膜質を有する
ものである。
【００１４】（比較例）比較例１として図３に示すよう
に、シリコン基板１１の上に膜厚が５００オングストロ
ームの熱酸化膜を形成し、さらにその上にポリシリコン
パターン１３を形成し、この熱酸化膜およびポリシリコ
ンパターンの上にさらに熱酸化膜を５００オングストロ
ームの厚さで形成した。ここまでは上述した実施例と同
様であり、ポリシリコンパターンのライン幅、スペース
および高さも実施例と同様である。
に、シリコン基板１１の上に膜厚が５００オングストロ
ームの熱酸化膜を形成し、さらにその上にポリシリコン
パターン１３を形成し、この熱酸化膜およびポリシリコ
ンパターンの上にさらに熱酸化膜を５００オングストロ
ームの厚さで形成した。ここまでは上述した実施例と同
様であり、ポリシリコンパターンのライン幅、スペース
および高さも実施例と同様である。
【００１５】次に、シリコンウエハを図１に示す反応チ
ャンバ内に搬入し、以下の成膜条件でオゾン−ＴＥＯＳ
−ＣＶＤ系のＮＳＧ膜１６を６０００オングストローム
の膜厚に形成した。
ャンバ内に搬入し、以下の成膜条件でオゾン−ＴＥＯＳ
−ＣＶＤ系のＮＳＧ膜１６を６０００オングストローム
の膜厚に形成した。
【００１６】 成膜温度 ４００℃ 成膜圧力 大気圧 成膜時間 ３６０秒 ガスバブラへの窒素ガス流量 １．５ｌ／ｍｉｎ 恒温槽温度 ６５℃ オゾン発生装置への酸素流量 ７．５ｌ／ｍｉｎ オゾン濃度 １２０ｇｒ／ｍ3 （４
％：オゾン発生装置に供給するＯ2 に対して生成された
Ｏ3 の重量％） この後に、実施例のようなシリコンウエハの熱処理は特
に行わなかった。
％：オゾン発生装置に供給するＯ2 に対して生成された
Ｏ3 の重量％） この後に、実施例のようなシリコンウエハの熱処理は特
に行わなかった。
【００１７】このようにして形成したオゾン−ＴＥＯＳ
−ＣＶＤ系のＮＳＧ膜１６は、ポリシリコンパターン間
の埋め込みが不良であって、膜表面が荒れており多数の
ボイドが形成されていた。
−ＣＶＤ系のＮＳＧ膜１６は、ポリシリコンパターン間
の埋め込みが不良であって、膜表面が荒れており多数の
ボイドが形成されていた。
【００１８】また、上記条件において、比較例２として
オゾン濃度を１２０ｇｒ／ｍ3 から４５ｇｒ／ｍ
3 （１．５％）に減少させたものについても、オゾン−
ＴＥＯＳ−ＣＶＤ系のＮＳＧ膜１６を６０００オングス
トロームの膜厚に形成した。これによると、膜表面の荒
れは無くなったがボイドは残っており、正常な工程が実
施されたとは言えない。
オゾン濃度を１２０ｇｒ／ｍ3 から４５ｇｒ／ｍ
3 （１．５％）に減少させたものについても、オゾン−
ＴＥＯＳ−ＣＶＤ系のＮＳＧ膜１６を６０００オングス
トロームの膜厚に形成した。これによると、膜表面の荒
れは無くなったがボイドは残っており、正常な工程が実
施されたとは言えない。
【００１９】上述した実施例および比較例によって形成
したオゾン−ＴＥＯＳ−ＣＶＤ系のＮＳＧ膜を、ＴＤＳ
（Thermal Desortion Spectroscopy）評価装置を用いて
評価した。このＴＤＳ評価装置は、ウエハを加熱したと
きに放出されるガスをＱ−Ｍａｓｓへ導いて分析するも
のである。
したオゾン−ＴＥＯＳ−ＣＶＤ系のＮＳＧ膜を、ＴＤＳ
（Thermal Desortion Spectroscopy）評価装置を用いて
評価した。このＴＤＳ評価装置は、ウエハを加熱したと
きに放出されるガスをＱ−Ｍａｓｓへ導いて分析するも
のである。
【００２０】このようなＴＤＳ評価装置を用いて主とし
て水（Ｍａｓｓ Ｎｏ．１８）を分析したが、実施例お
よび比較例ともに、オゾン−ＴＥＯＳ−ＣＶＤ系のＮＳ
Ｇ膜からの水の放出量には有意差は認められなかった。
て水（Ｍａｓｓ Ｎｏ．１８）を分析したが、実施例お
よび比較例ともに、オゾン−ＴＥＯＳ−ＣＶＤ系のＮＳ
Ｇ膜からの水の放出量には有意差は認められなかった。
【００２１】
【発明の効果】以上のように、低濃度Ｏ3 でＮＳＧを形
成するとボイドの発生を防ぐことができる。又、低濃度
Ｏ3 のＮＳＧは膜中に多量の水分を含むが、５００℃以
上の熱処理により水分を放出することができる。
成するとボイドの発生を防ぐことができる。又、低濃度
Ｏ3 のＮＳＧは膜中に多量の水分を含むが、５００℃以
上の熱処理により水分を放出することができる。
【図１】本発明の半導体装置の製造方法によるＴＥＯＳ
−ＣＶＤ膜を形成する装置の構成概略図である。
−ＣＶＤ膜を形成する装置の構成概略図である。
【図２】本発明の製造方法により形成された半導体製造
装置の断面図を示すものである。
装置の断面図を示すものである。
【図３】本発明の比較例１の条件により形成された半導
体製造装置の断面図を示すものである。
体製造装置の断面図を示すものである。
【図４】本発明の比較例２の条件により形成された半導
体製造装置の断面図を示すものである。
体製造装置の断面図を示すものである。
１…反応チャンバ、２…ヒータ、３…サセプタ、４…シ
リコンウエハ、５…オオゾン発生装置、６…恒温槽、７
…ガスバブラ、８…ディスパージョンヘッド、１１…シ
リコン基板、１２、１４…熱酸化膜、１３…ポリシリコ
ンパターン、１５、１６、１７…ＮＳＧ膜。
リコンウエハ、５…オオゾン発生装置、６…恒温槽、７
…ガスバブラ、８…ディスパージョンヘッド、１１…シ
リコン基板、１２、１４…熱酸化膜、１３…ポリシリコ
ンパターン、１５、１６、１７…ＮＳＧ膜。
Claims (2)
- 【請求項１】 半導体基板に形成された熱酸化膜の上部
に常圧ＣＶＤにて絶縁膜を形成する半導体装置の製造方
法において、 原料ガスとしてＴＥＯＳ（テトラエチルオルトシリケー
ト）ガスとＯ3 （オゾン）ガスを用い、前記原料ガスに
おけるＴＥＯＳガスとＯ3 ガスの容量比が３：５〜１：
２であることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記絶縁膜の形成後に５００℃以上の熱
処理を行うことを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19836393A JPH0758099A (ja) | 1993-08-10 | 1993-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19836393A JPH0758099A (ja) | 1993-08-10 | 1993-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758099A true JPH0758099A (ja) | 1995-03-03 |
Family
ID=16389865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19836393A Pending JPH0758099A (ja) | 1993-08-10 | 1993-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758099A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10154703A (ja) * | 1996-11-13 | 1998-06-09 | Applied Materials Inc | 半導体ウェハの高温処理系及び方法 |
| KR100821090B1 (ko) * | 2006-12-28 | 2008-04-08 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조방법 |
-
1993
- 1993-08-10 JP JP19836393A patent/JPH0758099A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10154703A (ja) * | 1996-11-13 | 1998-06-09 | Applied Materials Inc | 半導体ウェハの高温処理系及び方法 |
| KR100821090B1 (ko) * | 2006-12-28 | 2008-04-08 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6352943B2 (en) | Method of film formation and method for manufacturing semiconductor device | |
| US5840631A (en) | Method of manufacturing semiconductor device | |
| EP1178528B1 (en) | Wafer pretreatment to decrease the deposition rate of silicon dioxide on silicon nitride in comparison to its deposition rate on a silicon substrate | |
| JPH053258A (ja) | 層間絶縁膜の形成方法 | |
| US6426015B1 (en) | Method of reducing undesired etching of insulation due to elevated boron concentrations | |
| JP3509510B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0794505A (ja) | 半導体装置における絶縁膜の形成方法 | |
| KR20000062745A (ko) | 플루오르화된 ｂｐｓｇ 필름을 증착시키고 평탄화시키기위한 방법 | |
| US5869394A (en) | Teos-ozone planarization process | |
| US6514876B1 (en) | Pre-metal dielectric rapid thermal processing for sub-micron technology | |
| KR100214073B1 (ko) | 비피에스지막 형성방법 | |
| JPH05304147A (ja) | 半導体装置の製造方法 | |
| KR100339820B1 (ko) | 성막방법 및 반도체장치의 제조방법 | |
| US6562735B1 (en) | Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JP3256708B2 (ja) | 半導体装置の製造方法 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| JP4160317B2 (ja) | 絶縁膜の製造方法および半導体装置の製造方法 | |
| JPH08203890A (ja) | 半導体装置の層間絶縁膜形成方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JP3054289B2 (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 |