JPH0758123A - ラテラルバイポーラトランジスタの製造方法 - Google Patents

ラテラルバイポーラトランジスタの製造方法

Info

Publication number
JPH0758123A
JPH0758123A JP6170156A JP17015694A JPH0758123A JP H0758123 A JPH0758123 A JP H0758123A JP 6170156 A JP6170156 A JP 6170156A JP 17015694 A JP17015694 A JP 17015694A JP H0758123 A JPH0758123 A JP H0758123A
Authority
JP
Japan
Prior art keywords
region
emitter
collector
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6170156A
Other languages
English (en)
Inventor
Emmerich Bertagnolli
ベルタグノリ エンメリツヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH0758123A publication Critical patent/JPH0758123A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/041—Manufacture or treatment of thin-film BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/311—Thin-film BJTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 構造を改良されたラテラルバイポーラトラン
ジスタを容易に形成する方法を提供する。 【構成】 ＳＯＩ基板の基本ドーピングを備えているシ
リコン層３内にマスク６の使用下に高濃度にドープされ
たコレクタ領域８を形成し、次いで少なくともこのコレ
クタ領域８を覆っているがエミッタ及びベース用に用意
された範囲は露出するように構造化されている誘電体層
１０を施し、この露出された範囲を再ドープし、更に全
面的に一様な厚さｄ１に補助層１１を施し、この補助層
１１を形成すべきベース領域９を遮蔽に使用してエミッ
タ領域７に対するドーピングを行い、引続きエミッタ、
ベース及びコレクタに接触部を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はシリコンからなるラテラ
ルバイポーラトランジスタを製造する方法に関する。
【０００２】
【従来の技術】集積バイポーラトランジスタは従来主と
して上下に重ねて配設されたｎｐｎ層又はｐｎｐ層を有
する縦形トランジスタとして形成されている。この垂直
な構造形ではこの成層の２つの層は直接には、即ち表面
からはアクセスできず、側方に延長されて表面に導かれ
なければならない。最下位にあるドープされた層には一
般に、表面へのリード線を十分に低抵抗に保持するため
に更にもう１つの高濃度にドープされた層を必要とす
る。この配列の欠点は縦形トランジスタの深さが著しく
大きく、即ち典型的には１〜２μｍの深さになりかつ横
方向の寸法が本来のトランジスタ領域を数倍凌駕するこ
とである。従ってスイッチング速度に対して生じ得る損
失の他に、とりわけ所要出力を著しく高める一連の寄生
容量及び寄生抵抗を生じる。更に製造工程の複雑さ及び
これらのデバイスの所要面積がＭＯＳデバイスに比べて
極めて大きく、製造経費がかさむため収益が低くなる。
例えばアナログ用に相補的構造物（ｎｐｎ及びｐｎｐト
ランジスタ）を同時に形成するには経費を著しくかけな
ければ不可能である。通常バイポーラトランジスタのラ
テラルの配列は、垂直方向にも可成り大きくなりかつベ
ースの導電形にドープされた領域内に局部的に限定され
た再ドープによりエミッタ及びコレクタ用の領域を形成
するようにして作られる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、その
構造を改良されたラテラルバイポーラトランジスタを容
易に形成する方法を提供することにある。
【０００４】
【課題を解決するための手段】この課題は本発明によれ
ば、第１工程で絶縁層上にあるシリコン層内に用意され
たトランジスタ用領域を横方向に環状に囲んで電気的に
絶縁し、この領域にエミッタ及びコレクタの導電形に基
本ドーピングを施し、第２工程でマスクの使用下に高濃
度にドープされたベース端子領域及び高濃度にドープさ
れたコレクタ領域をドーパントの注入により形成し、第
３工程でこのベース端子領域及びコレクタ用に用意され
た領域を覆い、ベース及びエミッタ用に用意された領域
を露出しまた覆われた領域と露出された領域の境目に層
平面に対して垂直な側面を有する構造化された誘電体層
を後の第６工程のために十分な厚さに施し、第４工程で
この誘電体層をマスクとして使用してベースの導電形の
ドーパントの注入を行い、第５工程で形成すべきベース
領域のエミッタからコレクタの方向に測定された長さに
相応する厚さｄ１の補助層を全面的に等方性に施し、第
６工程でベース領域に対する遮蔽物としてこの補助層を
使用してエミッタ領域の導電形のドーパントの注入を行
い、第７工程でこのエミッタ領域、ベース端子領域及び
コレクタ領域を電気的に接続するのための接触孔を形成
し、第８工程でエミッタ、コレクタ及びベース用の金属
接触部を施すことにより解決される。
【０００５】本発明方法の場合薄いシリコン層、例えば
ＳＯＩ基板内にエミッタ、ベース及びコレクタ用に用意
された領域を形成する。従って垂直方向への広がりが比
較的少く、簡単な製造方法が可能となる。特にベース領
域の小さな寸法はマスクの役目をする垂直部分を有する
誘電体層を使用することにより達成可能である。
【０００６】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
【０００７】本発明方法は絶縁性基板又は絶縁性中間層
上にあるシリコン層から出発する。これは例えばＳＯＩ
基板のシリコン層である。しかしウェハボンディングに
より形成された材料又はＳＩＭＯＸによる材料又は絶縁
層上にシリコン層を有する何か他の材料を出発材料とし
て使用するか否かについてはこの方法にとって重要なこ
とではない。本発明ではシリコン層内にｎｐｎ又はｐｎ
ｐトランジスタ構造物を形成するか或は例えば以下のド
ーピング順序、即ちｎ+ｐｎ-ｎ+（標準的順序）、ｎ+ｎ
ｐｎ-ｎ+（破壊電圧、電流漏えい率及び静電容量を削減
するためのベースとエミッタとの間のｎ形緩衝層）、ｎ
+ｐｎｐ-ｎｎ+（ベースとコレクタ間のｎ-形緩衝層）の
順で形成する。図１の実施例では基板１（例えばシリコ
ンからなる）上に全面的に絶縁層２及びシリコン層３が
施される。シリコン層３の厚さは２０ｎｍ〜２μｍであ
ってもよく、この層のドーピング濃度は１０15ｃｍ-3〜
１０18ｃｍ-3であるが、その際トランジスタの形式によ
りドナー又はアクセプタを添加する。図に示されている
実施例ではまずフォト技術の助けを借りて後のトランジ
スタ用に用意されたシリコン層３の領域を決める。シリ
コン層３に基本ドーピングを施し、トランジスタ用に用
意された領域の外側にあるシリコン層３の部分を絶縁性
にする。この絶縁領域５は図１では基本ドーピングが残
っている領域４の側方に断面で示されている。原理的に
は、まず絶縁領域５を形成し、次いでその間にあるシリ
コン層３の領域内を基本ドーピングすることも可能であ
る。絶縁はトランジスタ用に用意された領域の外側の領
域をＬＯＣＯＳ法により酸化して行ってもよい。或はト
ランジスタ用に用意された領域の周りにトレンチをエッ
チングしてもよい。またＬＯＣＯＳ法とトレンチのエッ
チングを併用してもよい。つまり酸化物がいわゆるフィ
ールドの絶縁を形成し、また絶縁層２にまで達するトレ
ンチが外部に対するトランジスタの完全な絶縁層分離を
行う。トランジスタの領域の外側のシリコンの範囲を単
に完全にエッチング除去し、それによりトランジスタを
絶縁層２上にメサ形に残すことも考えられる。図には例
えばＬＯＣＯＳ法により形成された絶縁領域５を有する
実施例が示されている。絶縁領域５を形成した後まずフ
ォトリソグラフィで形成されたマスク６によりコレクタ
領域を規定し、ドーパント（例えばｎ導電性のドーピン
グの場合砒素又は燐）の注入により形成する。場合によ
っては注入された領域に引続き回復処理及び／又は拡散
処理（例えばＰＴＡ／ＦＡプロセス）を行う。同様にベ
ース端子領域をフォトリソグラフィでマスクにより規定
し、ドーパント（例えばｐ導電性のドーピングの場合ホ
ウ素）の注入により形成する。場合によってはこの箇所
にも回復工程及び／又は拡散工程を行う。本発明方法の
場合コレクタ領域とベース端子領域の形成順序は入れ替
えてもよい。
【０００８】その後誘電体層を例えば４００ｎｍの厚さ
に析出する。次いでこの誘電体層をフォトリソグラフィ
とエッチングを併用してコレクタ領域８と所定の幅で重
なるように構造化する。その結果コレクタ領域８に隣接
してもう１つのコレクタ領域８４を覆うことになる。図
２ではコレクタ領域８ともう１つのコレクタ領域８４上
に誘電体層１０が示されている。この基本ドーピングが
施されているもう１つのコレクタ領域８４は能動的コレ
クタを形成するが、一方コレクタ領域８は接触化部用に
高濃度にドープされている。基本ドーピングの典型的な
値、従ってこのもう１つのコレクタ領域８４のドーピン
グ濃度は２×１０16ｃｍ-3〜５×１０17ｃｍ-3の間であ
る。能動的コレクタの設定によりトランジスタの重要な
パラメータが予め決定される。
【０００９】誘電体層１０により覆われていない範囲に
形成すべきベース領域のドーピングのため注入を行う。
また上記方法とは異なりベース端子領域をこの工程で初
めてベース領域と共に形成することも可能である。ベー
ス領域に対するこの注入量を誘電体層１０により覆われ
ていない範囲に１０17ｃｍ-3〜１０19ｃｍ-3の間のドー
ピングの値が得られるように調整する。典型的にはドー
ピング濃度として１×１０18〜５×１０18ｃｍ-3を選択
する。場合によっては注入後直ちに回復及び／又は拡散
工程を行う（例えば１０００℃で１０秒間）。こうして
ベース領域用に予めドーピングされているエミッタ−ベ
ース領域９０が形成される（図２）。
【００１０】本発明の主な工程として以下のようにして
図３に基づき厚さｄ１の補助層１１を全面的に一様に
（例えばＣＶＤ法により）施す。この厚さｄ１は将来の
トランジスタのベースの幅（例えばエミッタからコレク
タの方向のベース領域９の寸法）を許容誤差を考慮して
調整するのと同じ大きさに選択する。この補助層１１は
ＣＶＤ法により約７００℃で施される例えばＴＥＯＳ
（テトラエチルオルトシラン）が有利である。しかしま
たＳｉＨ4 及びＮＯ2 からなる混合物を使用してもよ
い。補助層１１は同様に他の方法で施されたＳｉＯ2 又
はＳｉ3Ｎ4であってもよい。この補助層１１の使用下に
形成すべきエミッタ領域の導電形のためのドーパントの
全面的な注入を行う。従って前もってドープされている
エミッタ−ベース領域９０は新たに再ドープされる。そ
の際補助層１１の垂直方向に配設されている部分はベー
ス領域９をこの注入から保護する。従って再ドーピング
は図３に示されたエミッタ領域７の範囲だけに行われ
る。このエミッタ領域７の上方にある補助層１１はドー
パントを通せるだけの厚さｄ１を有する。注入量は予め
この範囲に注入された基本ドーピングを補う量に選択さ
れ、また更にエミッタ領域７のドーピングは低抵抗で接
触化できるような濃度（このドーピングの濃度は例えば
１×１０19ｃｍ-3）になる。場合によっては注入後直ち
に例えば９５０℃で１０秒間の回復工程及び／又は拡散
工程を行う。
【００１１】本発明方法の一実施例では図４に相応して
第２補助層１２を全面的に一様に析出する。この第２補
助層１２の厚さｄ２で低濃度にドープされたもう１つの
エミッタ領域７４の寸法が決定される。更に補助層１１
のみを使用して行われる注入はこのもう１つのエミッタ
領域７４用に規定されているドーピング濃度を生じさせ
る。接触化部となるエミッタ領域７用の高濃度のドーピ
ングは第２補助層１２の使用下に施される。注入後これ
らの領域はそれぞれ回復処理される。
【００１２】エミッタ領域７、もう１つのエミッタ領域
７４、ベース領域９、コレクタ領域８、もう１つのコレ
クタ領域８４及びベース端子領域１９の配置は図５に示
されている。この図５は図６のシリコン層３のＶ−Ｖ線
に沿って切断した平面を示すものである。接触部及び金
属化部は図５では破線により示されている。これらの接
触化部は補助層１１、場合によっては第２補助層１２及
び誘電体層１０をフォト技術の使用下に構造化、即ち接
触孔を設けるようにして形成される。場合にょっては表
面を平坦化するために図７、８及び９に平坦化層１４と
して示されているもう１つの誘電体層を予め施してもよ
い。この平坦化層１４の表面の平坦化は研磨又は温めら
れた層の溶融化により行ってもよい。エミッタ用金属接
触部７３及びコレクタ用金属接触部８３をベース用金属
接触部と共にこれらの接触孔内に施す。これらの金属接
触部には例えばＴｉＮ／ＡｌＳｉＣｕ又はＴｉＮ／Ｗ／
ＡｌＳｉＣｕからなる金属化物を使用することができ
る。
【００１３】本発明方法ではエミッタ、ベース及びコレ
クタをまずドープされたポリシリコンと、その後に初め
て金属と接触化することもできる。図７の例ではポリシ
リコンからなる接触層７１は例えばエミッタ領域７上の
みにある。まず全面的に平坦化層１４があるが、これを
補助層１１、場合によっては第２補助層１２及び誘電体
層１０と共に接触孔の範囲で除去する。これらの接触孔
をエミッタ用金属接触部７３、コレクタ用金属接触部８
３及びベース用金属接触部９３で満たす（プラグ（Ｐｌ
ｕｇ）法で）。更に平坦な表面にエミッタ接続用の金属
化部７２及びコレクタ接続用の金属化部８２及び相応し
てベース接続用の金属化部を備える。この金属化平面は
例えば導電路により形成可能である。この実施例では接
触層７１を省いてもよく、その場合更にエミッタ用に金
属接触部７３を直接エミッタ領域７上に施すか又はコレ
クタ用にポリシリコンからなる第２接触層をコレクタ領
域８と金属接触部８３との間に形成する。こうして図６
の実施態様とは対称的に平坦な表面が得られる。
【００１４】本発明方法では、冒頭に記載したように個
々のトランジスタの絶縁は予め用意されたトランジスタ
領域の外側のシリコン層３を絶縁層２まで除去すること
によっても行うことができる。この場合トランジスタ領
域が側方でも接続する可能性が生じる。ポリシリコンか
らなるラテラルエミッタを形成する場合にこの構造の実
施態様は特に有利である。この実施態様は図８に示され
ている。ここではエミッタ領域７の横方向のシリコン層
３の相応する部分が完全に除去されており、ポリシリコ
ンからなる接触層７１がエミッタ領域７の側方と接触化
するように直接絶縁層２上に施されている。図７の実施
例におけるようにこの接触層７１上には、同様にプラグ
法により平坦化層１４の接触孔内に形成されて、その上
側をエミッタ接続用の金属化部７２で覆われたエミッタ
用の金属接触部７３がある。コレクタ側にはこの実施例
の場合ポリシリコンからなる接触層を別個に有していな
い変形接続部も示されているが、このコレクタ側にもこ
の種のポリシリコン層をコレクタ領域８とコレクタ用金
属接触部８３との間に形成してもよい。或はコレクタ側
では絶縁領域５を除去し、接触層を絶縁層２上のコレク
タ領域８の横方向に施してもよい。図８の例とは異なり
接触層７１はエミッタ領域７の横方向及び上側と接触化
することもできる。その際補助層１１及び場合によって
は第２補助層１２をエミッタ領域７の上側の範囲で除去
し、ポリシリコンからなる接触層７１は従ってエミッタ
領域７の横方向及び何もない上側に施されることにな
る。エミッタ用金属接触部７３をエミッタ領域７上にあ
るポリシリコン層の部分に施してもよい。接触孔の深さ
はエミッタ領域７の高さだけ相応して浅くなる。既に記
載したように第２補助層１２はこれらの全ての変形実施
態様において省略可能である。更にエミッタ領域７は直
接ベース領域９に隣接する。エミッタ領域７に対する相
応する注入工程ではドーピング量はエミッタ領域７に低
抵抗の接触を可能にするため相応して増やされる。
【００１５】本発明方法の場合ベース領域９と高濃度に
ドープされたエミッタ領域７との間にもまたベース領域
９と能動的コレクタ領域として備えられたもう１つのコ
レクタ領域８４との間にもドーピングが比較的少ない領
域を形成することができる。それにはもう１つの補助層
が必要である。ベース領域９とエミッタ領域７との間の
低濃度にドープされた領域を上記のようにして形成する
ことができるもう１つのエミッタ領域７４により形成す
る。ベース領域９の導電形の符号を有するか又はコレク
タ領域８の導電形の符号を有し、これらのベース領域９
と能動的コレクタ領域として備えられたもう１つのコレ
クタ領域８４との間に配設された低濃度にドープされた
領域をこのもう１つの補助層を最初の補助層として使用
して形成する。誘電体層１０を構造化後基本ドーピング
を有するこの誘電体層１０により露出された領域４の部
分をまず再ドープする。その際もう１つのコレクタ領域
８４に隣接するもう１つの低濃度にドープされた領域が
備えているようなドーピング濃度が選択される。再ドー
ピングが不完全である場合形成すべきもう１つのベース
領域はドーピング濃度（アクセプタ又はドナーの濃度）
の低い基本ドーピングの導電形となる。再ドーピングが
完全である場合形成すべきもう１つのベース領域はドー
ピング濃度は低いが、本来のベース領域９と同じ導電形
となる。厚さｄ３のこのもう１つのベース領域９８（図
９参照）を遮蔽する最初の補助層１３の使用下に更にベ
ース領域９に対するドーピングを行う。それと関連して
補助層１１及び第２補助層１２を上記のように更に処理
してもよい。こうして図９の構造物を得るが、その際ｎ
ｐｎトランジスタの例ではその導電形は以下の通りであ
る。即ちエミッタ領域７はｎ+ 、もう１つのエミッタ領
域７４はｎ- 、ベース領域９はｐ、もう１つのベース領
域９８はｐ- 又はｎ- 、もう１つのコレクタ領域８４は
ｎ及びコレクタ領域８はｎ+である。接触化部について
この実施例では先に記載したのと同様となる。
【００１６】上述の変形実施態様の場合ベースはそれぞ
れ側方に引き延ばされている。即ちベース領域９はスト
ライプ状に図紙面に対して垂直方向に延び、ベース端子
の役目をしまた相応して接触化されている高濃度にドー
プされたベース端子領域１９で終わっている（図５参
照）。この接触化自体は直接には金属によって、間接に
はポリシリコンからなる接触層によって行ってもよい。
【００１７】構造化された誘電体層１０により垂直方向
に遮蔽された部分を有する補助層１１を使用することに
よって極めて正確な横方向の寸法の小さいベース領域９
を形成することができる。本発明により製造されるトラ
ンジスタの縦の寸法は自動的にＳＯＩ基板の元のシリコ
ン層３に使用された厚さによって形成される。
【図面の簡単な説明】
【図１】基板上に絶縁層、シリコン層及びマスクを施し
た工程を示す本発明によるラテラルバイポーラトランジ
スタの断面図。
【図２】シリコン層内にエミッタ領域及びコレクタ領域
を構造化し、誘電体層を施した工程を示す断面図。
【図３】全面的に補助層を施した工程を示す断面図。
【図４】異なる実施例の断面図。
【図５】図６のシリコン層をＶ−Ｖ線で切断した平面
図。
【図６】本発明により形成された完成トランジスタの一
実施例の断面図。
【図７】本発明により形成された完成トランジスタの他
の実施例の断面図。
【図８】本発明により形成された完成トランジスタの更
に異なる実施例の断面図。
【図９】本発明により形成された完成トランジスタのも
う１つの実施例の断面図。
【符号の説明】
１ 基板 ２ 絶縁層 ３ シリコン層 ４ トランジスタ用に用意された領域 ５ 絶縁領域 ６ マスク ７ エミッタ領域 ７４ もう１つのエミッタ領域 ８ コレクタ領域 ８４ もう１つのコレクタ領域 ９ ベース領域 １９ ベース端子領域 ９８ もう１つのベース領域 ９０ エミッタ−ベース領域 １０ 誘電体層 １１ 補助層 １２ 第２補助層 １３ 最初の補助層 １４ 平坦化層 ７２ エミッタ接続用金属化部 ８２ コレクタ接続用金属化部 ７３ エミッタ用金属接触部 ８３ コレクタ用金属接触部 ９３ ベース用金属接触部

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１工程で絶縁層（２）上にあるシリコ
    ン層（３）内に用意されたトランジスタ用領域（４）を
    横方向に環状に囲んで電気的に絶縁し、この領域（４）
    にエミッタ及びコレクタに対する導電形に基本ドーピン
    グを施し、 第２工程でマスク（６）の使用下に高濃度にドープされ
    たベース端子領域（１９）及び高濃度にドープされたコ
    レクタ領域（８）をドーパントの注入により形成し、 第３工程でこのベース端子領域（１９）及びコレクタ用
    に用意された領域を覆い、ベース及びエミッタ用に用意
    された領域を露出しまた覆われた領域と露出された領域
    の境目に層平面に対して垂直な側面を有する構造化され
    た誘電体層（１０）を後の第６工程のために十分な厚さ
    に施し、 第４工程でこの誘電体層（１０）をマスクとして使用し
    てベースの導電形のドーパントの注入を行い、 第５工程で形成すべきベース領域（９）のエミッタから
    コレクタの方向に測定された長さに相当する厚さ（ｄ
    １）の補助層（１１）を全面的に等方性に施し、 第６工程でベース領域（９）に対する遮蔽物としてこの
    補助層（１１）を使用してエミッタ領域（７）に対する
    導電形のドーパントの注入を行い、 第７工程でこのエミッタ領域（７）、ベース端子領域
    （１９）及びコレクタ領域（８）を電気的に接続するの
    ための接触孔を形成し、 第８工程でエミッタ、コレクタ及びベース用の金属接触
    部（７３、８３、９３）を施すことを特徴とするラテラ
    ルバイポーラトランジスタの製造方法。
  2. 【請求項２】 第６工程で高濃度にドープされたエミッ
    タ領域（７）とベース領域（９）との間に形成されるも
    う１つのエミッタ領域（７４）用のドーピング濃度を調
    整し、 第６工程と第７工程との間でエミッタからコレクタの方
    向に測定されたこれらのもう１つのエミッタ領域（７
    ４）の長さに相応する厚さ（ｄ２）で第２補助層（１
    ２）を全面的に等方性に施し、 第７工程を行う前にこの第２補助層（１２）をこのもう
    １つのエミッタ領域（７４）用の遮蔽物として使用して
    この高濃度にドープされたエミッタ領域（７）に対して
    ドーパントの注入を行い、 第７工程でこの高濃度にドープされたエミッタ領域
    （７）と連絡するための接触孔を形成することを特徴と
    する請求項１記載の方法。
  3. 【請求項３】 第４工程で高濃度にドープされたベース
    領域（９）とコレクタ領域（８）との間に形成すべきも
    う１つのベース領域（９８）用のドーピング濃度を調整
    し、 第４工程と第５工程との間にエミッタからコレクタに測
    定されたこのもう１つのベース領域（９８）の長さに相
    応する厚さ（ｄ３）に最初の補助層（１３）を全面的に
    等方性に施し、 第５工程を行う前にこの最初の補助層（１３）をこのも
    う１つのベース領域（９８）の遮蔽物として使用して高
    濃度にドープされたベース領域（９）に対するドーパン
    トの注入を行うことを特徴とする請求項１又は２記載の
    方法。
  4. 【請求項４】 第１工程でコレクタに対する導電形の基
    本ドーピングを行い、第３工程で誘電体層（１０）を、
    この基本ドーピングを備えもう１つのコレクタ領域（８
    ４）として用意されまた高濃度にドープされたコレクタ
    領域（８）と形成すべきベース領域（９）との間にある
    領域がこの誘電体層（１０）により覆われるようにして
    施すことを特徴とする請求項１ないし３の１つに記載の
    方法。
  5. 【請求項５】 第７工程を行う前に誘電体からなる平坦
    化層（１４）を表面の平坦化のために施すことを特徴と
    する請求項１ないし４の１つに記載の方法。
  6. 【請求項６】 第６工程後エミッタ領域（７）の電気的
    接続用に用意された領域を露出し、シリコンからなる接
    触層（７１）をその上に施すことを特徴とする請求項１
    ないし５の１つに記載の方法。
  7. 【請求項７】 エミッタ領域（７）が露出されている領
    域が少なくともエミッタ領域（７）の横方向の境界部を
    有しており、接触層（７１）が少なくともエミッタ領域
    （７）のこの露出されている横方向の境界部でエミッタ
    領域（７）に接するように接触層（７１）を施すことを
    特徴とする請求項６記載の方法。
  8. 【請求項８】 補助層（１１）の形成にテトラエチルオ
    ルトシラン（ＴＥＯＳ）を使用することを特徴とする請
    求項１ないし７の１つに記載の方法。
  9. 【請求項９】 第１工程に対してＳＯＩ基板（１、２、
    ３）を使用することを特徴とする請求項１ないし８の１
    つに記載の方法。
JP6170156A 1993-07-02 1994-06-29 ラテラルバイポーラトランジスタの製造方法 Withdrawn JPH0758123A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4322137 1993-07-02
DE4322137.8 1993-07-02

Publications (1)

Publication Number Publication Date
JPH0758123A true JPH0758123A (ja) 1995-03-03

Family

ID=6491855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170156A Withdrawn JPH0758123A (ja) 1993-07-02 1994-06-29 ラテラルバイポーラトランジスタの製造方法

Country Status (3)

Country Link
US (1) US5395775A (ja)
EP (1) EP0632490A3 (ja)
JP (1) JPH0758123A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536249A1 (de) * 1995-09-28 1997-04-10 Siemens Ag Verfahren zur Herstellung einer Vielzahl von mikroelektronischen Schaltungen auf SOI
US6174779B1 (en) * 1998-03-13 2001-01-16 Kabushiki Kaisha Toshiba Method for manufacturing a lateral bipolar transistor
US9761664B1 (en) * 2016-04-20 2017-09-12 Globalfoundries Singapore Pte. Ltd. Integrated circuits with lateral bipolar transistors and methods for fabricating the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545113A (en) * 1980-10-23 1985-10-08 Fairchild Camera & Instrument Corporation Process for fabricating a lateral transistor having self-aligned base and base contact
JPS6081864A (ja) * 1983-10-12 1985-05-09 Fujitsu Ltd ラテラル型トランジスタ
JP2503460B2 (ja) * 1986-12-01 1996-06-05 三菱電機株式会社 バイポ−ラトランジスタおよびその製造方法
US4922315A (en) * 1987-11-13 1990-05-01 Kopin Corporation Control gate lateral silicon-on-insulator bipolar transistor
JPH0253630A (ja) * 1988-08-12 1990-02-22 Daihatsu Motor Co Ltd 自動車用窓の開閉装置
US5102812A (en) * 1989-11-09 1992-04-07 Bell Communications Research Method of making a lateral bipolar heterojunction structure
JPH0831478B2 (ja) * 1990-12-06 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
US5073506A (en) * 1991-02-14 1991-12-17 Allied-Signal Inc. Method for making a self-aligned lateral bipolar SOI transistor
JP2528559B2 (ja) * 1991-03-18 1996-08-28 富士通株式会社 ラテラルバイポ―ラトランジスタの製造方法
JPH04360539A (ja) * 1991-06-07 1992-12-14 Fujitsu Ltd 半導体装置の製造方法
US5164326A (en) * 1992-03-30 1992-11-17 Motorola, Inc. Complementary bipolar and CMOS on SOI
US5273915A (en) * 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI

Also Published As

Publication number Publication date
EP0632490A3 (de) 1996-09-11
US5395775A (en) 1995-03-07
EP0632490A2 (de) 1995-01-04

Similar Documents

Publication Publication Date Title
US4884117A (en) Circuit containing integrated bipolar and complementary MOS transistors on a common substrate
US6118171A (en) Semiconductor device having a pedestal structure and method of making
US5614750A (en) Buried layer contact for an integrated circuit structure
US6838348B2 (en) Integrated process for high voltage and high performance silicon-on-insulator bipolar devices
US6724066B2 (en) High breakdown voltage transistor and method
JP4108861B2 (ja) バイポーラトランジスターの製造方法及びその構造
US5882966A (en) BiDMOS semiconductor device and method of fabricating the same
JPH10256270A (ja) 相補型バイポーラトランジスタおよびその製造方法
US20050145951A1 (en) Method of manufacturing a semiconductor component, and semiconductor component formed thereby
US6864542B2 (en) Bipolar transistor manufacturing method
KR100854077B1 (ko) 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
JP2001319936A (ja) バイポーラトランジスタ及びその製造方法
US5643810A (en) Methods of forming BiCMOS semiconductor devices
JPH0758123A (ja) ラテラルバイポーラトランジスタの製造方法
KR100263790B1 (ko) 반도체 장치 및 그 제조방법
US7038255B2 (en) Integrated circuit arrangement having PNP and NPN bipolar transistors, and fabrication method
CN100407441C (zh) 半导体器件及其制造方法
JPH10150207A (ja) 高圧素子およびその製造方法
JP3312683B2 (ja) Ｍｏｓ型半導体装置とその製造方法
JP2615652B2 (ja) バイポーラトランジスタの製造方法
JP3257523B2 (ja) 半導体装置の製造方法
JPH0758125A (ja) ラテラルバイポーラトランジスタの製造方法
JPH11233616A (ja) 半導体装置及びその製造方法
JP3150420B2 (ja) バイポーラ集積回路とその製造方法
KR100211950B1 (ko) 기둥형 바이폴라 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904