JPH0758162A - 配線シート - Google Patents
配線シートInfo
- Publication number
- JPH0758162A JPH0758162A JP5198381A JP19838193A JPH0758162A JP H0758162 A JPH0758162 A JP H0758162A JP 5198381 A JP5198381 A JP 5198381A JP 19838193 A JP19838193 A JP 19838193A JP H0758162 A JPH0758162 A JP H0758162A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating film
- wiring
- wiring sheet
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】絶縁フィルムの使用効率を高め従来に比べ低価
格で、歩留りを向上させる配線シートを提供する。 【構成】絶縁フィルム１２の長手方向に、一対の孔１６
ａ，１６ｂを２列形成した。この一対の孔１６ａ，１６
ｂに、半導体チップの各辺に対応するＣｕ製の５本の配
線１８を形成した。切断線２０に沿って絶縁フィルム１
２を切断し、半導体チップの各辺に対応する配線として
使用する。
格で、歩留りを向上させる配線シートを提供する。 【構成】絶縁フィルム１２の長手方向に、一対の孔１６
ａ，１６ｂを２列形成した。この一対の孔１６ａ，１６
ｂに、半導体チップの各辺に対応するＣｕ製の５本の配
線１８を形成した。切断線２０に沿って絶縁フィルム１
２を切断し、半導体チップの各辺に対応する配線として
使用する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップとリード
フレームを接続するための配線シートに関する。
フレームを接続するための配線シートに関する。
【０００２】
【従来の技術】映画フィルム状の絶縁フィルムの１こま
毎にリードフレームを形成し、そのリードの先端部に半
導体チップの電極パッドを接合するＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式が従来から
知られている。例えば四角形の半導体チップの４辺に電
極パッドが形成されている場合、このＴＡＢ方式で使用
される絶縁フィルムの各こまの中央部には半導体チップ
よりも大きめのデバイスホールと呼ばれる孔が形成され
ており、このデバイスホールに半導体チップが配置さ
れ、リードの先端部に半導体チップの電極パッドが位置
合わせされ、電極パッドとリードが半田などで融着され
る。このＴＡＢ方式によれば、半導体チップの高集積化
に伴うリードの先端部のファインピツチ化が達成できる
という利点がある。
毎にリードフレームを形成し、そのリードの先端部に半
導体チップの電極パッドを接合するＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式が従来から
知られている。例えば四角形の半導体チップの４辺に電
極パッドが形成されている場合、このＴＡＢ方式で使用
される絶縁フィルムの各こまの中央部には半導体チップ
よりも大きめのデバイスホールと呼ばれる孔が形成され
ており、このデバイスホールに半導体チップが配置さ
れ、リードの先端部に半導体チップの電極パッドが位置
合わせされ、電極パッドとリードが半田などで融着され
る。このＴＡＢ方式によれば、半導体チップの高集積化
に伴うリードの先端部のファインピツチ化が達成できる
という利点がある。
【０００３】
【発明が解決しようとする課題】しかし、ＴＡＢ方式で
は、上述したように絶縁フィルムの中央部に半導体チッ
プのサイズよりも大きめのデバイスホールが形成された
配線シートが使用されている。配線のためにはリードを
支持する絶縁フィルムのみが必要であるにもかかわら
ず、デバイスホールが形成されているため、このデバイ
スホールの部分の材料が無駄に捨てられている。絶縁フ
ィルムの価格はフィルム長さで決定されるため、デバイ
スホールが形成されている分の長さも価格に含まれ、こ
の結果、絶縁フィルムが高価格になるという問題があ
る。また、各こまに形成されたリードに１つでも欠陥が
あるとそのこま全体が使用できないこととなる結果、歩
留りが低下し、特に、リードの数が増えるに従ってリー
ドに欠陥が発生する確率が高くなるため、歩留りの低下
が顕著になるという問題がある。
は、上述したように絶縁フィルムの中央部に半導体チッ
プのサイズよりも大きめのデバイスホールが形成された
配線シートが使用されている。配線のためにはリードを
支持する絶縁フィルムのみが必要であるにもかかわら
ず、デバイスホールが形成されているため、このデバイ
スホールの部分の材料が無駄に捨てられている。絶縁フ
ィルムの価格はフィルム長さで決定されるため、デバイ
スホールが形成されている分の長さも価格に含まれ、こ
の結果、絶縁フィルムが高価格になるという問題があ
る。また、各こまに形成されたリードに１つでも欠陥が
あるとそのこま全体が使用できないこととなる結果、歩
留りが低下し、特に、リードの数が増えるに従ってリー
ドに欠陥が発生する確率が高くなるため、歩留りの低下
が顕著になるという問題がある。
【０００４】本発明は、上記事情に鑑み、絶縁フィルム
の使用効率を高め従来に比べ低価格で、歩留りが向上し
た配線シートを提供することを目的とする。
の使用効率を高め従来に比べ低価格で、歩留りが向上し
た配線シートを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明の配線シートは、絶縁フィルムと、該絶縁フィ
ルムに形成された、一端及び他端がそれぞれ半導体チッ
プ及びリードフレームに接続される配線とを備えた配線
シートにおいて、前記絶縁フィルムが、前記配線のう
ち、前記半導体チップの各辺に対応する一群の配線が跨
がって形成された、前記一群毎に互いに独立した一対の
孔を有することを特徴とするものである。
の本発明の配線シートは、絶縁フィルムと、該絶縁フィ
ルムに形成された、一端及び他端がそれぞれ半導体チッ
プ及びリードフレームに接続される配線とを備えた配線
シートにおいて、前記絶縁フィルムが、前記配線のう
ち、前記半導体チップの各辺に対応する一群の配線が跨
がって形成された、前記一群毎に互いに独立した一対の
孔を有することを特徴とするものである。
【０００６】
【作用】本発明の配線シートに形成された一対の孔に
は、半導体チップの各辺に対応する一群の配線が跨がっ
て形成されている。このため、この一群の配線毎に絶縁
フィルムから切り出し、配線の一端を半導体チップの対
応する辺に接続し、他端をリードフレームに接続する。
これにより、デバイスホールを絶縁フィルムに形成する
ことなしに、半導体チップを結線することができるた
め、絶縁フィルムの使用効率を高めることができ、従来
に比べ低価格の配線シートを提供できる。また、１本の
配線が欠陥を有する場合、従来は１つの半導体チップに
対応する全ての配線が使用できなかったが、本発明の配
線シートでは半導体チップの一辺に対応する一群の配線
毎に配線シートから切り出して使用するため、欠陥を有
する一群の配線が使用できないだけであり、歩留りを向
上させることができる。
は、半導体チップの各辺に対応する一群の配線が跨がっ
て形成されている。このため、この一群の配線毎に絶縁
フィルムから切り出し、配線の一端を半導体チップの対
応する辺に接続し、他端をリードフレームに接続する。
これにより、デバイスホールを絶縁フィルムに形成する
ことなしに、半導体チップを結線することができるた
め、絶縁フィルムの使用効率を高めることができ、従来
に比べ低価格の配線シートを提供できる。また、１本の
配線が欠陥を有する場合、従来は１つの半導体チップに
対応する全ての配線が使用できなかったが、本発明の配
線シートでは半導体チップの一辺に対応する一群の配線
毎に配線シートから切り出して使用するため、欠陥を有
する一群の配線が使用できないだけであり、歩留りを向
上させることができる。
【０００７】
【実施例】以下、図面を参照して本発明の配線シートの
一実施例を説明する。図１は、本発明の配線シートを示
す平面図である。絶縁フィルム１２の長手方向の両端部
には多数のスプロケットホール１４が形成されており、
また、一対の孔１６ａ，１６ｂが長手方向に２列複数形
成されている。この一対の孔１６ａ，１６ｂには、半導
体チップ（図示せず）の各辺に対応するＣｕ製の５本の
配線１８が跨がって形成されている。一対の孔１６ａ，
１６ｂに跨がって形成された配線１８は、例えば切断線
２０に沿って絶縁フィルム１２が切断されることによ
り、半導体チップの各辺に対応する配線として使用され
る。
一実施例を説明する。図１は、本発明の配線シートを示
す平面図である。絶縁フィルム１２の長手方向の両端部
には多数のスプロケットホール１４が形成されており、
また、一対の孔１６ａ，１６ｂが長手方向に２列複数形
成されている。この一対の孔１６ａ，１６ｂには、半導
体チップ（図示せず）の各辺に対応するＣｕ製の５本の
配線１８が跨がって形成されている。一対の孔１６ａ，
１６ｂに跨がって形成された配線１８は、例えば切断線
２０に沿って絶縁フィルム１２が切断されることによ
り、半導体チップの各辺に対応する配線として使用され
る。
【０００８】図２を参照して、配線シート１０（図１参
照）を用いて半導体チップをリードフレームに接続する
工程について説明する。先ず、カットステージ２２で、
半導体チップ２６の各辺に対応する一群の配線１８毎に
絶縁フィルム１２を切断する。この切断は、切断線２０
（図１参照）に沿って行う。次に、搬送機（図示せず）
を用いて一群の配線１８を中間ステージ２４に搬送す
る。中間ステージ２４では、半導体チップ２６のバンプ
２８の位置に配線１８の位置を合わせる位置合わせが行
われる。次に、ボンディングステージ３０に搬送し、こ
のボンディングステージ３０では圧着機を用いて、配線
１８の一端及び他端をそれぞれ半導体チップ２６のバン
プ２８及びリードフレーム３２に加熱圧着する。これに
より半導体チップ２６とリードフレーム３２は配線１８
を介して接続される。尚、ボンディングステージ３０で
の作業中は、半導体チップ２６及び配線１８はそれぞれ
真空パイプ３４，３６を用いて固定されている。リード
フレーム３２に接続された半導体チップ２６は、通常の
プラスチック封止パッケージと同じ工程を経て半導体装
置として完成する。
照）を用いて半導体チップをリードフレームに接続する
工程について説明する。先ず、カットステージ２２で、
半導体チップ２６の各辺に対応する一群の配線１８毎に
絶縁フィルム１２を切断する。この切断は、切断線２０
（図１参照）に沿って行う。次に、搬送機（図示せず）
を用いて一群の配線１８を中間ステージ２４に搬送す
る。中間ステージ２４では、半導体チップ２６のバンプ
２８の位置に配線１８の位置を合わせる位置合わせが行
われる。次に、ボンディングステージ３０に搬送し、こ
のボンディングステージ３０では圧着機を用いて、配線
１８の一端及び他端をそれぞれ半導体チップ２６のバン
プ２８及びリードフレーム３２に加熱圧着する。これに
より半導体チップ２６とリードフレーム３２は配線１８
を介して接続される。尚、ボンディングステージ３０で
の作業中は、半導体チップ２６及び配線１８はそれぞれ
真空パイプ３４，３６を用いて固定されている。リード
フレーム３２に接続された半導体チップ２６は、通常の
プラスチック封止パッケージと同じ工程を経て半導体装
置として完成する。
【０００９】以上のように、配線シート１０では、半導
体チップ２６の各辺に対応する一群の配線１８が絶縁フ
ィルム１２を切断することにより切り出され、対応する
バンプ２８に加熱圧着される。この配線シート１０には
従来のようにデバイスホールが形成されておらず、絶縁
フィルム１２の使用効率を高めることができる。しか
も、配線１本が欠陥を有する場合は、欠陥を有する一群
の配線が使用できなくなるが、従来のように１つの半導
体チップに対応する全て配線が使用できなくなることは
なく、歩留りが向上する。
体チップ２６の各辺に対応する一群の配線１８が絶縁フ
ィルム１２を切断することにより切り出され、対応する
バンプ２８に加熱圧着される。この配線シート１０には
従来のようにデバイスホールが形成されておらず、絶縁
フィルム１２の使用効率を高めることができる。しか
も、配線１本が欠陥を有する場合は、欠陥を有する一群
の配線が使用できなくなるが、従来のように１つの半導
体チップに対応する全て配線が使用できなくなることは
なく、歩留りが向上する。
【００１０】ここで、上記実施例では、絶縁フィルム１
２の長手方向に一対の孔を２列形成したが、１列でも良
く、また３列以上でも良い。また、一対の孔には５本の
配線を形成したが、半導体チップのボンディングパッド
の数に従って増減させることができる。
２の長手方向に一対の孔を２列形成したが、１列でも良
く、また３列以上でも良い。また、一対の孔には５本の
配線を形成したが、半導体チップのボンディングパッド
の数に従って増減させることができる。
【００１１】
【発明の効果】以上説明したように本発明の配線シート
によれば、半導体チップの各辺に対応する一群の配線毎
に絶縁フィルムが切り出され、配線の一端が半導体チッ
プの対応する辺に接続され、他端がリードフレームに接
続される。これにより、デバイスホールを絶縁フィルム
に形成することなしに、半導体チップをリードフレーム
に接続することができるため、絶縁フィルムの使用効率
を高めることができ、従来に比べ低価格の配線シートを
提供できる。また、１本の配線が欠陥を有する場合、従
来は１つの半導体チップに対応する全て配線が使用でき
なかったが、本発明の配線シートでは半導体チップの一
辺に対応する一群の配線毎に配線シートから切り出して
使用するため、欠陥を有する一群の配線が使用できない
だけであり歩留りを向上させることができる。
によれば、半導体チップの各辺に対応する一群の配線毎
に絶縁フィルムが切り出され、配線の一端が半導体チッ
プの対応する辺に接続され、他端がリードフレームに接
続される。これにより、デバイスホールを絶縁フィルム
に形成することなしに、半導体チップをリードフレーム
に接続することができるため、絶縁フィルムの使用効率
を高めることができ、従来に比べ低価格の配線シートを
提供できる。また、１本の配線が欠陥を有する場合、従
来は１つの半導体チップに対応する全て配線が使用でき
なかったが、本発明の配線シートでは半導体チップの一
辺に対応する一群の配線毎に配線シートから切り出して
使用するため、欠陥を有する一群の配線が使用できない
だけであり歩留りを向上させることができる。
【図１】本発明の配線シートの一実施例を示す平面図で
ある。
ある。
【図２】図１に示す配線シートを用いて半導体チップを
リードフレームに接続する工程を示す断面図である。
リードフレームに接続する工程を示す断面図である。
１０ 配線シート １２ 絶縁フィルム １６ａ，１６ｂ 一対の孔 １８ 配線 ２０ 切断線 ２６ 半導体チップ ３２ リードフレーム
Claims (1)
- 【請求項１】 絶縁フィルムと、該絶縁フィルムに形成
された、一端及び他端がそれぞれ半導体チップ及びリー
ドフレームに接続される配線とを備えた配線シートにお
いて、 前記絶縁フィルムが、前記配線のうち、前記半導体チッ
プの各辺に対応する一群の配線が跨がって形成された、
前記一群毎に互いに独立した一対の孔を有することを特
徴とする配線シート。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5198381A JPH0758162A (ja) | 1993-08-10 | 1993-08-10 | 配線シート |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5198381A JPH0758162A (ja) | 1993-08-10 | 1993-08-10 | 配線シート |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758162A true JPH0758162A (ja) | 1995-03-03 |
Family
ID=16390181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5198381A Withdrawn JPH0758162A (ja) | 1993-08-10 | 1993-08-10 | 配線シート |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758162A (ja) |
-
1993
- 1993-08-10 JP JP5198381A patent/JPH0758162A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088193B2 (ja) | Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム | |
| US6288441B1 (en) | Die paddle clamping method for wire bond enhancement | |
| JPH10247656A (ja) | 不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法 | |
| JP4800524B2 (ja) | 半導体装置の製造方法、及び、製造装置 | |
| US6474532B2 (en) | Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JPH11102928A (ja) | Ｃｓｐ型半導体装置及びその製造方法 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| US7960213B2 (en) | Electronic package structure and method | |
| GB2261547A (en) | Semiconductor device with bonding pads at the edge | |
| US20080136027A1 (en) | Method of bonding wire of semiconductor package | |
| JPH0322544A (ja) | 半導体装置 | |
| JP2937132B2 (ja) | 半導体装置 | |
| JP2000164636A (ja) | 半導体発光素子の実装方法及びこれに用いるボンディングツール | |
| JPH11251510A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2002076068A (ja) | 半導体装置の製造方法 | |
| KR100721274B1 (ko) | 반도체 칩 조립체의 형성 방법 | |
| JP3619752B2 (ja) | 半導体装置の製造方法 | |
| JPH0330345A (ja) | 半導体装置の製造方法 | |
| JP3293757B2 (ja) | 半導体装置製造用リードフレーム組立体の製造方法 | |
| JPH07169767A (ja) | バンプ転写体およびその製造方法ならびにそのバンプ転写体を用いた半導体集積回路装置の製造方法 | |
| JPH01231333A (ja) | 半導体装置の製造方法 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JP2001156111A (ja) | 半導体装置の組立方法 | |
| JPH11204582A (ja) | バンプ付きテープの製造方法及び半導体チップの製造方法並びにバンプ形成装置 | |
| JP2000183096A (ja) | 半導体装置、その半導体装置のワイヤボンディング方法及びワイヤボンダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |