JPH0758171A - 素子特性パラメータ抽出用トランジスタ - Google Patents
素子特性パラメータ抽出用トランジスタInfo
- Publication number
- JPH0758171A JPH0758171A JP21483593A JP21483593A JPH0758171A JP H0758171 A JPH0758171 A JP H0758171A JP 21483593 A JP21483593 A JP 21483593A JP 21483593 A JP21483593 A JP 21483593A JP H0758171 A JPH0758171 A JP H0758171A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- terminals
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 トランジスタの特性パラメータを精度良く抽
出する。 【構成】 パラメータ抽出用ＴＥＧのトランジスタの外
部結線用ドレイン端子Ｄ１の基部から分岐した一対のド
レイン側測定端子Ｄ２と、その外部結線用ソース端子Ｓ
１の基部から分岐した一対のソース側測定端子Ｓ２とを
形成する。端子Ｄ１と端子Ｓ１との間に電流計１を接続
し、端子Ｄ２と端子Ｓ２との間に電圧計２を接続し、端
子Ｇ１と端子Ｓ２との間に電圧計を接続して、端子Ｄ１
−Ｓ１及び端子Ｇ１−Ｓ１に電圧を印加して、電圧Ｖd1
s1による電流Ｉds、電圧Ｖd2s2に対する電流Ｉds、電圧
Ｖg1s1に対する電流Ｉdsを測定し、端子Ｄ１−Ｓ１及び
端子Ｇ１−Ｓ２に電圧を印加して、電圧Ｖg1s2と電流Ｉ
dsとを測定する。 【効果】 ドレイン・ソースの直列抵抗分を排除して電
圧測定でき、より高精度なパラメータ抽出を行い得る。
出する。 【構成】 パラメータ抽出用ＴＥＧのトランジスタの外
部結線用ドレイン端子Ｄ１の基部から分岐した一対のド
レイン側測定端子Ｄ２と、その外部結線用ソース端子Ｓ
１の基部から分岐した一対のソース側測定端子Ｓ２とを
形成する。端子Ｄ１と端子Ｓ１との間に電流計１を接続
し、端子Ｄ２と端子Ｓ２との間に電圧計２を接続し、端
子Ｇ１と端子Ｓ２との間に電圧計を接続して、端子Ｄ１
−Ｓ１及び端子Ｇ１−Ｓ１に電圧を印加して、電圧Ｖd1
s1による電流Ｉds、電圧Ｖd2s2に対する電流Ｉds、電圧
Ｖg1s1に対する電流Ｉdsを測定し、端子Ｄ１−Ｓ１及び
端子Ｇ１−Ｓ２に電圧を印加して、電圧Ｖg1s2と電流Ｉ
dsとを測定する。 【効果】 ドレイン・ソースの直列抵抗分を排除して電
圧測定でき、より高精度なパラメータ抽出を行い得る。
Description
【０００１】
【産業上の利用分野】本発明は、単体で製造されるパラ
メータ素子、特に、集積回路を構成する電界効果トラン
ジスタの電気的特性を定量的に評価するための素子特性
パラメータ抽出用トランジスタに関する。
メータ素子、特に、集積回路を構成する電界効果トラン
ジスタの電気的特性を定量的に評価するための素子特性
パラメータ抽出用トランジスタに関する。
【０００２】
【従来の技術】例えば電界効果トランジスタの基本的な
電気特性は、一般に数種類のトランジスタを測定し、そ
の測定結果を用いてパラメータの抽出を行っている。閾
値電圧、コンダクタンス等の素子特性パラメータにあっ
ては、お互いのパラメータが、モデル化されている式の
中で複雑に絡み合い、影響を及ぼし合っている。これら
のパラメータが数式の中に未定定数として存在している
ため、電界効果トランジスタのパラメータを定量的に同
定するためには、その時点で同定しないパラメータの影
響をできる限り抑え、同定するパラメータの影響が大き
いと考えられる領域での電流電圧等の実測値にモデル式
を当てはめることにより、未定定数を決定する操作が必
要である。従来のトランジスタパラメータの抽出に用い
るトランジスタＴＥＧでは、ドレイン・ソースにそれぞ
れ端子が１個ずつ存在し、それらの端子に電圧を印加し
て電流を流す構造とし、トランジスタの特性を測定して
いた。
電気特性は、一般に数種類のトランジスタを測定し、そ
の測定結果を用いてパラメータの抽出を行っている。閾
値電圧、コンダクタンス等の素子特性パラメータにあっ
ては、お互いのパラメータが、モデル化されている式の
中で複雑に絡み合い、影響を及ぼし合っている。これら
のパラメータが数式の中に未定定数として存在している
ため、電界効果トランジスタのパラメータを定量的に同
定するためには、その時点で同定しないパラメータの影
響をできる限り抑え、同定するパラメータの影響が大き
いと考えられる領域での電流電圧等の実測値にモデル式
を当てはめることにより、未定定数を決定する操作が必
要である。従来のトランジスタパラメータの抽出に用い
るトランジスタＴＥＧでは、ドレイン・ソースにそれぞ
れ端子が１個ずつ存在し、それらの端子に電圧を印加し
て電流を流す構造とし、トランジスタの特性を測定して
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、年々デ
バイスのチャネル長が短くなることにより、単位幅当た
りに流れる電流量がチャネル長にほぼ反比例して増加す
ると共に、測定端子のコンタクト抵抗と、コンパクトパ
ッドから実際のデバイスまでの間に寄生している直列抵
抗との影響により、電圧の降下が大きくなっている。上
記した電流増加の他にも、電流を流すためのメタルから
実際のアクティブ層にコンタクトを落とす際、微細化に
よるコンタクト径の減少により、直列抵抗の値そのもの
も大きくなってきている。
バイスのチャネル長が短くなることにより、単位幅当た
りに流れる電流量がチャネル長にほぼ反比例して増加す
ると共に、測定端子のコンタクト抵抗と、コンパクトパ
ッドから実際のデバイスまでの間に寄生している直列抵
抗との影響により、電圧の降下が大きくなっている。上
記した電流増加の他にも、電流を流すためのメタルから
実際のアクティブ層にコンタクトを落とす際、微細化に
よるコンタクト径の減少により、直列抵抗の値そのもの
も大きくなってきている。
【０００４】また、電流値を減少させるためには、トラ
ンジスタの幅を減らす方法が考えられるが、設計上のト
ランジスタの幅と実際の作成されたトランジスタ幅の差
を表すパラメータよりも十分大きい幅を維持しないと、
基本となるトランジスタのパラメータを同定するために
は非常な困難を伴うので、幅を狭くするにも限界にきて
いると考えられる。このように、従来の端子の配置のま
までトランジスタのパラメータを抽出すると、寄生抵抗
による電圧の降下が大きく、他のパラメータの抽出の際
にも影響がでるという問題があった。
ンジスタの幅を減らす方法が考えられるが、設計上のト
ランジスタの幅と実際の作成されたトランジスタ幅の差
を表すパラメータよりも十分大きい幅を維持しないと、
基本となるトランジスタのパラメータを同定するために
は非常な困難を伴うので、幅を狭くするにも限界にきて
いると考えられる。このように、従来の端子の配置のま
までトランジスタのパラメータを抽出すると、寄生抵抗
による電圧の降下が大きく、他のパラメータの抽出の際
にも影響がでるという問題があった。
【０００５】図４の模式図を参照して、以下に簡単に見
積もりを行う。トランジスタのソース・ドレイン端の各
寄生抵抗Ｒｄ・Ｒｓが約４０Ωずつそれぞれ存在すると
し、またソース・ドレイン端から各コンタクト用のパッ
ドに至る間の各抵抗及び測定端子の各パッドとの接触抵
抗からなる各コンタクト抵抗Ｒｃ１・Ｒｃ２をそれぞれ
１０Ωとする。トランジスタの電流はゲート長に反比例
するため、通常の測定値は約１０ｍＡ以上になる。この
ため、トランジスタ両端の電圧効果がそれぞれ（４０＋
１０）×１０-2＝０．５Ｖとなり、これは、通常使用す
る印加電圧の約１０％にも相当する。しかも、トランジ
スタの両端に存在するために、両端で合計約２０％の電
圧降下が生じるため、閾値電圧を制御するパラメータ
や、電流が多く流れる飽和領域で影響が大きいパラメー
タの抽出に対しても、パラメータを確定しづらくさせ
る。
積もりを行う。トランジスタのソース・ドレイン端の各
寄生抵抗Ｒｄ・Ｒｓが約４０Ωずつそれぞれ存在すると
し、またソース・ドレイン端から各コンタクト用のパッ
ドに至る間の各抵抗及び測定端子の各パッドとの接触抵
抗からなる各コンタクト抵抗Ｒｃ１・Ｒｃ２をそれぞれ
１０Ωとする。トランジスタの電流はゲート長に反比例
するため、通常の測定値は約１０ｍＡ以上になる。この
ため、トランジスタ両端の電圧効果がそれぞれ（４０＋
１０）×１０-2＝０．５Ｖとなり、これは、通常使用す
る印加電圧の約１０％にも相当する。しかも、トランジ
スタの両端に存在するために、両端で合計約２０％の電
圧降下が生じるため、閾値電圧を制御するパラメータ
や、電流が多く流れる飽和領域で影響が大きいパラメー
タの抽出に対しても、パラメータを確定しづらくさせ
る。
【０００６】例えば、レベル３のトランジスタパラメー
タ抽出方法の従来例をあげると、各々の測定端子が１つ
のトランジスタを、トランジスタの幅（以下Ｗと記述）
とトランジスタの長さ（以下Ｌと記述）とが、Ｗ／Ｌ＝
広／長、広／短、狭／長のものを測定し、順序及び使用
データを示す表１にあるような順序で同定している。
タ抽出方法の従来例をあげると、各々の測定端子が１つ
のトランジスタを、トランジスタの幅（以下Ｗと記述）
とトランジスタの長さ（以下Ｌと記述）とが、Ｗ／Ｌ＝
広／長、広／短、狭／長のものを測定し、順序及び使用
データを示す表１にあるような順序で同定している。
【０００７】
【表１】
【０００８】しかしながら、この方法に於いては最初の
段階で抽出しているＵＯ・ＴＨＥＴＡは直列抵抗の値に
より大きく影響を受けるパラメータであり、第２段階で
抽出しているＬＤ、第５段階でのＤＥＬＴＡ、第７段階
でのＸＪ、第８段階でのＶＭＡＸ・ＫＡＰＰＡ・ＥＴＡ
も、それぞれ大きく影響を受けるものである。
段階で抽出しているＵＯ・ＴＨＥＴＡは直列抵抗の値に
より大きく影響を受けるパラメータであり、第２段階で
抽出しているＬＤ、第５段階でのＤＥＬＴＡ、第７段階
でのＸＪ、第８段階でのＶＭＡＸ・ＫＡＰＰＡ・ＥＴＡ
も、それぞれ大きく影響を受けるものである。
【０００９】このような従来技術の問題点に鑑み、本発
明の主な目的は、前記したような従来のトランジスタ素
子特性パラメータの抽出に関わる問題を解決するもので
あり、特に電界効果トランジスタの特性パラメータを精
度良く抽出し得る素子特性パラメータ抽出用トランジス
タを提供することにある。
明の主な目的は、前記したような従来のトランジスタ素
子特性パラメータの抽出に関わる問題を解決するもので
あり、特に電界効果トランジスタの特性パラメータを精
度良く抽出し得る素子特性パラメータ抽出用トランジス
タを提供することにある。
【００１０】
【課題を解決するための手段】このような目的は、本発
明によれば、素子特性パラメータを抽出するための素子
特性パラメータ抽出用トランジスタに於いて、ドレイン
の基部から分岐して設けられたドレイン側測定端子と、
ソースの基部から分岐して設けられたソース側測定端子
とを有し、前記素子特性パラメータ抽出の際の電圧測定
を前記各測定端子を用いて行うようにしたことを特徴と
する素子特性パラメータ抽出用トランジスタを提供する
ことにより達成される。
明によれば、素子特性パラメータを抽出するための素子
特性パラメータ抽出用トランジスタに於いて、ドレイン
の基部から分岐して設けられたドレイン側測定端子と、
ソースの基部から分岐して設けられたソース側測定端子
とを有し、前記素子特性パラメータ抽出の際の電圧測定
を前記各測定端子を用いて行うようにしたことを特徴と
する素子特性パラメータ抽出用トランジスタを提供する
ことにより達成される。
【００１１】
【作用】このようにすれば、トランジスタモデルのうち
の未定定数から直列抵抗の影響を受け易いパラメータを
選びこれを先ず抽出し、残りの直列抵抗を含めた未定定
数の値を従来から用いられているパラメータフィッティ
ングの方法で未定定数の同定を行うことができること
で、従来直列抵抗の影響と分離し難く、パラメータを変
化させると同じような電圧−電流特性の変化を引き起こ
していたパラメータの分離、抽出が容易になる。
の未定定数から直列抵抗の影響を受け易いパラメータを
選びこれを先ず抽出し、残りの直列抵抗を含めた未定定
数の値を従来から用いられているパラメータフィッティ
ングの方法で未定定数の同定を行うことができること
で、従来直列抵抗の影響と分離し難く、パラメータを変
化させると同じような電圧−電流特性の変化を引き起こ
していたパラメータの分離、抽出が容易になる。
【００１２】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【００１３】図１は、本発明が適用されたパラメータ抽
出用ＴＥＧのトランジスタ構成図である。図１に於い
て、トランジスタのドレインには、その外部結線用ドレ
イン端子Ｄ１の基部から分岐した一対のドレイン側測定
端子Ｄ２が形成されており、同様にソースにも、その外
部結線用ソース端子Ｓ１の基部から分岐した一対のソー
ス側測定端子Ｓ２が形成されている。なお、ゲート用の
ゲート端子Ｇ１が左右一対のパッドにより設けられてい
る。
出用ＴＥＧのトランジスタ構成図である。図１に於い
て、トランジスタのドレインには、その外部結線用ドレ
イン端子Ｄ１の基部から分岐した一対のドレイン側測定
端子Ｄ２が形成されており、同様にソースにも、その外
部結線用ソース端子Ｓ１の基部から分岐した一対のソー
ス側測定端子Ｓ２が形成されている。なお、ゲート用の
ゲート端子Ｇ１が左右一対のパッドにより設けられてい
る。
【００１４】従来のトランジスタ測定では、従来例の図
４に示したように直列抵抗を含んで電圧−電流特性が測
定されていたため、前記したような電圧効果が生じ、パ
ラメータの抽出が困難になっていた。そこで、本発明で
は、図１に示すように、端子Ｄ１と端子Ｓ１との間に電
流計１を接続し、端子Ｄ２と端子Ｓ２との間に電圧計２
を接続し、端子Ｇ１と端子Ｓ２との間に電圧計を接続し
て、図２のパラメータ抽出法の一例を示すフローチャー
ト図に示すように、端子Ｄ１−Ｓ１及び端子Ｇ１−Ｓ１
に電圧を印加（Ｖd1s1・Ｖg1s1）して、電圧Ｖd1s1と電
流Ｉds、電圧Ｖd2s2に対する電流Ｉds、電圧Ｖg1s1に対
する電流Ｉdsを測定し、端子Ｄ１−Ｓ１及び端子Ｇ１−
Ｓ２に電圧を印加して、電圧Ｖg1s2と電流Ｉdsとを測定
する。
４に示したように直列抵抗を含んで電圧−電流特性が測
定されていたため、前記したような電圧効果が生じ、パ
ラメータの抽出が困難になっていた。そこで、本発明で
は、図１に示すように、端子Ｄ１と端子Ｓ１との間に電
流計１を接続し、端子Ｄ２と端子Ｓ２との間に電圧計２
を接続し、端子Ｇ１と端子Ｓ２との間に電圧計を接続し
て、図２のパラメータ抽出法の一例を示すフローチャー
ト図に示すように、端子Ｄ１−Ｓ１及び端子Ｇ１−Ｓ１
に電圧を印加（Ｖd1s1・Ｖg1s1）して、電圧Ｖd1s1と電
流Ｉds、電圧Ｖd2s2に対する電流Ｉds、電圧Ｖg1s1に対
する電流Ｉdsを測定し、端子Ｄ１−Ｓ１及び端子Ｇ１−
Ｓ２に電圧を印加して、電圧Ｖg1s2と電流Ｉdsとを測定
する。
【００１５】上記方法で測定した場合のトランジスタＴ
ＥＧの等価回路、及びどの端子が対応しているかを表す
ものを図３に示す。本発明によれば、電流端子と電圧端
子とを分離するべく、前記したように各端子Ｄ２・Ｓ２
をそれぞれドレイン・ソースの各基部から延出して設け
たことから、ドレイン・ソース間の測定回路中に内在す
る直列抵抗による電圧の変化分が極力抑えられた測定が
可能になる。すなわち、各端子Ｄ２・Ｓ２を、ドレイン
・ソースの基部から取出してなるパッドにより形成して
おり、それら各端子Ｄ２・Ｓ２を用いて測定したもの
は、ドレイン・ソースの各端子Ｄ１・Ｓ１を用いて測定
した際の各寄生抵抗Ｒk1・Ｒk2による影響を排除するこ
とができる。
ＥＧの等価回路、及びどの端子が対応しているかを表す
ものを図３に示す。本発明によれば、電流端子と電圧端
子とを分離するべく、前記したように各端子Ｄ２・Ｓ２
をそれぞれドレイン・ソースの各基部から延出して設け
たことから、ドレイン・ソース間の測定回路中に内在す
る直列抵抗による電圧の変化分が極力抑えられた測定が
可能になる。すなわち、各端子Ｄ２・Ｓ２を、ドレイン
・ソースの基部から取出してなるパッドにより形成して
おり、それら各端子Ｄ２・Ｓ２を用いて測定したもの
は、ドレイン・ソースの各端子Ｄ１・Ｓ１を用いて測定
した際の各寄生抵抗Ｒk1・Ｒk2による影響を排除するこ
とができる。
【００１６】直列抵抗により電圧−電流特性に影響が与
えられ、直列抵抗の影響によるもの効果か、抽出を行お
うとしているパラメータの影響によるものかが分離し難
いパラメータの抽出を、上記各電圧・電流の測定による
Ｖd2s2−Ｉds及びＶg1s1−Ｉdsの各測定値を用いて行う
ことができる。本実施例では、ＶＴＯ、ＵＯ、ＴＨＥＴ
Ａ、ＤＥＬＴＡ、ＸＪが特に影響を受けるので、本測定
に於いてそれらの抽出を行っている。抽出方法に関して
は、最急降下法やガウス・ニュートン法等があるが、こ
こでは特に指定は不要であり、抽出順序に関して図３に
示した方法の内のＲＳを抜いた順序、すなわち、トラン
ジスタのチャネル幅Ｗとチャネル長Ｌとを記述すると、
Ｖd1s1、Ｖg1s1を変化させ、第１にＷ／Ｌ＝広／長のＶ
g1s2−Ｉds測定を用いて、ＶＴＯ・ＵＯ・ＴＨＥＴＡを
抽出する。第２に、Ｗ／Ｌ＝広／短のＶg1s2−Ｉds測定
を用いて、ＬＤを抽出する。第３に、Ｗ／Ｌ＝狭／長の
Ｖg1s2−Ｉds測定を用いて、ＤＷを抽出する。第４に、
Ｗ／Ｌ＝狭／長のＶg1s2−Ｉds測定を用いて、ＤＥＬＴ
Ａを抽出する。第５に、Ｗ／Ｌ＝広／長のＶg1s2−Ｉds
測定を用いて、ＮＳＵＢ・ＧＡＭＭＡを抽出する。第６
に、Ｗ／Ｌ＝広／短のＶg1s2−Ｉds測定を用いて、ＸＪ
を抽出する。その際のドレインソース間電圧はＶd2s2電
圧を採用している。
えられ、直列抵抗の影響によるもの効果か、抽出を行お
うとしているパラメータの影響によるものかが分離し難
いパラメータの抽出を、上記各電圧・電流の測定による
Ｖd2s2−Ｉds及びＶg1s1−Ｉdsの各測定値を用いて行う
ことができる。本実施例では、ＶＴＯ、ＵＯ、ＴＨＥＴ
Ａ、ＤＥＬＴＡ、ＸＪが特に影響を受けるので、本測定
に於いてそれらの抽出を行っている。抽出方法に関して
は、最急降下法やガウス・ニュートン法等があるが、こ
こでは特に指定は不要であり、抽出順序に関して図３に
示した方法の内のＲＳを抜いた順序、すなわち、トラン
ジスタのチャネル幅Ｗとチャネル長Ｌとを記述すると、
Ｖd1s1、Ｖg1s1を変化させ、第１にＷ／Ｌ＝広／長のＶ
g1s2−Ｉds測定を用いて、ＶＴＯ・ＵＯ・ＴＨＥＴＡを
抽出する。第２に、Ｗ／Ｌ＝広／短のＶg1s2−Ｉds測定
を用いて、ＬＤを抽出する。第３に、Ｗ／Ｌ＝狭／長の
Ｖg1s2−Ｉds測定を用いて、ＤＷを抽出する。第４に、
Ｗ／Ｌ＝狭／長のＶg1s2−Ｉds測定を用いて、ＤＥＬＴ
Ａを抽出する。第５に、Ｗ／Ｌ＝広／長のＶg1s2−Ｉds
測定を用いて、ＮＳＵＢ・ＧＡＭＭＡを抽出する。第６
に、Ｗ／Ｌ＝広／短のＶg1s2−Ｉds測定を用いて、ＸＪ
を抽出する。その際のドレインソース間電圧はＶd2s2電
圧を採用している。
【００１７】以上は、Ｖg1s2−Ｉds測定を用いたが、次
にＶd2s2−Ｉds測定を用いて、ＶＭＡＸ・ＫＡＰＰＡ・
ＥＴＡの抽出を行う。以上の方法を用いることで、直列
抵抗の影響を極力抑えたパラメータ未定定数の同定が可
能になる。
にＶd2s2−Ｉds測定を用いて、ＶＭＡＸ・ＫＡＰＰＡ・
ＥＴＡの抽出を行う。以上の方法を用いることで、直列
抵抗の影響を極力抑えたパラメータ未定定数の同定が可
能になる。
【００１８】最後に、Ｖg1s2−Ｉds測定及びＶd1s1−Ｉ
ds測定を用いて、直列抵抗のＲＳの同定、及びＲＳによ
る影響を大きく受け易いＴＨＥＴＡ、ＫＡＰＰＡ、ＥＴ
Ａの補正を行う。この抽出順序は１例であって抽出順序
は、最後に直列抵抗及びその影響を大きく受けるパラメ
ータの再調整を最後にする以外、この発明を限定するも
のではない。
ds測定を用いて、直列抵抗のＲＳの同定、及びＲＳによ
る影響を大きく受け易いＴＨＥＴＡ、ＫＡＰＰＡ、ＥＴ
Ａの補正を行う。この抽出順序は１例であって抽出順序
は、最後に直列抵抗及びその影響を大きく受けるパラメ
ータの再調整を最後にする以外、この発明を限定するも
のではない。
【００１９】
【発明の効果】以上の説明により明らかなように、本発
明によれば、従来の測定端子がソース、ドレインに各１
ずつの場合の測定に比べ、ソース抵抗・ドレイン抵抗の
影響の小さな測定が可能となり、その測定結果を利用し
たパラメータ抽出では、ソース抵抗・ドレイン抵抗の影
響を受け易いトランジスタパラメータの抽出が可能とな
る。
明によれば、従来の測定端子がソース、ドレインに各１
ずつの場合の測定に比べ、ソース抵抗・ドレイン抵抗の
影響の小さな測定が可能となり、その測定結果を利用し
たパラメータ抽出では、ソース抵抗・ドレイン抵抗の影
響を受け易いトランジスタパラメータの抽出が可能とな
る。
【図１】本発明に基づく電界効果トランジスタのＴＥＧ
形状を示す模式図。
形状を示す模式図。
【図２】本発明に基づくトランジスタのレベル３の場合
のパラメータ抽出順序を示すフローチャート。
のパラメータ抽出順序を示すフローチャート。
【図３】図１のトランジスタの等価回路を示す図。
【図４】従来のトランジスタのパラメータ抽出法を説明
するための等価回路図。
するための等価回路図。
１ 電流計 ２ 電圧計 ３ 電圧 Ｄ１ 外部結線用ドレイン端子 Ｄ２ ドレイン側測定端子 Ｇ１ ゲート端子 Ｓ１ 外部結線用ソース端子 Ｓ２ ソース側測定端子
Claims (1)
- 【請求項１】 素子特性パラメータを抽出するための
素子特性パラメータ抽出用トランジスタに於いて、 ドレインの基部から分岐して設けられたドレイン側測定
端子と、ソースの基部から分岐して設けられたソース側
測定端子とを有し、前記素子特性パラメータ抽出の際の
電圧測定を前記各測定端子を用いて行うようにしたこと
を特徴とする素子特性パラメータ抽出用トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21483593A JPH0758171A (ja) | 1993-08-09 | 1993-08-09 | 素子特性パラメータ抽出用トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21483593A JPH0758171A (ja) | 1993-08-09 | 1993-08-09 | 素子特性パラメータ抽出用トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758171A true JPH0758171A (ja) | 1995-03-03 |
Family
ID=16662330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21483593A Pending JPH0758171A (ja) | 1993-08-09 | 1993-08-09 | 素子特性パラメータ抽出用トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758171A (ja) |
-
1993
- 1993-08-09 JP JP21483593A patent/JPH0758171A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103675459A (zh) | 一种在集成电路中测量导线电阻的方法 | |
| MY105336A (en) | Method and system for concurrent electronic component testing and lead verification | |
| DE102019133937A1 (de) | Stromsensor mit integriertem stromleiter | |
| CN114384322A (zh) | 晶体管测试器件的接触电阻的测量方法与计算机可读介质 | |
| US5773317A (en) | Test structure and method for determining metal-oxide-silicon field effect transistor fringing capacitance | |
| Kortekaas | On-chip quasi-static floating-gate capacitance measurement method | |
| US6779160B2 (en) | Apparatus, method and pattern for evaluating semiconductor device characteristics | |
| EP0590221B1 (en) | Current measuring structure for testing integrated circuits | |
| US5304925A (en) | Semiconductor device | |
| JPH0758171A (ja) | 素子特性パラメータ抽出用トランジスタ | |
| JP2002334912A (ja) | 半導体装置評価方法、半導体装置評価装置、半導体装置製造管理方法、半導体装置製造方法および記録媒体 | |
| US7615991B2 (en) | Method for measuring analog channel resistance of a semiconductor device having a gate, a source, a drain, a drain sense and a source sense | |
| CN111859844A (zh) | 建模过程中的特征芯片选择方法以及器件模型建立方法 | |
| KR100591153B1 (ko) | 2단자 켈빈 패턴 및 그 측정 방법 | |
| US20090210176A1 (en) | Methods to select golden devices for device model extractions | |
| McAndrew et al. | Robust parameter extraction for the R3 nonlinear resistor model for diffused and poly resistors | |
| JPH0836020A (ja) | Ｍｏｓｆｅｔの特性評価方法及び特性評価装置 | |
| Boella et al. | Analysis of the voltage coefficient of high value standard resistors | |
| JP2009010135A (ja) | 半導体評価素子、半導体集積回路装置および評価方法 | |
| KR100707586B1 (ko) | Ｍｏｓ 트랜지스터 소자의 게이트 산화막 정전용량 특성측정 방법 | |
| JP3204298B2 (ja) | Ｍｏｓｆｅｔデバイスのゲート長測定方法および測定装置 | |
| US20080100283A1 (en) | Methods for Measuring Capacitance | |
| KR101188161B1 (ko) | 전자 장치의 측정 방법 및 측정 장치 | |
| TWI567844B (zh) | 電子元件的佈局結構及其測試方法 | |
| JPH08271577A (ja) | 電気的測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040302 Free format text: JAPANESE INTERMEDIATE CODE: A02 |