JPH075959A - 周辺装置をパワーアップまたはパワーダウンする方法及び装置 - Google Patents
周辺装置をパワーアップまたはパワーダウンする方法及び装置Info
- Publication number
- JPH075959A JPH075959A JP6103340A JP10334094A JPH075959A JP H075959 A JPH075959 A JP H075959A JP 6103340 A JP6103340 A JP 6103340A JP 10334094 A JP10334094 A JP 10334094A JP H075959 A JPH075959 A JP H075959A
- Authority
- JP
- Japan
- Prior art keywords
- power
- signal
- control signal
- peripheral device
- mcu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 パワーアップのためのリセット動作を必要と
しない、より自動化されたパワーダウン・パワーアップ
システムを提供することを目的とする。 【構成】 １つのアクティブな制御信号を、少なくとも
１つの周辺装置のパワーアップ信号またはパワーダウン
信号に変換するパワーアップ・パワーダウン装置からな
る。
しない、より自動化されたパワーダウン・パワーアップ
システムを提供することを目的とする。 【構成】 １つのアクティブな制御信号を、少なくとも
１つの周辺装置のパワーアップ信号またはパワーダウン
信号に変換するパワーアップ・パワーダウン装置からな
る。
Description
【０００１】
【産業上の利用分野】本発明は、概ね自動パワーダウン
装置に関し、かつパワーダウン可能なマイクロコントロ
ーラまたはマイクロプロセッサの周辺装置の自動パワー
ダウン装置に関する。
装置に関し、かつパワーダウン可能なマイクロコントロ
ーラまたはマイクロプロセッサの周辺装置の自動パワー
ダウン装置に関する。
【０００２】
【従来の技術】携帯可能なコンピュータ、携帯電話、ポ
ケットベル、補聴器などの携帯可能なバッテリーによっ
て動作するシステムの利用が拡大するに伴い、そのシス
テムに電力を供給するバッテリーの寿命を延長させるべ
く、できるだけ少ない電力を消費することが重要となり
つつある。
ケットベル、補聴器などの携帯可能なバッテリーによっ
て動作するシステムの利用が拡大するに伴い、そのシス
テムに電力を供給するバッテリーの寿命を延長させるべ
く、できるだけ少ない電力を消費することが重要となり
つつある。
【０００３】従来の携帯可能なシステムの多くは、少な
くとも複数の周辺装置と共に動作するホストプロセッサ
を備えている。従来の携帯可能なコンピュータの例が図
１に示されている。図２には、従来のローカルコントロ
ールシステムが示されている。
くとも複数の周辺装置と共に動作するホストプロセッサ
を備えている。従来の携帯可能なコンピュータの例が図
１に示されている。図２には、従来のローカルコントロ
ールシステムが示されている。
【０００４】従来の携帯可能なコンピュータは、ホスト
プロセッサのような複数のシステム要素と、キーボード
４、モニタ６及びディスクドライブ８のような複数の周
辺装置とを有する。周辺装置は、ＡＴバスのようなシス
テムバス９によってホストプロセッサ２に接続されてい
る。
プロセッサのような複数のシステム要素と、キーボード
４、モニタ６及びディスクドライブ８のような複数の周
辺装置とを有する。周辺装置は、ＡＴバスのようなシス
テムバス９によってホストプロセッサ２に接続されてい
る。
【０００５】各システム要素は、概ねマイクロコントロ
ーラユニット（ＭＣＵ１０）と、またはホストプロセッ
サ２ではマイクロプロセッサ１１と、ローカルバス１３
によって互いに接続された複数の周辺装置１２とを有す
る。周辺装置１２は概ねメモリ、入出力ポート、タイマ
などの単一の要素からなる。
ーラユニット（ＭＣＵ１０）と、またはホストプロセッ
サ２ではマイクロプロセッサ１１と、ローカルバス１３
によって互いに接続された複数の周辺装置１２とを有す
る。周辺装置１２は概ねメモリ、入出力ポート、タイマ
などの単一の要素からなる。
【０００６】例示的なシステム要素が、図２に詳しく示
されている。そのシステムは、ＭＣＵ１０と、アドレス
バス１４及びデータバス１６として示されたローカルバ
ス１３と、複数の周辺装置１２と、アドレスデコーダ１
８と、アドレスラッチ２０とを有する。
されている。そのシステムは、ＭＣＵ１０と、アドレス
バス１４及びデータバス１６として示されたローカルバ
ス１３と、複数の周辺装置１２と、アドレスデコーダ１
８と、アドレスラッチ２０とを有する。
【０００７】全ての各ＭＣＵ１０が、特定の周辺装置の
動作を制御するとき、ホストプロッサ２はシステムの動
作を制御する。即ち、もしホストプロセッサ２が“ｒｅ
ａｄｒｅｇｉｓｔｅｒ ３２４５”のような命令をディ
スクドライブ８に送るとき、ディスクドライブ８のＭＣ
Ｕ１０がリクエスト動作を発生させる。
動作を制御するとき、ホストプロッサ２はシステムの動
作を制御する。即ち、もしホストプロセッサ２が“ｒｅ
ａｄｒｅｇｉｓｔｅｒ ３２４５”のような命令をディ
スクドライブ８に送るとき、ディスクドライブ８のＭＣ
Ｕ１０がリクエスト動作を発生させる。
【０００８】当業者にはよく知られているように、各シ
ステムの要素の数が増加するほど、システムの消費電力
も増加する。消費電力を最小にするために、マイクロプ
ロセッサ１１、ＭＣＵ１０及び周辺装置１２には、その
間にシステム要素が機能する動作モードと、その間にシ
ステム要素がいかなる機能も実施しない“スタンバイ”
モードという２つのモードが提供されている。更に、第
３の“スリープ”モードが提供され、そのモードの間で
はレファレンス信号がスイッチオフされ、更に消費電力
を減少させる。
ステムの要素の数が増加するほど、システムの消費電力
も増加する。消費電力を最小にするために、マイクロプ
ロセッサ１１、ＭＣＵ１０及び周辺装置１２には、その
間にシステム要素が機能する動作モードと、その間にシ
ステム要素がいかなる機能も実施しない“スタンバイ”
モードという２つのモードが提供されている。更に、第
３の“スリープ”モードが提供され、そのモードの間で
はレファレンス信号がスイッチオフされ、更に消費電力
を減少させる。
【０００９】アメリカ合衆国のインテル社によって製造
された８７Ｃ５１ＧＢマイクロプロセッサの電力節約モ
ードは、１９９２年にインテル社によって発行された
“Ｅｍｂｅｄｄｅｄ Ｍｉｃｒｏｃｏｎｔｏｒｏｌｌｅ
ｒｓ ａｎｄ Ｐｒｏｃｅｓｓｏｒｓ”の第１巻のペー
ジ９−４９〜９−５１に説明されている。
された８７Ｃ５１ＧＢマイクロプロセッサの電力節約モ
ードは、１９９２年にインテル社によって発行された
“Ｅｍｂｅｄｄｅｄ Ｍｉｃｒｏｃｏｎｔｏｒｏｌｌｅ
ｒｓ ａｎｄ Ｐｒｏｃｅｓｓｏｒｓ”の第１巻のペー
ジ９−４９〜９−５１に説明されている。
【００１０】動作モードでは、現在動作しているシステ
ム要素は、（ｍＡ程度の）電力を消費し、スタンバイモ
ードでは、システム要素はごく僅かの（μＡ程度の）電
力を消費する。スリープモードでは、システム要素は更
に少ない（１μＡ以下の）電力を消費する。
ム要素は、（ｍＡ程度の）電力を消費し、スタンバイモ
ードでは、システム要素はごく僅かの（μＡ程度の）電
力を消費する。スリープモードでは、システム要素は更
に少ない（１μＡ以下の）電力を消費する。
【００１１】システムは、周辺機器の１つを通して利用
者からの動作リクエストを受け取ったとき、スタンバイ
モードから動作モードに遷移する。例えば、キーボード
によってまたは電話の呼出音によって、動作リクエスト
が行われる。
者からの動作リクエストを受け取ったとき、スタンバイ
モードから動作モードに遷移する。例えば、キーボード
によってまたは電話の呼出音によって、動作リクエスト
が行われる。
【００１２】動作モードの間、ホストプロセッサ２は様
々な周辺装置へ命令を提供する。アドレス指定された周
辺装置のＭＣＵ１０は、その周辺装置１２に情報を提供
させる命令またはある機能を実施させる命令を与えるよ
うに応答する。
々な周辺装置へ命令を提供する。アドレス指定された周
辺装置のＭＣＵ１０は、その周辺装置１２に情報を提供
させる命令またはある機能を実施させる命令を与えるよ
うに応答する。
【００１３】周辺装置１２は、データバス１６にデータ
を提供し、かつアドレスラッチイネーブル（ＡＬＥ）信
号を受け取ることによってラッチ２０にラッチされたア
ドレス情報をアドレスバス１４に提供することによって
アクセスされる。アドレス情報に基づいて、デコーダ１
８は、“ｃｈｉｐ ｓｅｌｅｃｔ Ｘ”信号によって、
アドレス指定される周辺装置１２を選択する。書き込み
サイクルの間、周辺装置１２はデータバス１６を通して
送られたデータを受け取る。次の読み出しサイクルの
間、周辺装置１２は、データバス１６を通してＭＣＵ１
０へデータを送る。
を提供し、かつアドレスラッチイネーブル（ＡＬＥ）信
号を受け取ることによってラッチ２０にラッチされたア
ドレス情報をアドレスバス１４に提供することによって
アクセスされる。アドレス情報に基づいて、デコーダ１
８は、“ｃｈｉｐ ｓｅｌｅｃｔ Ｘ”信号によって、
アドレス指定される周辺装置１２を選択する。書き込み
サイクルの間、周辺装置１２はデータバス１６を通して
送られたデータを受け取る。次の読み出しサイクルの
間、周辺装置１２は、データバス１６を通してＭＣＵ１
０へデータを送る。
【００１４】マイクロプロセッサ１０がある周辺装置１
２と共に動作しているとき、それと同時に第２の周辺装
置１２が動作リクエストを受け取った場合、第２の周辺
装置１２は、関連するインタラプトライン２４にＭＣＵ
１０への信号を送ることによってこの事実を表示する。
ＭＣＵ１０は、動作を停止することによって応答し、直
ちに第２の周辺装置１２から送られたインタラプト信号
を受信することによって、実行されるべき動作を表した
インタラプトプログラムを実行する。インタラプトプロ
グラムを実行するためには、ＭＣＵ１０はインタラプト
プログラムを検索するために、メモリ装置（周辺装置１
２の１つ）内の“インタラプト”位置をアクセスしなけ
ればならない。ＭＣＵ１０は、インタラプト信号を評価
し、かつもし必要ならば、インタラプト信号をホストプ
ロセッサ２へ送り、ホストプロセッサ２がインタラプト
プログラムを実行する。
２と共に動作しているとき、それと同時に第２の周辺装
置１２が動作リクエストを受け取った場合、第２の周辺
装置１２は、関連するインタラプトライン２４にＭＣＵ
１０への信号を送ることによってこの事実を表示する。
ＭＣＵ１０は、動作を停止することによって応答し、直
ちに第２の周辺装置１２から送られたインタラプト信号
を受信することによって、実行されるべき動作を表した
インタラプトプログラムを実行する。インタラプトプロ
グラムを実行するためには、ＭＣＵ１０はインタラプト
プログラムを検索するために、メモリ装置（周辺装置１
２の１つ）内の“インタラプト”位置をアクセスしなけ
ればならない。ＭＣＵ１０は、インタラプト信号を評価
し、かつもし必要ならば、インタラプト信号をホストプ
ロセッサ２へ送り、ホストプロセッサ２がインタラプト
プログラムを実行する。
【００１５】動作リクエストを受け取る周辺装置のみが
インタラプトラインを備えていることが注目される。
インタラプトラインを備えていることが注目される。
【００１６】ある従来のシステムでは、スタンバイモー
ドが選択されたとき、マイクロプロセッサ１０は全ての
バスの動作を凍結し、次にアイドル状態となる。しか
し、凍結されたバスはアドレスバス上に“ｖａｌｉｄ
ｃｈｉｐ ｓｅｌｅｃｔ”信号を残し、この信号が周辺
機器１２をアクティブにする可能性がある。このことは
望ましいことではない。
ドが選択されたとき、マイクロプロセッサ１０は全ての
バスの動作を凍結し、次にアイドル状態となる。しか
し、凍結されたバスはアドレスバス上に“ｖａｌｉｄ
ｃｈｉｐ ｓｅｌｅｃｔ”信号を残し、この信号が周辺
機器１２をアクティブにする可能性がある。このことは
望ましいことではない。
【００１７】１つの解決方法は、出力ディセレクト（ｏ
ｕｔｐｕｔ ｄｅｓｅｌｅｃｔ）２２を加えることであ
る。この変形されたシステムでは、スタンバイモードが
選択されているとき、マイクロプロセッサ１０は、デー
タバス１６に出力ディセレクト命令を送り、次にスタン
バイモードにパワーダウンする。
ｕｔｐｕｔ ｄｅｓｅｌｅｃｔ）２２を加えることであ
る。この変形されたシステムでは、スタンバイモードが
選択されているとき、マイクロプロセッサ１０は、デー
タバス１６に出力ディセレクト命令を送り、次にスタン
バイモードにパワーダウンする。
【００１８】次に出力ディセレクト命令を受け取ったと
き、出力ディセレクト２２は、“パワーダウン”信号
を、ラッチ２０を通してデコーダ１８に提供する。パワ
ーダウン信号は、デコーダ１８が全ての周辺装置をディ
セレクト（ｄｅｓｅｌｅｃｔ）し、従って全ての周辺機
器をＭＣＵ１０から遮断し、かつＭＣＵ１０自身をもパ
ワーダウンさせることを表示している。典型的には、各
周辺装置１２もまた、それ自身のパワーダウン回路を備
え、そのパワーダウン回路はディセレクト命令が受信さ
れたとき動作状態となる。
き、出力ディセレクト２２は、“パワーダウン”信号
を、ラッチ２０を通してデコーダ１８に提供する。パワ
ーダウン信号は、デコーダ１８が全ての周辺装置をディ
セレクト（ｄｅｓｅｌｅｃｔ）し、従って全ての周辺機
器をＭＣＵ１０から遮断し、かつＭＣＵ１０自身をもパ
ワーダウンさせることを表示している。典型的には、各
周辺装置１２もまた、それ自身のパワーダウン回路を備
え、そのパワーダウン回路はディセレクト命令が受信さ
れたとき動作状態となる。
【００１９】スタンバイモードでは、動作モード中と同
じように、周辺装置１２が上述されたように動作リクエ
ストを受け取ったとき、周辺装置１２はインタラプト信
号をＭＣＵ１０に送り、ＭＣＵ１０が動作モードに遷移
する。ＭＣＵ１０は次に、対応するインタラプトメモリ
位置にアクセスするべきである。しかし、ＭＣＵは、周
辺機器１２が接続されていないために、そのようにアク
セスすることはできない。従って、ＭＣＵがスタンバイ
モードにあるとき、任意のインタラプト信号が（概ね始
めのインタラプト信号が）、ＭＣＵ１０を“リセット”
し、かつ出力ディセレクト２２をリセットし、デコーダ
１８が動作状態に戻り、従って、周辺装置１２が再び接
続される。１度リクエスト動作が完了すると、ＭＣＵ１
０はインタラプト信号に応答することができる。
じように、周辺装置１２が上述されたように動作リクエ
ストを受け取ったとき、周辺装置１２はインタラプト信
号をＭＣＵ１０に送り、ＭＣＵ１０が動作モードに遷移
する。ＭＣＵ１０は次に、対応するインタラプトメモリ
位置にアクセスするべきである。しかし、ＭＣＵは、周
辺機器１２が接続されていないために、そのようにアク
セスすることはできない。従って、ＭＣＵがスタンバイ
モードにあるとき、任意のインタラプト信号が（概ね始
めのインタラプト信号が）、ＭＣＵ１０を“リセット”
し、かつ出力ディセレクト２２をリセットし、デコーダ
１８が動作状態に戻り、従って、周辺装置１２が再び接
続される。１度リクエスト動作が完了すると、ＭＣＵ１
０はインタラプト信号に応答することができる。
【００２０】当業者にはよく知られているように、リセ
ット動作の実施は、その実施が数ミリ秒程度の時間を要
し、かつＭＣＵ１０がその始めの動作（状態）の情報を
失い、かつ多くの電力を消費するために好ましいもので
はない。
ット動作の実施は、その実施が数ミリ秒程度の時間を要
し、かつＭＣＵ１０がその始めの動作（状態）の情報を
失い、かつ多くの電力を消費するために好ましいもので
はない。
【００２１】米国特許第４，９８０，８３６号明細書に
は、コンピュータシステムの消費電力を減少させるため
の装置が開示されている。その装置はシステムバス９を
モニタし、ある時間をプリセットするべく選択された周
辺装置のグループがアクセスされなくなる時点を決定
し、その時点からコンピュータシステムはパワーダウン
することになる。コンピュータシステムはスタンバイス
イッチを押すことによって動作モードに戻る。
は、コンピュータシステムの消費電力を減少させるため
の装置が開示されている。その装置はシステムバス９を
モニタし、ある時間をプリセットするべく選択された周
辺装置のグループがアクセスされなくなる時点を決定
し、その時点からコンピュータシステムはパワーダウン
することになる。コンピュータシステムはスタンバイス
イッチを押すことによって動作モードに戻る。
【００２２】米国特許第４，９８０，８３６号明細書
は、上述されたパワーダウンモードを用いていないこと
に注意するべきである。代わりに、マイクロプロセッサ
へのクロック信号をディスエーブルするための外部スリ
ープ信号を用いており、この外部スリープ信号によって
マイクロプロセッサの動作を停止し、かつその消費電力
を減少させる。ほとんどのマイクロプロセッサ１１は、
それらがパワーダウンされた場合でさえも、最小のクロ
ック周波数の入力を必要とするために、この解決方法は
多くの用途では用いることができない。
は、上述されたパワーダウンモードを用いていないこと
に注意するべきである。代わりに、マイクロプロセッサ
へのクロック信号をディスエーブルするための外部スリ
ープ信号を用いており、この外部スリープ信号によって
マイクロプロセッサの動作を停止し、かつその消費電力
を減少させる。ほとんどのマイクロプロセッサ１１は、
それらがパワーダウンされた場合でさえも、最小のクロ
ック周波数の入力を必要とするために、この解決方法は
多くの用途では用いることができない。
【００２３】更に、米国特許第４，９８０，８３６号明
細書では、マイクロプロセッサが命令フェッチの中間ま
たは命令の実行中でないときには、スリープ信号を提供
することができない。このために別の回路が必要とな
る。更に、マイクロプロセッサが動作する前にシステム
要素が動作可能となるように、スリープ状態からの復帰
は、歩調を合わせなければならない。
細書では、マイクロプロセッサが命令フェッチの中間ま
たは命令の実行中でないときには、スリープ信号を提供
することができない。このために別の回路が必要とな
る。更に、マイクロプロセッサが動作する前にシステム
要素が動作可能となるように、スリープ状態からの復帰
は、歩調を合わせなければならない。
【００２４】最後に、米国特許第４，９８０，８３６号
は、マイクロプロセッサがシステムバス９に有効アドレ
スを残す問題を解決しておらず、更にＭＣＵ１０または
マイクロプロセッサ１０をリセットする問題をも解決し
ていない。
は、マイクロプロセッサがシステムバス９に有効アドレ
スを残す問題を解決しておらず、更にＭＣＵ１０または
マイクロプロセッサ１０をリセットする問題をも解決し
ていない。
【００２５】このため、パワーアップのためのリセット
動作を必要としない、より自動化されたパワーダウン及
びパワーアップシステムが望まれている。
動作を必要としない、より自動化されたパワーダウン及
びパワーアップシステムが望まれている。
【００２６】
【発明が解決しようとする課題】本発明の目的は、パワ
ーアップのためのリセット動作を必要としない、より自
動化されたパワーダウン及びパワーアップシステムを提
供することである。
ーアップのためのリセット動作を必要としない、より自
動化されたパワーダウン及びパワーアップシステムを提
供することである。
【００２７】
【課題を解決するための手段】上述された目的は、１つ
のアクティブな制御信号を、少なくとも１つの周辺装置
のパワーアップ信号またはパワーダウン信号に変換する
パワーアップ・パワーダウン装置を提供することによっ
て達成される。
のアクティブな制御信号を、少なくとも１つの周辺装置
のパワーアップ信号またはパワーダウン信号に変換する
パワーアップ・パワーダウン装置を提供することによっ
て達成される。
【００２８】
【作用】従って、本発明の目的は、パワーダウン及びパ
ワーアップのための改良されたモードを提供することで
ある。
ワーアップのための改良されたモードを提供することで
ある。
【００２９】典型的な動作の間、マイクロプロセッサユ
ニットまたはマイクロプロセッサは、その動作状態を表
す信号を生み出すということを出願人は理解している。
マイクロプロセッサまたはマイクロコントローラが動作
中に、これらの信号はアクティブであり、各クロックサ
イクルに於いて発生しまたは予め決められた数のクロッ
クサイクルの間に発生するマイクロプロセッサまたはマ
イクロコントローラの制御信号である。しかしながら、
これらの信号はマイクロコントローラがスタンバイモー
ドのときアクティブではない。例示的な表示信号は、ア
ドレスラッチイネーブル（ＡＬＥ）信号、読み出し信号
及び書き込み信号である。
ニットまたはマイクロプロセッサは、その動作状態を表
す信号を生み出すということを出願人は理解している。
マイクロプロセッサまたはマイクロコントローラが動作
中に、これらの信号はアクティブであり、各クロックサ
イクルに於いて発生しまたは予め決められた数のクロッ
クサイクルの間に発生するマイクロプロセッサまたはマ
イクロコントローラの制御信号である。しかしながら、
これらの信号はマイクロコントローラがスタンバイモー
ドのときアクティブではない。例示的な表示信号は、ア
ドレスラッチイネーブル（ＡＬＥ）信号、読み出し信号
及び書き込み信号である。
【００３０】従って、本発明の好適な実施例に基づき、
制御信号のアクティビティの有無によって各々制御され
る自動パワーダウン及びパワーアップ装置が提供され
る。スタンバイモードまたはスリープモードから動作モ
ードに戻るために、リセット動作は必要ではない。
制御信号のアクティビティの有無によって各々制御され
る自動パワーダウン及びパワーアップ装置が提供され
る。スタンバイモードまたはスリープモードから動作モ
ードに戻るために、リセット動作は必要ではない。
【００３１】更に、本発明の好適な実施例に基づけば、
ユニットは、制御信号がアクティビティを停止したとき
から始まるクロックサイクルの予め決められた数をカウ
ントし、予め決められた数のクロックサイクルがカウン
トされた後にパワーダウン表示を発生させるためのコン
トロール信号及びクロック信号を受信するカウンタを含
む。好ましくは、カウンタは制御信号が再びアクティブ
となったときパワーアップ表示を生み出すためのリセッ
トユニットを含む。
ユニットは、制御信号がアクティビティを停止したとき
から始まるクロックサイクルの予め決められた数をカウ
ントし、予め決められた数のクロックサイクルがカウン
トされた後にパワーダウン表示を発生させるためのコン
トロール信号及びクロック信号を受信するカウンタを含
む。好ましくは、カウンタは制御信号が再びアクティブ
となったときパワーアップ表示を生み出すためのリセッ
トユニットを含む。
【００３２】更に、本発明の好適な実施例に基づけば、
ユニットは、パワーダウン表示が受信されたときクロッ
ク信号をブロックする少なくとも１つのパワーダウンユ
ニットを含む。
ユニットは、パワーダウン表示が受信されたときクロッ
ク信号をブロックする少なくとも１つのパワーダウンユ
ニットを含む。
【００３３】更に、本発明の好適な実施例に基づけば、
本発明のユニットは、パワーダウン表示が受信されたと
き周辺装置をスリープモードに遷移させるためのスリー
プモードユニットを含む。
本発明のユニットは、パワーダウン表示が受信されたと
き周辺装置をスリープモードに遷移させるためのスリー
プモードユニットを含む。
【００３４】本発明はまた、パワーダウン・パワーアッ
プユニットを用いる方法をも含む。特に本発明に基づけ
ば、概ね非常にアクティブな制御信号を、周辺装置のた
めのパワーアップ信号またはパワーダウン信号に変換す
るための過程を含む少なくとも１つの周辺装置をパワー
アップ及びパワーダウンするための方法を提供する。
プユニットを用いる方法をも含む。特に本発明に基づけ
ば、概ね非常にアクティブな制御信号を、周辺装置のた
めのパワーアップ信号またはパワーダウン信号に変換す
るための過程を含む少なくとも１つの周辺装置をパワー
アップ及びパワーダウンするための方法を提供する。
【００３５】好ましくは、本発明に基づけば、変換過程
は、前記制御信号がアクティビティを停止したときから
開始される予め決められた数のクロックサイクルをカウ
ントし、前記予め決められた数のクロックサイクルがカ
ウントされた後に、パワーダウン表示を発生させるため
の前記制御信号及びクロック信号を受信する過程を含
む。
は、前記制御信号がアクティビティを停止したときから
開始される予め決められた数のクロックサイクルをカウ
ントし、前記予め決められた数のクロックサイクルがカ
ウントされた後に、パワーダウン表示を発生させるため
の前記制御信号及びクロック信号を受信する過程を含
む。
【００３６】
【実施例】図３は、本発明の好適な実施例に基づき構成
されかつ動作する自動パワーダウン及びパワーアップ装
置を備えたマイクロコントローラ（またはマイクロプロ
セッサ）システムを表し、図４は、例示された装置の構
成要素を回路図によって表している。
されかつ動作する自動パワーダウン及びパワーアップ装
置を備えたマイクロコントローラ（またはマイクロプロ
セッサ）システムを表し、図４は、例示された装置の構
成要素を回路図によって表している。
【００３７】自動パワーダウン及びパワーアップ装置は
概ね、動作決定ユニット３０を備え、この動作決定ユニ
ット３０は、利用者が決定した期間の間、選択された表
示信号がアクティビティを備えていない場合、デコーダ
１８をディセレクト（ｄｅｓｅｌｅｃｔ）し、かつ選択
された表示信号のアクティビティをモニタする。アクテ
ィビティが存在しないということは、ＭＣＵ１０がスタ
ンバイモードにスイッチされているということを意味す
る。例示された図３のデバイスでは、表示信号は制御信
号であり、その表示信号は非アクティビティの長さが４
クロックサイクルを有するアドレスラッチイネーブル
（ＡＬＥ）信号からなる。
概ね、動作決定ユニット３０を備え、この動作決定ユニ
ット３０は、利用者が決定した期間の間、選択された表
示信号がアクティビティを備えていない場合、デコーダ
１８をディセレクト（ｄｅｓｅｌｅｃｔ）し、かつ選択
された表示信号のアクティビティをモニタする。アクテ
ィビティが存在しないということは、ＭＣＵ１０がスタ
ンバイモードにスイッチされているということを意味す
る。例示された図３のデバイスでは、表示信号は制御信
号であり、その表示信号は非アクティビティの長さが４
クロックサイクルを有するアドレスラッチイネーブル
（ＡＬＥ）信号からなる。
【００３８】図３のシステムでは、ＭＣＵ１０がインタ
ラプト信号２４を受け取ったとき、ＭＣＵ１０はそのう
ちの１つが選択された表示信号からなる複数の信号をア
ドレスバス１４及びデータバス１６に送り、周辺装置１
２の１つであるメモリ内に記憶されたインタラプトプロ
グラムをアクセスする。表示信号はアクティビティ決定
ユニット３０に到達し、このアクティビティ決定ユニッ
ト３０は新しいアクティビティに応答して、デコーダ１
８をアンディセレクト（ｕｎｄｅｓｅｌｅｃｔ）または
リセット（ｒｅｓｅｔ）する。こうしてシステムが動作
可能となる。
ラプト信号２４を受け取ったとき、ＭＣＵ１０はそのう
ちの１つが選択された表示信号からなる複数の信号をア
ドレスバス１４及びデータバス１６に送り、周辺装置１
２の１つであるメモリ内に記憶されたインタラプトプロ
グラムをアクセスする。表示信号はアクティビティ決定
ユニット３０に到達し、このアクティビティ決定ユニッ
ト３０は新しいアクティビティに応答して、デコーダ１
８をアンディセレクト（ｕｎｄｅｓｅｌｅｃｔ）または
リセット（ｒｅｓｅｔ）する。こうしてシステムが動作
可能となる。
【００３９】即ち、本発明の自動パワーダウン及びパワ
ーアップデバイスは、ＭＣＵ１０がスタンバイモードに
なった直後に周辺装置１２をパワーダウンし、かつＭＣ
Ｕ１０が動作モードに戻ると同時に周辺装置１２をパワ
ーアップする。
ーアップデバイスは、ＭＣＵ１０がスタンバイモードに
なった直後に周辺装置１２をパワーダウンし、かつＭＣ
Ｕ１０が動作モードに戻ると同時に周辺装置１２をパワ
ーアップする。
【００４０】本発明の特徴は、本発明が単一の信号の２
つの状態に応答してパワーダウンまたはパワーアップを
行い、かつパワーアップ動作が概ねパワーダウン動作の
逆の動作であるということである。この特徴は、従来技
術に於いて、パワーダウンがディセレクト動作によって
行われ、パワーアップ動作がリセット動作によって行わ
れていたことと対比される。更に、以下の説明から明か
となるように、パワーアップ及びパワーダウンのための
アクセス時間の不利が存在しない。本発明の他の特徴
は、本発明の１つの実施例を例示した図４に関する説明
から明らかになる。
つの状態に応答してパワーダウンまたはパワーアップを
行い、かつパワーアップ動作が概ねパワーダウン動作の
逆の動作であるということである。この特徴は、従来技
術に於いて、パワーダウンがディセレクト動作によって
行われ、パワーアップ動作がリセット動作によって行わ
れていたことと対比される。更に、以下の説明から明か
となるように、パワーアップ及びパワーダウンのための
アクセス時間の不利が存在しない。本発明の他の特徴
は、本発明の１つの実施例を例示した図４に関する説明
から明らかになる。
【００４１】ユニット３０は概ね、いかなるアクティビ
ティも発生しないクロックサイクルの数をカウントする
ためのカウンタ３２と、入力信号をカウンタ３２に提供
し、かつカウンタ３２の出力に応答するための論理デバ
イス３４〜４０を有する。
ティも発生しないクロックサイクルの数をカウントする
ためのカウンタ３２と、入力信号をカウンタ３２に提供
し、かつカウンタ３２の出力に応答するための論理デバ
イス３４〜４０を有する。
【００４２】ユニット３０は、ＡＬＥ信号、クロック
（ＣＬＫ）信号及びチップイネーブル信号を受信し、チ
ップイネーブル信号は、ユニット３０の動作を無効にす
るべく働く。ユニット３０は以下のように動作する。
（ＣＬＫ）信号及びチップイネーブル信号を受信し、チ
ップイネーブル信号は、ユニット３０の動作を無効にす
るべく働く。ユニット３０は以下のように動作する。
【００４３】ＡＬＥ信号及びチップイネーブル信号のう
ちのアクティブな信号が、ＯＲブロック３４によってＸ
ＯＲブロック３６に提供される。ＸＯＲブロック３６
は、ＭＣＵ１０がスタンバイモードのときＡＬＥ信号が
論理高または論理低の何れかであること（この状態によ
って、ＡＬＥ信号はアクティビティの存在しないことま
たは“パワーダウン”状態を表示する）を表示する利用
者が定義可能なＰＯＬＡＲＩＴＹ構成信号を受け取る。
ＸＯＲブロック３６の出力は、ＭＣＵ１０がパワーダウ
ンしているかパワーダウンしていないかを表示する。
ちのアクティブな信号が、ＯＲブロック３４によってＸ
ＯＲブロック３６に提供される。ＸＯＲブロック３６
は、ＭＣＵ１０がスタンバイモードのときＡＬＥ信号が
論理高または論理低の何れかであること（この状態によ
って、ＡＬＥ信号はアクティビティの存在しないことま
たは“パワーダウン”状態を表示する）を表示する利用
者が定義可能なＰＯＬＡＲＩＴＹ構成信号を受け取る。
ＸＯＲブロック３６の出力は、ＭＣＵ１０がパワーダウ
ンしているかパワーダウンしていないかを表示する。
【００４４】以下の信号がＮＯＲブロック３８に提供さ
れる。ＸＯＲブロック３６の出力信号と、２つの外部信
号である、ユニット３０の外側でＭＣＵ１０のリセット
が発生したことを表示するＲＥＳＥＴ信号と、パワーダ
ウンユニット３０がディスエーブルされるべきことを表
示するＤＩＳＡＢＬＥ信号がＮＯＲブロック３８に提供
される。
れる。ＸＯＲブロック３６の出力信号と、２つの外部信
号である、ユニット３０の外側でＭＣＵ１０のリセット
が発生したことを表示するＲＥＳＥＴ信号と、パワーダ
ウンユニット３０がディスエーブルされるべきことを表
示するＤＩＳＡＢＬＥ信号がＮＯＲブロック３８に提供
される。
【００４５】ＲＥＳＥＴ信号及びＤＩＳＡＢＬＥ信号が
アクティブでなく、かつＡＬＥ信号がパワーダウン状態
である場合、ＮＯＲブロック３８の出力によって、カウ
ンタ３２はその“ＣＬＫ”入力に提供された信号のクロ
ック周期のカウントを開始する。それ以外の場合、ＮＯ
Ｒブロック３８の出力がカウンタ３２をリセットする。
カウンタ３２が、“ＩＤＬＥ ＬＥＮＧＴＨ”信号の
クロック周期をカウントし終わると、カウンタ３２はそ
のＰＤ出力端子及びＰＤ−出力端子（ＰＤの論理反転出
力端子）にパワーダウン信号を出力する。構成パラメー
タ“ＩＤＬＥＬＥＮＧＴＨ”信号は利用者によって決定
することが出来る。
アクティブでなく、かつＡＬＥ信号がパワーダウン状態
である場合、ＮＯＲブロック３８の出力によって、カウ
ンタ３２はその“ＣＬＫ”入力に提供された信号のクロ
ック周期のカウントを開始する。それ以外の場合、ＮＯ
Ｒブロック３８の出力がカウンタ３２をリセットする。
カウンタ３２が、“ＩＤＬＥ ＬＥＮＧＴＨ”信号の
クロック周期をカウントし終わると、カウンタ３２はそ
のＰＤ出力端子及びＰＤ−出力端子（ＰＤの論理反転出
力端子）にパワーダウン信号を出力する。構成パラメー
タ“ＩＤＬＥＬＥＮＧＴＨ”信号は利用者によって決定
することが出来る。
【００４６】パワーダウン信号は、ＯＲブロック４０を
通して、デコーダ１８の“ＣＨＩＰＳＥＬＥＣＴ”入力
または、プログラム可能なシステムデバイス（ＰＳＤ）
のプログラム可能な論理デバイス（ＰＬＤ）のような他
の周辺装置コントローラの“ＣＨＩＰ ＳＥＬＥＣＴ”
入力に提供される。パワーダウン信号またはチップイネ
ーブル信号の何れかがパワーダウンを表示している場
合、デコーダ１８はアクティビティを停止する。
通して、デコーダ１８の“ＣＨＩＰＳＥＬＥＣＴ”入力
または、プログラム可能なシステムデバイス（ＰＳＤ）
のプログラム可能な論理デバイス（ＰＬＤ）のような他
の周辺装置コントローラの“ＣＨＩＰ ＳＥＬＥＣＴ”
入力に提供される。パワーダウン信号またはチップイネ
ーブル信号の何れかがパワーダウンを表示している場
合、デコーダ１８はアクティビティを停止する。
【００４７】当業者にはよく知られているように、ＭＣ
Ｕ１０が動作モードに戻ったとき、ＭＣＵ１０は直ちに
多くの動作を実行し、その間にＡＬＥ信号が提供され
る。例えば、ＭＣＵがインタラプト信号を受け取った場
合、その最初の動作はインタラプトメモリ位置にアクセ
スすることであり、その動作にはＡＬＥ信号が必要とさ
れる。
Ｕ１０が動作モードに戻ったとき、ＭＣＵ１０は直ちに
多くの動作を実行し、その間にＡＬＥ信号が提供され
る。例えば、ＭＣＵがインタラプト信号を受け取った場
合、その最初の動作はインタラプトメモリ位置にアクセ
スすることであり、その動作にはＡＬＥ信号が必要とさ
れる。
【００４８】ＡＬＥ信号がアクティビティを有すること
によって、カウンタ３２がリセットされ、パワーダウン
信号がアクティビティを停止し、その結果パワーアップ
信号がアクティビティを有することになる。パワーアッ
プ信号がＯＲブロック４０に提供され、デコーダ１８を
リセレクト（ｒｅｓｅｌｅｃｔ）し、これによって周辺
装置１２が概ね１０ナノ秒の間でパワーアップされる。
上述されたように、本発明のデバイスは、１つの信号の
２つの状態に応答してパワーアップ及びパワーダウンを
提供する。アクティビティ決定装置３０は更に、パワー
ダウン状態でのその内部のアクティビティを減少させる
ためのユニットを有する。そのようなユニットは、論理
ブロック４２及び４４からなる。
によって、カウンタ３２がリセットされ、パワーダウン
信号がアクティビティを停止し、その結果パワーアップ
信号がアクティビティを有することになる。パワーアッ
プ信号がＯＲブロック４０に提供され、デコーダ１８を
リセレクト（ｒｅｓｅｌｅｃｔ）し、これによって周辺
装置１２が概ね１０ナノ秒の間でパワーアップされる。
上述されたように、本発明のデバイスは、１つの信号の
２つの状態に応答してパワーアップ及びパワーダウンを
提供する。アクティビティ決定装置３０は更に、パワー
ダウン状態でのその内部のアクティビティを減少させる
ためのユニットを有する。そのようなユニットは、論理
ブロック４２及び４４からなる。
【００４９】ＯＲブロック４２は、クロック信号が利用
されていない場合でも電力を消費する従来のクロックバ
ッファに換えて設けられたものである。従って、ＯＲブ
ロック４２は、クロック入力バッファ要素として働くば
かりでなく論理ＯＲとしても働く回路を有する。
されていない場合でも電力を消費する従来のクロックバ
ッファに換えて設けられたものである。従って、ＯＲブ
ロック４２は、クロック入力バッファ要素として働くば
かりでなく論理ＯＲとしても働く回路を有する。
【００５０】ＯＲブロック４２は、パワーダウン信号及
びＣＬＫ信号を受信する。パワーダウン信号がアクティ
ブ（即ちスタンバイモード）のとき、ＯＲブロック４２
はデコーダ１８にＣＬＫ信号を出力せず、従って更にデ
コーダ１８のアクティビティを減少させる。更に、スタ
ンバイモードのとき、ＯＲブロック４２の論理ＯＲ要素
は、ブロック４２のクロック入力バッファ要素の電力を
遮断する。
びＣＬＫ信号を受信する。パワーダウン信号がアクティ
ブ（即ちスタンバイモード）のとき、ＯＲブロック４２
はデコーダ１８にＣＬＫ信号を出力せず、従って更にデ
コーダ１８のアクティビティを減少させる。更に、スタ
ンバイモードのとき、ＯＲブロック４２の論理ＯＲ要素
は、ブロック４２のクロック入力バッファ要素の電力を
遮断する。
【００５１】ＮＡＮＤブロック４４もまた、スタンバイ
モードの間消費電力を減少させるべく動作する。ＮＡＮ
Ｄブロック４４は、ＣＬＫ信号及びＰＤ−信号を受信
し、パワーダウン信号が存在しない場合のみにＣＬＫ信
号を出力する。これによって、ユニット３０がスタンバ
イモードのとき、カウンタ３２は動作を行わない状態に
保持される。
モードの間消費電力を減少させるべく動作する。ＮＡＮ
Ｄブロック４４は、ＣＬＫ信号及びＰＤ−信号を受信
し、パワーダウン信号が存在しない場合のみにＣＬＫ信
号を出力する。これによって、ユニット３０がスタンバ
イモードのとき、カウンタ３２は動作を行わない状態に
保持される。
【００５２】パワーダウン信号は所望に応じて、ＡＮＤ
ブロック４６に提供され、ＡＮＤブロック４６は更に、
利用者がシステムをスリープモードにすることを希望し
ているかどうかを示すユーザーによって定義されたＳＬ
ＥＥＰ構成信号を受信し、パワーダウン信号が受信され
た場合完全に遮断する。もし利用者がシステムがスリー
プモードになることを希望する場合、ＡＮＤブロック４
６の出力信号は、全てのアナログ基準電圧であるＶｒｅ
ｆをシステムの回路から遮断する。この状態ではＭＣＵ
システムはほぼ完全にパワーダウンされほとんど電力を
消費しない。しかし、スリープモードから動作モードに
戻る場合、６００ナノ秒程度の時間が必要となる。本発
明によって、ＭＣＵ１０がスタンバイモードに遷移した
直後に周辺装置１２がスタンバイモードに遷移し、ＭＣ
Ｕ１０がパワーアップされると同時に周辺装置１２が動
作モードに戻るということが評価される。
ブロック４６に提供され、ＡＮＤブロック４６は更に、
利用者がシステムをスリープモードにすることを希望し
ているかどうかを示すユーザーによって定義されたＳＬ
ＥＥＰ構成信号を受信し、パワーダウン信号が受信され
た場合完全に遮断する。もし利用者がシステムがスリー
プモードになることを希望する場合、ＡＮＤブロック４
６の出力信号は、全てのアナログ基準電圧であるＶｒｅ
ｆをシステムの回路から遮断する。この状態ではＭＣＵ
システムはほぼ完全にパワーダウンされほとんど電力を
消費しない。しかし、スリープモードから動作モードに
戻る場合、６００ナノ秒程度の時間が必要となる。本発
明によって、ＭＣＵ１０がスタンバイモードに遷移した
直後に周辺装置１２がスタンバイモードに遷移し、ＭＣ
Ｕ１０がパワーアップされると同時に周辺装置１２が動
作モードに戻るということが評価される。
【００５３】ユニット３０の回路を変更することなし
に、表示信号をＲＥＡＤ信号またはＷＲＩＴＥ信号にす
ることが可能であるということが評価される。この変形
実施例では、パラメータ信号のいくつかの値は異なり、
例えば“ＩＤＬＥ ＬＥＮＧＴＨ”はより長いものとな
る。
に、表示信号をＲＥＡＤ信号またはＷＲＩＴＥ信号にす
ることが可能であるということが評価される。この変形
実施例では、パラメータ信号のいくつかの値は異なり、
例えば“ＩＤＬＥ ＬＥＮＧＴＨ”はより長いものとな
る。
【００５４】本発明がこれまで説明されてきた特定の実
施例に限定されるものでないことは当業者には明かであ
る。本発明の技術的視点は添付の請求項によってのみ定
義される。
施例に限定されるものでないことは当業者には明かであ
る。本発明の技術的視点は添付の請求項によってのみ定
義される。
【００５５】
【発明の効果】本発明によれば、パワーアップのための
リセット動作を必要としない、より自動化されたパワー
ダウン及びパワーアップシステムが提供される。
リセット動作を必要としない、より自動化されたパワー
ダウン及びパワーアップシステムが提供される。
【図１】従来の携帯用コンピュータシステムの模式図。
【図２】図１のコンピュータシステムの一部を形成する
従来のマイクロコントローラシステムの模式図。
従来のマイクロコントローラシステムの模式図。
【図３】本発明の好適な実施例に基づいて構成されかつ
動作する、自動パワーダウン及び自動パワーアップ回路
を備えたマイクロコントローラシステムの模式図。
動作する、自動パワーダウン及び自動パワーアップ回路
を備えたマイクロコントローラシステムの模式図。
【図４】図３の自動パワーダウン及びパワーアップデバ
イスの回路図。
イスの回路図。
２ ホストプロセッサ ４ キーボード ６ モニタ ８ ディスクドライブ ９ システムバス １０ マイクロコントローラユニット（ＭＣＵ１０） １１ マイクロプロセッサ １２ 周辺装置 １３ ローカルバス １４ アドレスバス １６ データバス １８ アドレスデコーダ ２０ アドレスラッチ ２２ 出力ディセレクト ２４ インタラプトライン ３０ アクティビティ決定ユニット ３２ カウンタ ３４ ＯＲブロック ３６ ＸＯＲブロック ３８ ＮＯＲブロック ４０ ＯＲブロック ４２ ＯＲブロック ４４ ＮＡＮＤブロック ４６ ＡＮＤブロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・エイチ・パスタナック アメリカ合衆国カリフォルニア州94538・ フリモント・＃358・ガルディノドライブ 39149 (72)発明者 アレクサンダー・シュバット アメリカ合衆国カリフォルニア州94539・ フリモント・オタワウェイ 236
Claims (16)
- 【請求項１】 １つのアクティブな制御信号を、少な
くとも１つの周辺装置のパワーアップ信号またはパワー
ダウン信号に変換するパワーアップ・パワーダウン装
置。 - 【請求項２】 前記制御信号が、アドレスラッチイネ
ーブル（ＡＬＥ）信号からなることを特徴とする請求項
１に記載の装置。 - 【請求項３】 前記制御信号が、書き込み信号からな
ることを特徴とする請求項１に記載の装置。 - 【請求項４】 前記制御信号が読み出し信号からなる
ことを特徴とする請求項１に記載の装置。 - 【請求項５】 前記制御信号がアクティビティを停止
したときから始まるクロックサイクルの予め決められた
数をカウントし、前記クロックサイクルの予め決められ
た数がカウントされた後にパワーダウン表示を発生する
ための前記制御信号及びクロック信号を受信するカウン
タを有することを特徴とする請求項１に記載の装置。 - 【請求項６】 前記カウンタが、前記制御信号がアク
ティビティを取り戻した後にパワーアップ表示を生み出
すためのリセット手段を有することを特徴とする請求項
５に記載の装置。 - 【請求項７】 前記パワーダウン表示が受信されたと
き、前記クロック信号を遮断するための少なくとも１つ
のパワーダウンユニットを更に有することを特徴とする
請求項５に記載の装置。 - 【請求項８】 前記パワーダウン表示が受信されたと
き、前記少なくとも１つの周辺装置をスリープモードに
遷移させるためのスリープモードユニットを有すること
を特徴とする請求項５に記載の装置。 - 【請求項９】 少なくとも１つの周辺装置をパワーア
ップまたはパワーダウンする方法であって、 アクティブな制御信号を、前記少なくとも１つの周辺装
置へのパワーアップ信号またはパワーダウン信号に変換
する過程を有することを特徴とする少なくとも１つの周
辺装置をパワーアップ及びパワーダウンするための方
法。 - 【請求項１０】 前記制御信号がアドレスラッチイネ
ーブル（ＡＬＥ）信号からなることを特徴とする請求項
９に記載の方法。 - 【請求項１１】 前記制御信号が書き込み信号からな
ることを特徴とする請求項９に記載の方法。 - 【請求項１２】 前記制御信号が読み出し信号からな
ることを特徴とする請求項９に記載の方法。 - 【請求項１３】 前記変換過程が、 前記制御信号とクロック信号を受信する過程と、 前記制御信号がアクティビティを停止したときから始ま
るクロックサイクルの予め決められた数をカウントする
過程と、 前記予め決められた数のクロックサイクルがカウントさ
れた後にパワーダウン表示を発生する過程とを有するこ
とを特徴とする請求項９に記載の方法。 - 【請求項１４】 前記変換過程が更に、 前記制御信号がアクティビティを取り戻した後にパワー
アップ表示を生み出す過程を有することを特徴とする請
求項１３に記載の方法。 - 【請求項１５】 前記パワーダウン表示が受信された
とき、前記クロック信号をブロックする過程を有するこ
とを特徴とする請求項１３に記載の方法。 - 【請求項１６】 前記パワーダウン表示が受信された
とき、前記少なくとも１つの周辺装置をスリープモード
に遷移させる過程を有することを特徴とする請求項１３
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5081893A | 1993-04-21 | 1993-04-21 | |
| US08/050,818 | 1993-04-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH075959A true JPH075959A (ja) | 1995-01-10 |
Family
ID=21967632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103340A Pending JPH075959A (ja) | 1993-04-21 | 1994-04-18 | 周辺装置をパワーアップまたはパワーダウンする方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0621526A1 (ja) |
| JP (1) | JPH075959A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845139A (en) * | 1995-06-07 | 1998-12-01 | Advanced Micro Devices, Inc. | System for providing a host computer with access to a memory on a PCMCIA card in a power down mode |
| US20030135676A1 (en) * | 2002-01-17 | 2003-07-17 | Koninklijke Philips Electronics N.V. | Low-power bus interface |
| JP2005168863A (ja) * | 2003-12-12 | 2005-06-30 | Aruze Corp | 遊技機 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4381552A (en) * | 1978-12-08 | 1983-04-26 | Motorola Inc. | Stanby mode controller utilizing microprocessor |
| US4361767A (en) * | 1980-03-24 | 1982-11-30 | National Technical Systems | Apparatus and method for controlling electrical equipment |
| JPS63101896A (ja) * | 1986-10-17 | 1988-05-06 | 株式会社大真空 | 表示装置の遠隔制御方式 |
| JPH0413179A (ja) * | 1990-05-07 | 1992-01-17 | Mitsubishi Electric Corp | 表示制御装置 |
-
1994
- 1994-04-08 EP EP94302508A patent/EP0621526A1/en not_active Withdrawn
- 1994-04-18 JP JP6103340A patent/JPH075959A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0621526A1 (en) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5870613A (en) | Power mangement system for a computer | |
| US6125449A (en) | Controlling power states of a computer | |
| US6438697B2 (en) | Demand-based processor clock frequency switching | |
| US5239652A (en) | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive | |
| US5388265A (en) | Method and apparatus for placing an integrated circuit chip in a reduced power consumption state | |
| US5546568A (en) | CPU clock control unit | |
| EP0666525B1 (en) | Method and apparatus for control of power consumption in a computer system | |
| US5623677A (en) | Apparatus and method for reducing power consumption in a computer system | |
| JP3509232B2 (ja) | コンピュータシステムおよびその電力管理装置 | |
| US6457082B1 (en) | Break event generation during transitions between modes of operation in a computer system | |
| US7685466B2 (en) | BIOS for saving and restoring operational state in the absence of AC power | |
| JPH08328698A (ja) | ポータブルコンピュータ | |
| KR20040033066A (ko) | Ｃｐｕ 파워 다운 방법 및 그 장치 | |
| JPH06502510A (ja) | 電源が限られているコンピュータにおける低速メモリ・リフレッシュ | |
| US6272645B1 (en) | Method and control circuit for waking up a computer system from standby mode | |
| JPH11288334A (ja) | コンピュータ・システムのパワーダウン方法及び装置 | |
| US6477655B1 (en) | System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock | |
| US6865684B2 (en) | Utilization-based power management of a clocked device | |
| KR20040097279A (ko) | 자동 셧다운의 일시적인 사용자 정지 | |
| US7370215B2 (en) | Method and apparatus of self-powering down ATA devices | |
| US5771390A (en) | System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system | |
| WO2005020050A1 (en) | Power conservation in the absence of ac power | |
| JPH075959A (ja) | 周辺装置をパワーアップまたはパワーダウンする方法及び装置 | |
| US10338664B2 (en) | Control module for data retention and method of operating control module | |
| US20050044449A1 (en) | Power button and device wake event processing methods in the absence of AC power |