JPH076038A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、割込み応答の高速化ならびに命
令実行効率の向上を達成し得る情報処理装置を提供する
ことを目的とする。 【構成】 この発明は、割込み検出ユニット６により命
令の実行中に発生した割込み要求を受付け、実行されて
いた命令を中断して命令が使用していた情報ならびに得
られた情報を汎用レジスタ１４ａ，１４ｂに退避保存
し、中断された命令の再開位置を復帰マイクロアドレス
レジスタ１０又はループカウンタ１３にセットし、割込
み処理が終了すると、退避保存されていた情報を復帰し
た後中断された命令を復帰マイクロアドレスレジスタ１
０又はループカウンタ１３の指示に基づいて中断された
時点以降から再開実行するように構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、命令実行時間の長い
命令を実行処理する情報処理装置における割込み応答な
らびに命令実行効率の改善に関する。

【０００２】

【従来の技術】マイクロプロセッサ等の情報処理装置で
は、機械語命令を主記憶装置から読み込み、読み込んだ
機械語命令を内部で実行可能な形式の命令にデコード
し、デコードされた命令を実行処理するという基本的な
動作を繰り返し行いプログラムを実行処理している。

【０００３】このような命令の処理過程において、高機
能な命令を実行処理する場合に、１つの命令の実行処理
に多くの時間がかかり、例えば乗算，除算命令、ビット
フィールド操作命令，キュー操作命令等では数十クロッ
クの時間を要する場合がある。

【０００４】一方、上述したような情報処理装置にあっ
ては、上述したような命令の実行と並行して割込み例外
要因を監視しており、割込み要求が発生した場合には、
発生した割込み要求を受付けるか否かを判断している。
発生した割込み要求を受付ける場合には、現在実行して
いるプログラムを中断して割込み処理を行い、割込み要
求を受付けない場合には現在実行しているプログラムを
続行する。

【０００５】このような割込み制御にあっては、ハード
ウェアリセット、未定義命令などを除いて、命令の実行
中に発生した割込み要求は、実行中の命令を中断して受
付けることができず、実行中の命令が終了した後に受付
けられていた。このため、前述したような数十サイクロ
の時間を要する除算命令等の実行中に割込み要求が発生
した場合には、命令が終了するまで割込み要求は受付け
られず、割込み応答が悪くなっていた。

【０００６】そこで、命令の実行途中であっても割込み
要求を受付けることができる割込み制御方式を採用した
情報処理装置が開発されている。しかしながら、このよ
うな割込み制御方式にあっては、命令の実行途中におい
て割込み要求を受付けて割込み処理を行なった場合に
は、割込み要求を受付けた際に実行されて中断された命
令のそれまでの処理結果は放棄されていた。このため、
中断された命令は再度最初から実行し直さなければなら
ず、命令の実行効率が悪くなっていた。

【０００７】

【発明が解決しようとする課題】以上説明したように、
実行処理時間が長くかかる高機能命令を実行処理する従
来の情報処理装置にあっては、命令の実行中に割込み要
求を受付けることができず、割込み応答の悪化を招いて
いた。また、命令の実行中に割込み要求を受付けること
ができるようにした従来の情報処理装置にあっては、割
込み要求を受付けたことにより中断された命令は再度実
行しなければならなかったので、命令の実行効率の低下
を招いていた。

【０００８】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、命令の実行中
であっても割込み要求の受付を可能にするとともに、割
込み要求を受付けた際に中断された命令を中断されない
場合と同等の処理時間で処理を可能とし、割込み応答の
高速化ならびに命令実行効率の向上を達成し得る情報処
理装置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、実行中の命令の所定の処理
段階において、割込み要求の発生を検出し、発生した割
込み要求が受付け可能な割込み要求であれば、それまで
実行されていた命令を中断して発生した割込み要求を受
付け、中断された命令を再開する際の処理段階を示す指
示情報をセットする割込み要求検出手段と、割込み要求
検出手段によって割込み要求が受付けられると、それま
で実行されていた命令の処理で使用されていた情報及び
それまでの処理によって得られた情報を退避させて保存
する退避保存手段と、割込み要求検出手段によって受付
けられた割込み処理が終了した後、退避保存手段によっ
て退避保存された情報を復帰させる復帰手段と、割込み
要求検出手段によって指示情報がセットされ、セットさ
れた指示情報によって中断された命令を中断された時点
以降から再開実行させる指示を与える指示手段とから構
成される。

【００１０】

【作用】上記構成において、この発明は、命令の実行中
に割込み要求の発生を検出し、発生した割込み要求を受
付ける場合には、それまで実行されていた命令を中断し
てその命令が使用していた情報ならびにそれまでの処理
で得られた情報を退避保存した後割込み要求を受付け、
中断された命令を再開する際の処理段階を示す指示情報
をセットし、割込み処理が終了すると、退避保存されて
いた情報を復帰した後セットされた指示情報に基づいて
中断された命令を中断された時点以降から再開実行する
ようにしている。

【００１１】

【実施例】以下、図面を用いてこの発明の実施例を説明
する。

【００１２】図１はこの発明の一実施例に係わる情報処
理装置の構成を示す図である。図１に示す装置における
一実施例は、除算処理の実行途中で割込み要求を受付け
可能としたものである。

【００１３】図１において、情報処理装置は、システム
バス１に接続されたメモリ２，バスインターフェイスユ
ニット３，命令デコードユニット４を有し、内部バス５
に接続された割込み検出ユニット６，演算ユニット７，
演算制御ユニット８，レジスタファイル９を有して構成
されている。

【００１４】命令デコードユニット４は、復帰マイクロ
アドレス１０を備えており、この復帰マイクロアドレス
は、割込み処理が終了した後に中断された命令を中断さ
れた時点から実行処理する際のマイクロ命令を保持する
レジスタであり、図２に示すように構成されている。

【００１５】図２において、復帰マイクロアドレスレジ
スタ１０は、戻りステート情報を保持するＲＳＴフィー
ルドと、ソースオペランドの種別（レジスタ又はメモ
リ）を示す情報を保持するＳフィールドと、ディスティ
ネーションオペランドの種類を示す情報を保持するＤフ
ィールドと、演算のサイズを示す情報を保持するＳＺフ
ィールドと、オペレーションの内容を示す情報を保持す
るＯＰＣフィールドとから構成されている。

【００１６】図１に戻って、割込み検出ユニット６は、
命令の実行中に割込み要求をモニターして、マイクロ命
令によって予め決められた所定の段階において、発生し
た割込み要求の許可／不許可を判定する。割込み検出ユ
ニット６は、命令の実行途中で割込み要求を受付けた場
合には、割込みプログラム終了後の復帰マイクロアドレ
スが復帰マイクロアドレスレジスタ１０にセットされる
とともに、割込み検出ユニット６に備えられた割込みフ
ラグ１１に割込み受付けを示すフラグをセットする。

【００１７】演算ユニット７は、論理演算ならびに算術
演算を実行するものであり、図３に示すように構成され
ている。

【００１８】図３において、演算ユニット７は、８個の
ラッチ回路Ｌ１〜Ｌ８と、３個のシフタＳ１〜Ｓ３と、
４個のセレクタＳＥ１〜ＳＥ４及びＡＬＵ１２を備え、
３本の内部バスＸ，Ｙ，Ｚとの間でデータの入出力を行
い、演算処理を実行している。

【００１９】図１に戻って、演算制御ユニット８は、演
算ユニット７で実行される演算処理を制御するものであ
り、ループカウンタ１３を備えている。このループカウ
ンタ１３は、除算処理における繰り返し演算の回数がセ
ットされる。

【００２０】レジスタファイル９は、汎用レジスタ群１
４を備えており、汎用レジスタ群１４のうち例えば汎用
レジスタ１４ａ，１４ｂが割込み処理を受付けた際のデ
ータの退避場所に指定される。

【００２１】次に、このように構成された情報処理装置
において、除算処理の途中で割込み要求を受付ける場合
について説明する。

【００２２】除算命令ＤＩＶ ｄｓｔ，ｓｒｃは、ｄｓ
ｔの内容がｓｒｃの内容で符号なし除算され、商がｄｓ
ｔの下位半分に、余りがｄｓｔの上位半分に転送され
る。演算結果にはオーバフローフラグがセットされる。
除算は被除数から除数の引き算をシフト操作で桁をずら
しながら繰り返し行うことにより実行される。例えば１
６ビット÷８ビットではこの繰り返しが８回、３２ビッ
ト÷１６ビットでは１６回必要である。

【００２３】図４（Ａ）は、従来の除算命令の実行サイ
クルを一般化したものを示す図である。

【００２４】図４（Ａ）において（ａ）の期間で、命令
デコードを行い、必要に応じてアドレス計算、メモリリ
ードを行う。ｓｒｃ，ｄｓｔともに単純なレジスタ直接
アドレッシングの場合は、このサイクルは２サイクルで
ある。一方、複雑なアドレッシングモードでしかもｓｒ
ｃがメモリの場合には、このサイクルは最も長くなり、
サイクル数はメモリリードに要するクロック数によって
規定される。

【００２５】（ｂ）のサイクルは、演算実行ステート
で、数ステップのマイクロ命令によって制御される。こ
の（ｂ）のサイクルの中で、（ｃ）のサイクルは１ステ
ップのマイクロ命令で制御され、上述の繰り返し動作を
実行する。

【００２６】割込み要求は、図４（Ｂ）において、
（ａ）及び（ｂ）で示されるサイクル間の中断点（ｇ）
と（ｃ）のサイクルの途中の中断点（ｈ）で受け付け
る。それ以外のサイクルでは命令実行途中の割込みを許
可しない。また、命令実行途中に受け付けるべきでない
割込み要因にはマスクする。

【００２７】（ｇ）点で割込みを受け付けるためには、
直前のサイクルで割込み検出ユニット６によって割込み
チェックを行う。割込み要求がなければそのまま命令実
行を続行する。割込み要求があった場合には、割込みが
許可されて、命令途中の割込みフラグ１１がセットさ
れ、割込み処理が開始される。

【００２８】割込み処理は、途中結果の退避方法によっ
て異なる。

【００２９】補助オペランドを使用する場合は、途中結
果を補助オペランドで指定した場所に退避する。まず、
ｓｒｃアドレス計算結果に基づきメモリから読み出され
たデータを第３オペランドで指定した場所に退避する。
次に、ｄｓｔアドレス計算結果を第４オペランドで指定
した場所に退避する。復帰マイクロアドレスは（ｂ）で
示されるサイクルの先頭である。

【００３０】この時、第３，４オペランドとして汎用レ
ジスタ１４を指定すると、途中割込みのための処理が不
要となる。命令途中の割込みフラグ１１と復帰マイクロ
アドレスレジスタ１０の値を（ｂ）で示されるサイクル
の先頭にセットして退避する。

【００３１】また、割込みフラグ１１ならびに復帰マイ
クロレジスタ１０の内容をプロセッサステータスワード
（ＰＳＷ）に置くようにしておけば、通常の割込み処理
の際に、ＰＳＷ，汎用レジスタが退避されるので、命令
途中の割込みのために特別な処理をする必要がなくな
る。

【００３２】一方、マイクロ命令で指示された記憶領域
に退避する場合には、除算命令中に割込みが発生した場
合の退避先の汎用レジスタ１４をあらかじめ指定する方
式で、割込み処理としては上述した場合と同様である。
また、他の命令ではこの領域を使用しないようにする。

【００３３】通常の割込み処理では、割込み受付け直後
に割込み処理が開始されるが、割込み処理にウェイトを
かけてリソースの退避が終了した後に、割込み処理を開
始する。

【００３４】割込みプログラムからの復帰は、通常の命
令間の割込みと同様に、リターン命令を実行して行う
が、命令をフェッチして最初のステートは実行するが、
命令途中の割込みフラグ１１の値によりリソース復帰処
理を行い、復帰マイクロアドレスレジスタ１０の値を示
す処理から命令を再開する。

【００３５】次に、除算命令実行中の演算ユニット７の
ループ動作によって演算を実行している（ｃ）の期間の
割込み受付けについて述べる。

【００３６】従来では、この期間の割込み受付は禁止さ
れているので、割込み応答の面からは不利であった。

【００３７】まず、除算命令実行中の演算ユニット７の
動作について述べる。

【００３８】除算命令実行中の演算ユニット７は、演算
制御ユニット８によって制御され、演算制御ユニット８
から演算ユニット７への制御信号は、マイクロ命令をデ
コードすることによって得られる。

【００３９】演算ユニット７の動作は、３２ビット÷１
６ビットの場合、まず、除算と被除数を所定のラッチに
ロードする。除数をラッチＬ３に、被除数の下位をラッ
チＬ５に、上位側をラッチＬ７にセットする。演算は除
数と被除数の符号をチェックしながら加／減算を行い、
オーバフローのチェックを行い、被除数を１ビット左シ
フトするという一連の動作の繰り返しである。これを１
６回行う。

【００４０】従来では、１回目の演算実行時に、演算制
御ユニット８内のループカウンタ１３の値を１５に設定
し、０になるまでループを繰り返す。商ビットはシフタ
Ｓ１に追加されていく。最後の演算終了後、まず、剰余
をｄｓｔの上位側に書き込み、最後に商をｄｓｔの下位
側に書き込んで演算終了となる。繰り返し演算実行中
は、除数はラッチＬ３にラッチされ保持されている。被
除数は１ビットずつ左にシフトしながら下位側はラッチ
Ｌ５，Ｌ６，Ｘバスをループし、シフタＳ２の左シフト
によるオーバフロービットはシフタＳ３の上位側ＬＳＢ
に追加される。上位側はラッチＬ７，ＡＬＵ１２，ラッ
チＬ８，Ｚバスをループする。

【００４１】この実施例では、まず、演算制御ユニット
８のループカウンタ１３の設定を６回に設定し、従来法
通りの演算を行う。次のサイクルでは、演算ユニット７
の動作は、従来法通りであるが、同時に割込み検出ユニ
ット６で割込みチェックを行う。また、ループカウンタ
１３を８回に設定する。ここで、割込み要求を検出すれ
ば、次のサイクルから割り込み処理を行う。通常の割込
み処理に対してウェイトをかけ、最初に演算途中結果の
退避を行う。

【００４２】演算途中結果として必要なリソース（退避
情報）は、除数、被除数、商である。したがって、ラッ
チＬ３，Ｌ６，Ｌ８，Ｌ２の内容を退避すればよい。ラ
ッチＬ３に保持された除数はデータレジスタに保持さ
れ、ラッチＬ６、ラッチＬ８，ラッチＬ２の内容につい
ては、機械語命令で指示したディスティネーションアド
レス又は補助オペランドあるいはマイクロ命令で指示し
ている記憶領域に退避される。この時、被除数と商の途
中結果を連結して３２ビット幅のデータとして退避する
ようにすれば、リソースの退避先はｄｓｔだけでよくな
る。

【００４３】このように、除算命令のような実行サイク
ル数の大きい命令の実行途中に割込みを受け付けるよう
にしたため、割込み応答の高速化が期待される。また、
中断時点から命令の実行処理を再開して、命令自体の実
行サイクル数を従来と同じ長さに抑えたので、命令実行
効率が下がるのを防止することができる。

【００４４】

【発明の効果】以上説明したように、この発明によれ
ば、命令の実行中に割込み要求の受付けを可能にすると
ともに、割込み受け付けによって中断された命令を中断
された時点から再開実行するようにしたので、割込み応
答性を向上させることができるとともに、命令の実行効
率を向上させることができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる情報処理装置の構
成を示す図である。

【図２】図１に示す復帰マイクロアドレスレジスタの構
成を示す図である。

【図３】図１に示す演算ユニットの構成を示す図であ
る。

【図４】除算命令の実行サイクルを示す図である。

【符号の説明】

４ 命令デコードユニット ６ 割込み検出ユニット ７ 演算ユニット ８ 演算制御ユニット １０ 復帰マイクロアドレスレジスタ １１ 割込みフラグ １３ ループカウンタ １４ 汎用レジスタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 実行中の命令の所定の処理段階におい
   て、割込み要求の発生を検出し、発生した割込み要求が
   受付け可能な割込み要求であれば、それまで実行されて
   いた命令を中断して発生した割込み要求を受付け、中断
   された命令を再開する際の処理段階を示す指示情報をセ
   ットする割込み要求検出手段と、 割込み要求検出手段によって割込み要求が受付けられる
   と、それまで実行されていた命令の処理で使用されてい
   た情報及びそれまでの処理によって得られた情報を退避
   させて保存する退避保存手段と、 割込み要求検出手段によって受付けられた割込み処理が
   終了した後、退避保存手段によって退避保存された情報
   を復帰させる復帰手段と、 割込み検出手段によって指示情報がセットされ、セット
   された指示情報によって中断された命令を中断された時
   点以降から再開実行させる指示を与える指示手段とを有
   することを特徴とする情報処理装置。
2. 【請求項２】 前記退避保存手段は、退避保存する情報
   を機械語命令により指示されたアドレスで指定される記
   憶領域に退避保存させることを特徴とする請求項１記載
   の情報処理装置。
3. 【請求項３】 前記退避保存手段は、退避保存する情報
   を機械語命令により指示された補助オペランドで指定さ
   れる記憶領域に退避保存させることを特徴とする請求項
   １記載の情報処理装置。
4. 【請求項４】 前記退避保存手段は、退避保存する情報
   をマイクロ命令により指定された記憶領域に退避保存さ
   せることを特徴とする請求項１記載の情報処理装置。
5. 【請求項５】 前記退避保存手段は、退避保存する情報
   を機械語命令により指示されたアドレス又は補助オペラ
   ンドで指定される記憶領域あるいはマイクロ命令により
   指定される記憶領域に選択的に退避保存させることを特
   徴とする請求項１記載の情報処理装置。