JPH076047A - 2ビット誤りを訂正する誤り訂正特性符号の生成方法。 - Google Patents
2ビット誤りを訂正する誤り訂正特性符号の生成方法。Info
- Publication number
- JPH076047A JPH076047A JP5179751A JP17975193A JPH076047A JP H076047 A JPH076047 A JP H076047A JP 5179751 A JP5179751 A JP 5179751A JP 17975193 A JP17975193 A JP 17975193A JP H076047 A JPH076047 A JP H076047A
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- column
- characteristic
- characteristic code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 238000003491 array Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】電子計算機や通信システムに於けるビット処理
で発生する2ビットまでのビット誤りの訂正を高速で行
うために論理演算を主とする方法によりビット列の長さ
が大きくなるほど長さの比率が小さくなる高効率で簡易
な2ビット誤りを訂正する誤り訂正特性符号を生成する
方法。 【構成】2進法の加算、乗算、及び排他的論理和を作る
回路。
で発生する2ビットまでのビット誤りの訂正を高速で行
うために論理演算を主とする方法によりビット列の長さ
が大きくなるほど長さの比率が小さくなる高効率で簡易
な2ビット誤りを訂正する誤り訂正特性符号を生成する
方法。 【構成】2進法の加算、乗算、及び排他的論理和を作る
回路。
Description
【0001】
【産業上の利用分野】電子計算機に於けるビット列の2
ビットまでの誤りの訂正。
ビットまでの誤りの訂正。
【0002】
【従来の技術】ビット列の2ビットまでの誤りを訂正す
る簡易な符号と方法がない。
る簡易な符号と方法がない。
【0003】
【発明が解決しようとする課題】電子計算機に於けるビ
ット処理で発生する2ビットまでの誤りを訂正する、論
理演算を主とする、ビット列の長さが大きくなるほど長
さの比率が小さくなる高効率で簡易な符号の生成方法。
ット処理で発生する2ビットまでの誤りを訂正する、論
理演算を主とする、ビット列の長さが大きくなるほど長
さの比率が小さくなる高効率で簡易な符号の生成方法。
【0004】
【課題を解決するための手段】図1に於いて、まず、ビ
ット列(1)の位置符号(2)から配列符号(3)を作
り、その配列符号からビット行列(4)を作る。そし
て、(4)の各列に対するEORにより第1列特性符号
から順次、最終列特性符号までを作る(5)。そして、
(5)から第1組特性符号(6)、第2組特性符号
(7)、最終組特性符号(8)を作り、それらを連結し
て誤り訂正特性符号(9)を作る。次に、(1)に於い
て2ビット誤りが発生したビット列(10)の誤り訂正
特性符号(11)を作り、(9)と(11)から比較符
号(12)を作る。
ット列(1)の位置符号(2)から配列符号(3)を作
り、その配列符号からビット行列(4)を作る。そし
て、(4)の各列に対するEORにより第1列特性符号
から順次、最終列特性符号までを作る(5)。そして、
(5)から第1組特性符号(6)、第2組特性符号
(7)、最終組特性符号(8)を作り、それらを連結し
て誤り訂正特性符号(9)を作る。次に、(1)に於い
て2ビット誤りが発生したビット列(10)の誤り訂正
特性符号(11)を作り、(9)と(11)から比較符
号(12)を作る。
【0005】
【作用】まず、誤り訂正特性符号について、 1)ビット列の長さに対するその長さの比率はビット列
の長さが大きくなるほど小さくなる。その比率を表1で
示す。 次に、比較符号を使用した2ビットまでの誤りの訂正
は、 2)ビット列に於ける2ビットまでのビット誤りが発生
すると比較符号のどれかの桁が1で、2ビットまでのビ
ット誤りがなければすべての桁は0であることによりビ
ット誤りを検証する。 3)そして、比較符号に於ける第1組特性符号から最終
組特性符号の各々に相当する部分でその最高位の桁が1
のものはビット誤りの発生したビット列の2個、又は1
個のビット位置を表す位置符号になり、その位置符号の
示すビット位置のビット符号を補の2進数にすれば2
個、又は1個のビット誤りを訂正できる。 4)次に、再度、上記3)によってビット誤りを訂正し
たビット列から誤り訂正特性符号を作る。そして、上記
2)、3)を行うことによって、残り1ビットの誤りが
あれば、そのビット誤りを検証し訂正する。
の長さが大きくなるほど小さくなる。その比率を表1で
示す。 次に、比較符号を使用した2ビットまでの誤りの訂正
は、 2)ビット列に於ける2ビットまでのビット誤りが発生
すると比較符号のどれかの桁が1で、2ビットまでのビ
ット誤りがなければすべての桁は0であることによりビ
ット誤りを検証する。 3)そして、比較符号に於ける第1組特性符号から最終
組特性符号の各々に相当する部分でその最高位の桁が1
のものはビット誤りの発生したビット列の2個、又は1
個のビット位置を表す位置符号になり、その位置符号の
示すビット位置のビット符号を補の2進数にすれば2
個、又は1個のビット誤りを訂正できる。 4)次に、再度、上記3)によってビット誤りを訂正し
たビット列から誤り訂正特性符号を作る。そして、上記
2)、3)を行うことによって、残り1ビットの誤りが
あれば、そのビット誤りを検証し訂正する。
【0006】
【実施例】図2で、ビット列(1)に於いて、2ビット
誤りが発生してビット列(10)になった場合の2ビッ
ト誤りの訂正を示す。まず、(1)の誤り訂正特性符号
(9)と(10)の誤り訂正特性符号(11)から比較
符号(12)を作る。次に、その(12)の第1組特性
符号、及び最終組特性符号に相当する部分の(13)、
(14)がビット誤りのビット位置を表す位置符号にな
るから、それらの示す(10)のビット位置のビット符
号をそれぞれの補の2進数にすれば(1)に訂正され
る。
誤りが発生してビット列(10)になった場合の2ビッ
ト誤りの訂正を示す。まず、(1)の誤り訂正特性符号
(9)と(10)の誤り訂正特性符号(11)から比較
符号(12)を作る。次に、その(12)の第1組特性
符号、及び最終組特性符号に相当する部分の(13)、
(14)がビット誤りのビット位置を表す位置符号にな
るから、それらの示す(10)のビット位置のビット符
号をそれぞれの補の2進数にすれば(1)に訂正され
る。
【0007】
【発明の効果】電子計算機に於けるビット処理で2ビッ
トまでの誤りの訂正を論理演算を主とする回路構成によ
りビット列の長さが大きくなるほどその長さの比率が小
さくなる高効率で簡易な符号により行うことができる。
トまでの誤りの訂正を論理演算を主とする回路構成によ
りビット列の長さが大きくなるほどその長さの比率が小
さくなる高効率で簡易な符号により行うことができる。
【図1】本方法の構成を示すブロック図で、上部が構成
の各要素を示すブロック図で、その下部が16ビットの
ビット列の例でその各要素を示したブロック図である。
の各要素を示すブロック図で、その下部が16ビットの
ビット列の例でその各要素を示したブロック図である。
【図2】16ビットのビット列で2ビット誤りの訂正の
方法を示すブロック図である。
方法を示すブロック図である。
(1)はビット列 (2)は位置符号 (3)は配列符号 (4)はビット行列 (5)は列特性符号 (6)は第1組特性符号 (7)は第2組特性符号 (8)は最終組特性符号 (9)は誤り訂正特性符号 (10)はビット列 (11)は誤り訂正特性符号 (12)は比較符号 (13)は位置符号 (14)は位置符号
Claims (1)
- 【請求項1】 1)まず、長さが2のn乗のビット列に対してそのビッ
ト位置に一定の方向に順序を定め、起点から順次、各々
のビット位置に対応する同一桁数で最高位の桁が1で、
あとの桁は2進法ですべて0の2進数で、n=3ならば
1000のように表示する桁数が(n+1)桁の2進数
からビット位置の順序で順次、2進法で1を加算して1
001、1010のように表示する同一桁数の(n+
1)桁の2進数を作る(位置符号と呼ぶ)。そして、そ
の位置符号にそのビット位置のビット符号の0、又は1
を2進法の乗算によって0000、1010のように表
示する、位置符号と同一桁数の(n+1)桁の2進数を
作る(配列符号と呼ぶ)。 2)次に、配列符号を位置符号の順序で桁の位取りを同
順にして順次、縦に並べて行列にしたものを作る(ビッ
ト行列と呼ぶ)。 3)そして、まず、ビット行列の縦の各々の列の2進数
を各々のビット列としそのビット列に対して上記1)に
よって位置符号と配列符号を作り、その位置符号の桁の
位取りと同順にしてすべての配列符号の排他的論理和
(EOR)の(n+1)桁の2進数を作る(列特性符号
と呼ぶ)。そして、ビット行列の各々の列に対応する列
特性符号を最高位の列から順次、下位の列の列特性符号
を、第1列特性符号、第2列特性符号、第3列特性符号
と呼び、最終列の列特性符号を最終列特性符号と呼ぶ。 4)そして、各々の列特性符号の(n+1)桁の位取り
を同順にして、第1列特性符号から最終列特性符号まで
の列特性符号を順次、2個づつの列特性符号の組で分割
する。そのとき、もし列特性符号の個数が奇数のときは
最終の組として最終列特性符号と(n+1)桁がすべて
0の符号とにする。そして、その各々の組の2個の列特
性符号のEORを作る(組特性符号と呼ぶ)。 5)このようにして、第1列特性符号と第2列特性符号
とのEOR(第1組特性符号と呼ぶ)、第3列特性符号
と第4列特性符号とのEOR(第2組特性符号と呼ぶ)
のように順次、最終の組まで、組特性符号を作る。そし
て、その第1組特性符号、第2組特性符号、そして順
次、最終組特性符号までのすべての組特性符号を横に連
結した符号を作り、誤り訂正特性符号と呼ぶ。 6)そして、ビット列に於いて2ビットまでの誤りが発
生する前と発生した後の誤り訂正特性符号を桁の位取り
を同順にしてEORを作り(比較符号と呼ぶ)、その比
較符号を使用して2ビットまでのビット誤りを訂正す
る。 上記を特徴とする誤り訂正特性符号の生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179751A JPH076047A (ja) | 1993-06-14 | 1993-06-14 | 2ビット誤りを訂正する誤り訂正特性符号の生成方法。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179751A JPH076047A (ja) | 1993-06-14 | 1993-06-14 | 2ビット誤りを訂正する誤り訂正特性符号の生成方法。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH076047A true JPH076047A (ja) | 1995-01-10 |
Family
ID=16071244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5179751A Pending JPH076047A (ja) | 1993-06-14 | 1993-06-14 | 2ビット誤りを訂正する誤り訂正特性符号の生成方法。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076047A (ja) |
-
1993
- 1993-06-14 JP JP5179751A patent/JPH076047A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103451A (en) | Parallel cyclic redundancy check circuit | |
| TWI782215B (zh) | 減少多位元錯誤校正碼的邏輯的系統與方法 | |
| CN107239362B (zh) | 一种并行crc校验码的计算方法及系统 | |
| KR880014463A (ko) | 리드-솔로몬 에러 보정 코드 엔코더 | |
| JP2002074862A5 (ja) | ||
| EP0204576A2 (en) | Apparatus for and methods of decoding a BCH code | |
| US3571795A (en) | Random and burst error-correcting systems utilizing self-orthogonal convolution codes | |
| US20020188909A1 (en) | Symbol level error correction codes which protect against memory chip and bus line failures | |
| US7085988B1 (en) | Hashing system utilizing error correction coding techniques | |
| KR950009434A (ko) | 순환 여유검사(crc) 동기 장치 | |
| US20030046635A1 (en) | High-efficiency error detection and/or correction code | |
| JPH076047A (ja) | 2ビット誤りを訂正する誤り訂正特性符号の生成方法。 | |
| US5671238A (en) | Method and circuitry for generating r-bit parallel CRC code for an l-bit data source | |
| CN1101022C (zh) | 出错位组计算装置 | |
| JPH06168149A (ja) | 2ビット誤りを訂正する誤り特性符号の生成方法。 | |
| TWI226758B (en) | Encoding method and apparatus for cross interleaved cyclic codes | |
| CN1167373A (zh) | 用在里德-所罗门解码器中的多项式求值器 | |
| JPH07114480A (ja) | 2ビット訂正符号の生成方法。 | |
| JPH06342380A (ja) | ビット行列特性符号による2ビット誤り検証訂正方法。 | |
| JPH0683656A (ja) | 多ビット誤り検証符号の生成方法。 | |
| JP2622957B2 (ja) | Bch符号の符号化及び復号化方法 | |
| JPS61277230A (ja) | 誤り検出訂正符号発生方式 | |
| WO2015133095A1 (ja) | パリティ検査符号生成装置、符号化方法、符号化装置および記録媒体 | |
| US6405343B1 (en) | ECC Q-parity checkbyte indexing | |
| CN116048868B (zh) | 代码生成方法、装置、设备和存储介质 |