JPH0760885B2 - メモリー素子の製造方法 - Google Patents
メモリー素子の製造方法Info
- Publication number
- JPH0760885B2 JPH0760885B2 JP62254616A JP25461687A JPH0760885B2 JP H0760885 B2 JPH0760885 B2 JP H0760885B2 JP 62254616 A JP62254616 A JP 62254616A JP 25461687 A JP25461687 A JP 25461687A JP H0760885 B2 JPH0760885 B2 JP H0760885B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- memory device
- lead phthalocyanine
- vapor deposition
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は情報記録に用いられるもので、特に電気的に入
出力を可能とするメモリー素子に関するものである。
出力を可能とするメモリー素子に関するものである。
従来の技術 現在メモリー素子はSi半導体技術の進歩により、大容量
化が進み、その集積度も限界に近づきつつある。この限
界は固体内で電子がバンドを形成し、空間的な広がりを
もつため、物理的加工により微細化が必要なためであ
る。
化が進み、その集積度も限界に近づきつつある。この限
界は固体内で電子がバンドを形成し、空間的な広がりを
もつため、物理的加工により微細化が必要なためであ
る。
そこで有機物を用いてスイッチング素子を作成すること
が試みられている。種々の有機物のなかでフタロシアニ
ンはその熱的安定性と光電導性に注目され数多くの研究
がなされている。フタロシアニンは中心金属としてCu、
Fe、Co、Ni、Zn等多くの種類が知られ、平面的な分子の
構造をしているが、鉛フタロシアニンは鉛原子の原子半
径が大きい為、平面構造を取らず、鉛原子を頂点とした
コーン状の形をしている。この為、電気的特性も特徴を
有している。即ち中心金属が重なって積層した単斜晶系
構造を有し、この場合には一次元的な電動性を示す事が
報告されている（フィジクス レターズ:Physics Lett
ers、Vol.45A、No.4、P345、1973）。またスイッチング
現象については昇華法による薄膜についての報告があ
り、電解に誘起されたorder−disorder transitionに
よるものと説明されており、鉛フタロシアニンの抵抗は
三つの状態；低抵抗状態（on状態）、中間状態、高抵抗
状態（off状態）が有り、電界により低抵抗状態から高
抵抗状態へスイッチングすることが報告されている。
が試みられている。種々の有機物のなかでフタロシアニ
ンはその熱的安定性と光電導性に注目され数多くの研究
がなされている。フタロシアニンは中心金属としてCu、
Fe、Co、Ni、Zn等多くの種類が知られ、平面的な分子の
構造をしているが、鉛フタロシアニンは鉛原子の原子半
径が大きい為、平面構造を取らず、鉛原子を頂点とした
コーン状の形をしている。この為、電気的特性も特徴を
有している。即ち中心金属が重なって積層した単斜晶系
構造を有し、この場合には一次元的な電動性を示す事が
報告されている（フィジクス レターズ:Physics Lett
ers、Vol.45A、No.4、P345、1973）。またスイッチング
現象については昇華法による薄膜についての報告があ
り、電解に誘起されたorder−disorder transitionに
よるものと説明されており、鉛フタロシアニンの抵抗は
三つの状態；低抵抗状態（on状態）、中間状態、高抵抗
状態（off状態）が有り、電界により低抵抗状態から高
抵抗状態へスイッチングすることが報告されている。
発明が解決しようとする問題点 しかしながら上記従来例では、薄膜作成条件と特性の関
係については述べられておらず、特にメモリー現象を示
す条件については明らかにされていない。
係については述べられておらず、特にメモリー現象を示
す条件については明らかにされていない。
本発明者らは真空蒸着法による鉛フタロシアニン薄膜作
成条件とスイッチング現象について検討し、安定したス
イッチング現象のえられることを見いだした。
成条件とスイッチング現象について検討し、安定したス
イッチング現象のえられることを見いだした。
本発明は上記知見に基づき、超微細化、高集積化が可能
なメモリー素子を提供することを目的とするものであ
る。
なメモリー素子を提供することを目的とするものであ
る。
問題点を解決するための手段 本発明は上記目的を達成するもので、基板を用意する工
程と、前記基板の一方の面に電極を設ける工程と、前記
基板の他方の面に５Å/sec以上30Å/sec以下の蒸着速度
で鉛フタロシアニンを真空蒸着して鉛フタロシアニン薄
膜を形成する工程と、前記鉛フタロシアニン薄膜の前記
基板とは反対側の面に電極を形成する工程とを有するメ
モリー素子の製造方法である。
程と、前記基板の一方の面に電極を設ける工程と、前記
基板の他方の面に５Å/sec以上30Å/sec以下の蒸着速度
で鉛フタロシアニンを真空蒸着して鉛フタロシアニン薄
膜を形成する工程と、前記鉛フタロシアニン薄膜の前記
基板とは反対側の面に電極を形成する工程とを有するメ
モリー素子の製造方法である。
作 用 本発明は鉛フタロシアニン薄膜のような有機分子を用い
ており、有機分子は固体内で電子が極在化しているた
め、超微細化、高集積化が可能なメモリー素子を実現す
ることができる。
ており、有機分子は固体内で電子が極在化しているた
め、超微細化、高集積化が可能なメモリー素子を実現す
ることができる。
実施例 以下に本発明の実施例を詳細に説明する。
本発明の一実施例におけるメモリー素子は、ガラスなど
の絶縁性基板上に予め金等の金属を電極として作成し、
このうえに真空蒸着法により鉛フタロシアニン薄膜を形
成する。次いで対電極を設置してメモリー素子が形成さ
れる。この時良好なスイッチング特性を実現するために
は鉛フタロシアニンの蒸着条件が重要であり、本発明者
らは蒸着時、基板温度を室温に保ち、蒸着速度を５Å/s
ec以上とした場合に特に良好な特性が得られることを見
いだした。以下スイッチング及び作成法についてさらに
詳しく説明する。
の絶縁性基板上に予め金等の金属を電極として作成し、
このうえに真空蒸着法により鉛フタロシアニン薄膜を形
成する。次いで対電極を設置してメモリー素子が形成さ
れる。この時良好なスイッチング特性を実現するために
は鉛フタロシアニンの蒸着条件が重要であり、本発明者
らは蒸着時、基板温度を室温に保ち、蒸着速度を５Å/s
ec以上とした場合に特に良好な特性が得られることを見
いだした。以下スイッチング及び作成法についてさらに
詳しく説明する。
市販の鉛フタロシアニンを真空中で昇華精製したものを
原料とし、石英ルツボに入れてタングステンヒーターで
加熱することにより真空蒸着を行った。蒸着時のルツボ
温度を制御することにより蒸着速度を制御した。蒸着時
の真空度は10-6Torrとした。蒸着基板としてはガラスを
用い、フタロシアニン蒸着前に予め電極として金を蒸着
法により作成し、その上に鉛フタロシアニン蒸着膜を形
成した。鉛フタロシアニン蒸着膜の厚さは5000−10000
Åとした。この上に対向電極として金を蒸着してサンド
イッチ型素子を形成した。蒸着速度、および基板温度を
種々変化させた場合について検討した結果、基板温度を
室温とし、蒸着速度を５Å/SEC以上の条件で作成した場
合に良好なスイッチング特性がえられることが明らかに
なった。電極幅1mm、鉛フタロシアニン膜厚を7000Å、
蒸着速度10Å/secで作成した素子のＶ−Ｉ特性を図に示
す。電圧印加初期時に108ohm cmの高抵抗状態にあった
ものが、電界強度約５×105V付近で非直線性が著しくな
り、スイッチングをおこして105ohm cmの低抵抗状態と
なる（Ｏ−Ａ−Ｂ−Ｃ−Ｏ）。この状態は電界を０とし
ても保持され、この事は再び同方向に電界を印加すると
低抵抗状態のＶ−１特性を示す（Ｏ−Ｃ−Ｏ）ことから
確認された。次いで逆方向に電界を印加してゆくと106o
hm cmから高抵抗状態へスイッチングする（Ｏ−Ｄ−Ｅ
−Ｆ−Ｏ）尚蒸着速度を５Å/sec以下の低速で蒸着した
場合には安定した高抵抗状態が得られにくい、基板温度
を250℃迄の範囲で変化させた結果、温度の上昇にとも
なって、スイッチングを示さない三斜晶系の結晶構造が
成長し、良好なスイッチング特性は得られなかった。
原料とし、石英ルツボに入れてタングステンヒーターで
加熱することにより真空蒸着を行った。蒸着時のルツボ
温度を制御することにより蒸着速度を制御した。蒸着時
の真空度は10-6Torrとした。蒸着基板としてはガラスを
用い、フタロシアニン蒸着前に予め電極として金を蒸着
法により作成し、その上に鉛フタロシアニン蒸着膜を形
成した。鉛フタロシアニン蒸着膜の厚さは5000−10000
Åとした。この上に対向電極として金を蒸着してサンド
イッチ型素子を形成した。蒸着速度、および基板温度を
種々変化させた場合について検討した結果、基板温度を
室温とし、蒸着速度を５Å/SEC以上の条件で作成した場
合に良好なスイッチング特性がえられることが明らかに
なった。電極幅1mm、鉛フタロシアニン膜厚を7000Å、
蒸着速度10Å/secで作成した素子のＶ−Ｉ特性を図に示
す。電圧印加初期時に108ohm cmの高抵抗状態にあった
ものが、電界強度約５×105V付近で非直線性が著しくな
り、スイッチングをおこして105ohm cmの低抵抗状態と
なる（Ｏ−Ａ−Ｂ−Ｃ−Ｏ）。この状態は電界を０とし
ても保持され、この事は再び同方向に電界を印加すると
低抵抗状態のＶ−１特性を示す（Ｏ−Ｃ−Ｏ）ことから
確認された。次いで逆方向に電界を印加してゆくと106o
hm cmから高抵抗状態へスイッチングする（Ｏ−Ｄ−Ｅ
−Ｆ−Ｏ）尚蒸着速度を５Å/sec以下の低速で蒸着した
場合には安定した高抵抗状態が得られにくい、基板温度
を250℃迄の範囲で変化させた結果、温度の上昇にとも
なって、スイッチングを示さない三斜晶系の結晶構造が
成長し、良好なスイッチング特性は得られなかった。
以上実施例に示したように、基板温度を室温とし蒸着速
度を５Å/sec以上としたときに安定したスイッチング特
性が得られる。一方あまり蒸着速度がおおきすぎると膜
質が悪くなりピンホールが出来てショートの原因になる
など好ましくない。従って蒸着速度の上限は30Å/sec程
度である。
度を５Å/sec以上としたときに安定したスイッチング特
性が得られる。一方あまり蒸着速度がおおきすぎると膜
質が悪くなりピンホールが出来てショートの原因になる
など好ましくない。従って蒸着速度の上限は30Å/sec程
度である。
発明の効果 以上要するに本発明は、基板上に５Å/sec以上30Å/sec
以下の蒸着速度で鉛フタロシアニンを真空蒸着して鉛フ
タロシアニン薄膜を形成する工程を有し、二つの電極の
間に鉛フタロシアニン薄膜を挾持したメモリー素子を提
供するもので、有機分子によりスイッチング作用を可能
とし、超微細化が実現できる利点を有する。
以下の蒸着速度で鉛フタロシアニンを真空蒸着して鉛フ
タロシアニン薄膜を形成する工程を有し、二つの電極の
間に鉛フタロシアニン薄膜を挾持したメモリー素子を提
供するもので、有機分子によりスイッチング作用を可能
とし、超微細化が実現できる利点を有する。
第１図は本発明の一実施例における鉛フタロシアニンを
用いたメモリー素子の電流−電圧特性図である。
用いたメモリー素子の電流−電圧特性図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅川 史朗 神奈川県川崎市多摩区東三田３丁目10番１ 号 松下技研株式会社内 審査官 内野 春喜 (56)参考文献 特開 昭56−124277（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板を用意する工程と、前記基板の一方の
面に電極を設ける工程と、前記基板の他方の面に５Å/s
ec以上30Å/sec以下の蒸着速度で鉛フタロシアニンを真
空蒸着して鉛フタロシアニン薄膜を形成する工程と、前
記鉛フタロシアニン薄膜の前記基板とは反対側の面に電
極を形成する工程とを有するメモリー素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254616A JPH0760885B2 (ja) | 1987-10-12 | 1987-10-12 | メモリー素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254616A JPH0760885B2 (ja) | 1987-10-12 | 1987-10-12 | メモリー素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198257A JPH0198257A (ja) | 1989-04-17 |
| JPH0760885B2 true JPH0760885B2 (ja) | 1995-06-28 |
Family
ID=17267510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254616A Expired - Lifetime JPH0760885B2 (ja) | 1987-10-12 | 1987-10-12 | メモリー素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760885B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124277A (en) * | 1980-03-05 | 1981-09-29 | Ricoh Co Ltd | Photovoltaic element using organic compound |
-
1987
- 1987-10-12 JP JP62254616A patent/JPH0760885B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0198257A (ja) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071426A (en) | Method of making high resistance cermet film | |
| US7214632B2 (en) | Using selective deposition to form phase-change memory cells | |
| JP2919306B2 (ja) | 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極 | |
| JP4772188B2 (ja) | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 | |
| JPH02308226A (ja) | 液晶表示装置 | |
| TW201800602A (zh) | 含氮之相關電子材料元件之製造 | |
| Gayakvad et al. | Spinel ferrites for resistive random access memory applications | |
| TW200805633A (en) | Memory cell with memory material insulation and manufacturing method | |
| JPS63237470A (ja) | 半導体デバイス | |
| US3503030A (en) | Indirectly-heated thermistor | |
| US7473612B2 (en) | Method for fabricating a variable-resistance element including heating a RMCoO3 perovskite structure in an oxygen atmosphere | |
| JPH05190877A (ja) | ダイオード素子の製造方法 | |
| JPH0760885B2 (ja) | メモリー素子の製造方法 | |
| JP2007084935A (ja) | ＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法、及び該非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子 | |
| US3674552A (en) | Method of producing semiconductor components on a magnetic substrate | |
| US3999203A (en) | Josephson junction device having intermetallic in electrodes | |
| JPH10316495A (ja) | 強誘電体およびメモリ素子ならびにそれらの製造方法 | |
| JPH0258264A (ja) | メモリー素子 | |
| US3906537A (en) | Solid state element comprising semi-conductive glass composition exhibiting negative incremental resistance and threshold switching | |
| KR100769201B1 (ko) | 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자 | |
| JP5900872B2 (ja) | 電子デバイスおよび電子デバイスの作製方法 | |
| JPH08288563A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH0936317A (ja) | メモリ素子およびその製造方法 | |
| JPH0258240A (ja) | 鉛フタロシアニン多層膜の製法 | |
| JPH11274597A (ja) | 磁気抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |