JPH0760991B2 - デジタル位相移動装置 - Google Patents
デジタル位相移動装置Info
- Publication number
- JPH0760991B2 JPH0760991B2 JP1085634A JP8563489A JPH0760991B2 JP H0760991 B2 JPH0760991 B2 JP H0760991B2 JP 1085634 A JP1085634 A JP 1085634A JP 8563489 A JP8563489 A JP 8563489A JP H0760991 B2 JPH0760991 B2 JP H0760991B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase shifter
- quadrature
- digital
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/08—Networks for phase shifting
Landscapes
- Complex Calculations (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は実数と虚数の構成要素の複素サンプルを位相移
動する新規なデジタル位相移動装置、特に所定の位相角
でベクトルを回転したい場合に、種々の形式のデジタル
数値処理で使用される高速デジタル位相移動装置に関す
るものである。
動する新規なデジタル位相移動装置、特に所定の位相角
でベクトルを回転したい場合に、種々の形式のデジタル
数値処理で使用される高速デジタル位相移動装置に関す
るものである。
［従来の技術］ 今迄、実数と虚数の構成要素から成る入力複素サンプル
を追跡する装置では、デジタルに位相の移動がなされて
来た。そして、デジタル位相移動を達成する装置には、
基本的に４回の乗算ステツプを実行する高速デジタル・
プロセツサが使用されて来た。乗算により達成される位
相移動は、利用可能なプロセツサによつても、又専用の
乗算器によつても可能である。そのため、従来の乗算装
置よりも高速で廉価である新規なデジタル位相移動装置
が求められている。
を追跡する装置では、デジタルに位相の移動がなされて
来た。そして、デジタル位相移動を達成する装置には、
基本的に４回の乗算ステツプを実行する高速デジタル・
プロセツサが使用されて来た。乗算により達成される位
相移動は、利用可能なプロセツサによつても、又専用の
乗算器によつても可能である。そのため、従来の乗算装
置よりも高速で廉価である新規なデジタル位相移動装置
が求められている。
［発明が解決しようとする課題］ 本発明の主要な目的は、新規な高速位相デジタル移動装
置を提供することにある。又、他の主要な目的は、位相
変調や位相復調に使用され、実数と虚数の構成要素から
成る複素サンプルを追跡する新規なデジタル位相移動装
置を提供することにある。
置を提供することにある。又、他の主要な目的は、位相
変調や位相復調に使用され、実数と虚数の構成要素から
成る複素サンプルを追跡する新規なデジタル位相移動装
置を提供することにある。
本発明の他の目的は、より少ない論理素子から成る新規
がデジタル位相移動装置を提供することにある。
がデジタル位相移動装置を提供することにある。
本発明の他の一般的目的は、複雑な基本帯域信号の位相
エラーを補償するための高速デジタル位相移動装置を提
供することにある。
エラーを補償するための高速デジタル位相移動装置を提
供することにある。
更に、他の一般的目的は、ルツクアツプテーブルや乗算
器を必要とせずに、デジタル信号を可干渉的に検知する
デジタル位相移動装置を提供することにある。
器を必要とせずに、デジタル信号を可干渉的に検知する
デジタル位相移動装置を提供することにある。
［課題を解決するための手段及び作用］ この課題を解決するために、本発明のデジタル位相移動
装置は、デジタル数で位相コマンドを受け取る位相コマ
ンド・レジスタと、基本帯域データを表わす複素数の実
数要素と虚数要素とを受け取る同相レジスタ及び直角位
相レジスタと、前記同相及び直角位相レジスタと前記位
相コマンド・レジスタとに接続し、前記実数要素と虚数
要素との位相を移動する直角位相移動器と、前記位相コ
マンド・レジスタに接続し、位相コマンドを受け取つて
複数のプラス及びマイナスの位相移動コマンド・ビツト
を発生するコマンド・マツプ手段と、前記プラス又はマ
イナス位相移動コマンド・ビツトと前記直角位相移動器
の出力とに接続し、直列に接続されて所定角のプラス又
はマイナスの位相移動を行う複数のプラス・マイナス位
相移動器とを備え、 前記複数のプラス・マイナス位相移動器の前記所定角の
位相移動は、直列接続された前段の位相移動角のほぼ半
分の因数で減少し、前記コマンド・マツプ手段からの位
相移動コマンド・ビツトに基づく、直列接続された前記
複数のプラス・マイナス位相移動器の個々の位相移動器
による加算又は減算によつて、前記受け取つた実数要素
と虚数要素との所望の位相移動を小型化されたハードウ
エア回路で達成することを特徴とする。
装置は、デジタル数で位相コマンドを受け取る位相コマ
ンド・レジスタと、基本帯域データを表わす複素数の実
数要素と虚数要素とを受け取る同相レジスタ及び直角位
相レジスタと、前記同相及び直角位相レジスタと前記位
相コマンド・レジスタとに接続し、前記実数要素と虚数
要素との位相を移動する直角位相移動器と、前記位相コ
マンド・レジスタに接続し、位相コマンドを受け取つて
複数のプラス及びマイナスの位相移動コマンド・ビツト
を発生するコマンド・マツプ手段と、前記プラス又はマ
イナス位相移動コマンド・ビツトと前記直角位相移動器
の出力とに接続し、直列に接続されて所定角のプラス又
はマイナスの位相移動を行う複数のプラス・マイナス位
相移動器とを備え、 前記複数のプラス・マイナス位相移動器の前記所定角の
位相移動は、直列接続された前段の位相移動角のほぼ半
分の因数で減少し、前記コマンド・マツプ手段からの位
相移動コマンド・ビツトに基づく、直列接続された前記
複数のプラス・マイナス位相移動器の個々の位相移動器
による加算又は減算によつて、前記受け取つた実数要素
と虚数要素との所望の位相移動を小型化されたハードウ
エア回路で達成することを特徴とする。
ここで、前記直角位相移動器は、各々が各同相及び直角
位相ビツトを移動する複数の排他的OR回路を備える。
位相ビツトを移動する複数の排他的OR回路を備える。
又、前記プラス・マイナス位相移動器の各々は、各々が
各同相及び直角位相ビツトを移動する複数の排他的OR回
路を備える。
各同相及び直角位相ビツトを移動する複数の排他的OR回
路を備える。
そこで、前記プラス・マイナス位相移動器は、直列に接
続した複数の位相移動器の数がＮの場合、複素入力数を
±TAN-1（1/2N）に等しい次数だけシフトする。ここ
で、Ｎは５より大きいことが好ましく、特に６から８が
好ましい。
続した複数の位相移動器の数がＮの場合、複素入力数を
±TAN-1（1/2N）に等しい次数だけシフトする。ここ
で、Ｎは５より大きいことが好ましく、特に６から８が
好ましい。
又、前記複素数の同相及び直角位相バイナリ数の各々
は、バイナリ数を右側にＮ位置シフトすることにより2N
で除算される。すなわち、Ｑ×2-NとＩ×2-Nの乗算は、
バイナリ数を右側に最終位置迄シフトすることにより達
成される。
は、バイナリ数を右側にＮ位置シフトすることにより2N
で除算される。すなわち、Ｑ×2-NとＩ×2-Nの乗算は、
バイナリ数を右側に最終位置迄シフトすることにより達
成される。
［実施例］ 第１図を参照して、従来の型の追跡ループ10を説明す
る。
る。
追跡ループ10は、入力線11から同相要素（Ｉ）と直角位
相要素（Ｑ）との複素数である入力信号を得る。入力線
11上の複素数は、本図ではデジタル位相移動器として使
用される高速プロセツサ12に与えられる。デジタル・プ
ロセツサ12は、異なる角度値のための三角法のルツクア
ツプテーブル、あるいはCOS（余弦）とSIN（正弦）との
三角関数値を発生するプログラムを持つている。
相要素（Ｑ）との複素数である入力信号を得る。入力線
11上の複素数は、本図ではデジタル位相移動器として使
用される高速プロセツサ12に与えられる。デジタル・プ
ロセツサ12は、異なる角度値のための三角法のルツクア
ツプテーブル、あるいはCOS（余弦）とSIN（正弦）との
三角関数値を発生するプログラムを持つている。
出力線13上のデジタル・プロセツサ12の出力は、（Icos
φ＋Qsinφ）の同相あるいは可干渉性出力Ｉ′である。
φ＋Qsinφ）の同相あるいは可干渉性出力Ｉ′である。
出力線14上の出力は、（Qcosφ−Isinφ）の直角位相出
力Ｑ′である。
力Ｑ′である。
出力線14上の信号は、ループフイルタ15へ与えられるデ
ジタルエラー信号でもあり、デジタル・プロセツサ12に
デジタル数として与えられるデジタル位相コマンド出力
を出力線16上に提供し、入力複素数の位相を移動して出
力線13上の出力により入力線11上の入力を追跡させる。
ジタルエラー信号でもあり、デジタル・プロセツサ12に
デジタル数として与えられるデジタル位相コマンド出力
を出力線16上に提供し、入力複素数の位相を移動して出
力線13上の出力により入力線11上の入力を追跡させる。
デジタル・プロセツサ12が位相移動処理に使用される場
合の処理速度は、少なくとも４回の比較的複雑な乗算ス
テツプを使用するためのコンピュータの基本速度ばかり
でなく、乗算ステツプで使用される三角関数をフエツチ
するためのルツクアツプテーブルの必要によつても制限
される。専用乗算器によつて汎用デジタル・プロセツサ
を置き代えると処理速度は速くなるが、やはり専用ハー
ドウエアも４回の複雑な乗算ステツプと三角関数を格納
するルツプアツプテーブルあるいは三角関数値を生成す
るハードウエアとを必要とする。
合の処理速度は、少なくとも４回の比較的複雑な乗算ス
テツプを使用するためのコンピュータの基本速度ばかり
でなく、乗算ステツプで使用される三角関数をフエツチ
するためのルツクアツプテーブルの必要によつても制限
される。専用乗算器によつて汎用デジタル・プロセツサ
を置き代えると処理速度は速くなるが、やはり専用ハー
ドウエアも４回の複雑な乗算ステツプと三角関数を格納
するルツプアツプテーブルあるいは三角関数値を生成す
るハードウエアとを必要とする。
第２図を参照して本実施例のデジタル位相移動装置20を
説明する。本実施例のデジタル位相移動装置20は、複素
サンプルを表わす実数（あるいは同相）と虚数（あるい
は直角位相）の複素数を受け取つて格納する同相レジス
タ17と直角位相レジスタ18とを有する。本発明の実施例
においては、複素サンプルに対して実行される位相移動
を表わす位相コマンド・ビツトを受け取る位相コマンド
・レジスタ19が提供される。本発明を固定位相移動装置
あるいは固定回転装置として使用する場合は、レジスタ
19内の位相コマンド・ビツトは位相コマンド・マツプ21
内に組み込まれても良い。
説明する。本実施例のデジタル位相移動装置20は、複素
サンプルを表わす実数（あるいは同相）と虚数（あるい
は直角位相）の複素数を受け取つて格納する同相レジス
タ17と直角位相レジスタ18とを有する。本発明の実施例
においては、複素サンプルに対して実行される位相移動
を表わす位相コマンド・ビツトを受け取る位相コマンド
・レジスタ19が提供される。本発明を固定位相移動装置
あるいは固定回転装置として使用する場合は、レジスタ
19内の位相コマンド・ビツトは位相コマンド・マツプ21
内に組み込まれても良い。
線22上の位相コマンド・ビツトと線23上の位相コマンド
・ビツトとは、位相コマンド・マツプ21の入力に接続さ
れる。位相コマンド・マツプ21は線24と25上に出力信号
を与え、バツフア・レジスタ26〜31に符号ビツトとして
格納されて、線38〜43を通してそれぞれプラス・マイナ
ス位相移動器32〜37の位相のプラスあるいはマイナスを
制御する。プラス・マイナス位相移動器32〜37への、且
つプラス・マイナス位相移動器32〜37からの情報のロー
ドと移動とは、クロツク発生器45から発生された線44上
の入力クロツクパルスにより制御される。レジスタ19内
の位相コマンド・ビツトの内の２つの位相コマンド・ビ
ツトは、線46上を通して線48と49とによりそれぞれレジ
スタ17と18とに接続されている直角位相移動器47に与え
られる。線46上のコマンド・ビツトは、直角位相移動器
47に対して線48と49上の入力信号を４つの直角位置の１
つに移動するよう指示するのに十分である。
・ビツトとは、位相コマンド・マツプ21の入力に接続さ
れる。位相コマンド・マツプ21は線24と25上に出力信号
を与え、バツフア・レジスタ26〜31に符号ビツトとして
格納されて、線38〜43を通してそれぞれプラス・マイナ
ス位相移動器32〜37の位相のプラスあるいはマイナスを
制御する。プラス・マイナス位相移動器32〜37への、且
つプラス・マイナス位相移動器32〜37からの情報のロー
ドと移動とは、クロツク発生器45から発生された線44上
の入力クロツクパルスにより制御される。レジスタ19内
の位相コマンド・ビツトの内の２つの位相コマンド・ビ
ツトは、線46上を通して線48と49とによりそれぞれレジ
スタ17と18とに接続されている直角位相移動器47に与え
られる。線46上のコマンド・ビツトは、直角位相移動器
47に対して線48と49上の入力信号を４つの直角位置の１
つに移動するよう指示するのに十分である。
直角位相移動器47からの出力は、複数のプラス・マイナ
ス位相移動器の第１番目32に複素数として与えられる。
各プラス・マイナス位相移動器は、位相コマンド・マツ
プ21から引き出されるプラスあるいはマイナス制御信号
を有している。各位相移動器で実行される機能は、１論
理クロツク時間で実行されるゲート処理により実行可能
な論理機能であり、後に更に詳細に説明される。位相移
動器32における機能は、複素数I1＋jQ1の位相が1/2のTA
N-1（逆正接：第２図ではARC TANと示す）である26.56
゜の因数で位相移動されることである。同様に、位相移
動器33は入力された複素数I2＋jQ2にプラスあるいはマ
イナス位相移動処理を行い、1/4のTAN-1（逆正接）であ
る14.04゜で位相を移動する。プラス・マイナス位相移
動器34〜37で実行される各連続位相移動ステツプでは、
複素数I3＋jQ3等の入力に対して前の位相移動のほぼ半
分の順で小さくなる位相移動角で位相移動が施される。
移動は正確に（1/2）ＮのTAN-1（逆正接）に等しく、Ｎ
は位相移動器32では“1"であり、位相移動器37では“6"
である。
ス位相移動器の第１番目32に複素数として与えられる。
各プラス・マイナス位相移動器は、位相コマンド・マツ
プ21から引き出されるプラスあるいはマイナス制御信号
を有している。各位相移動器で実行される機能は、１論
理クロツク時間で実行されるゲート処理により実行可能
な論理機能であり、後に更に詳細に説明される。位相移
動器32における機能は、複素数I1＋jQ1の位相が1/2のTA
N-1（逆正接：第２図ではARC TANと示す）である26.56
゜の因数で位相移動されることである。同様に、位相移
動器33は入力された複素数I2＋jQ2にプラスあるいはマ
イナス位相移動処理を行い、1/4のTAN-1（逆正接）であ
る14.04゜で位相を移動する。プラス・マイナス位相移
動器34〜37で実行される各連続位相移動ステツプでは、
複素数I3＋jQ3等の入力に対して前の位相移動のほぼ半
分の順で小さくなる位相移動角で位相移動が施される。
移動は正確に（1/2）ＮのTAN-1（逆正接）に等しく、Ｎ
は位相移動器32では“1"であり、位相移動器37では“6"
である。
尚、本実施例には６つの位相移動器32〜37のみが示され
て来た。もし精度を必要とするならば、使用される位相
移動器の数には実質的に制限はない。例えば、レジスタ
17と18とのビツト数が示されたような８ビツトよりずつ
と多い場合、位相移動器の数を拡張し、位相コマンド・
マツプ21の拡張を生む位相コマンド・レジスタ19のビツ
ト数を拡張することが必要である。第２図に示した実施
例の位相移動装置では、バツフア・レジスタ17と18とに
格納される８ビツトの位相移動処理の精度は、プラス・
マイナス0.90゜であり、この精度は１つのプラス・マイ
ナス位相移動器の追加により半分に出来、２つの位相移
動器の追加により0.9゜の1/4とすることが出来る。
て来た。もし精度を必要とするならば、使用される位相
移動器の数には実質的に制限はない。例えば、レジスタ
17と18とのビツト数が示されたような８ビツトよりずつ
と多い場合、位相移動器の数を拡張し、位相コマンド・
マツプ21の拡張を生む位相コマンド・レジスタ19のビツ
ト数を拡張することが必要である。第２図に示した実施
例の位相移動装置では、バツフア・レジスタ17と18とに
格納される８ビツトの位相移動処理の精度は、プラス・
マイナス0.90゜であり、この精度は１つのプラス・マイ
ナス位相移動器の追加により半分に出来、２つの位相移
動器の追加により0.9゜の1/4とすることが出来る。
第３図に第２図の位相移動器に使用される特殊な位相コ
マンド・マツプの詳細なブロツク図を示す。
マンド・マツプの詳細なブロツク図を示す。
線22上の位相コマンド・ビツトは０から４までの位相コ
マンド・ビツトを示し、ブロツク内のゲート論理ブロツ
ク51に与えられて線52上に５ビツトの出力を生成し、線
22上の５ビツトの入力の結果としてバツフア・レジスタ
53に格納される。バツフア・レジスタ53の情報は、線54
上にブロツク内に示された論理機能を実行する論理ブロ
ツク55の入力としてクロツク出力され、第２図に示すよ
うに線24に５ビツトの出力を生成する。
マンド・ビツトを示し、ブロツク内のゲート論理ブロツ
ク51に与えられて線52上に５ビツトの出力を生成し、線
22上の５ビツトの入力の結果としてバツフア・レジスタ
53に格納される。バツフア・レジスタ53の情報は、線54
上にブロツク内に示された論理機能を実行する論理ブロ
ツク55の入力としてクロツク出力され、第２図に示すよ
うに線24に５ビツトの出力を生成する。
論理ブロツク55への他の入力は、ブロツク内に示される
論理機能を実行し、線57上に５ビツトの出力を生成する
論理ブロツク56により与えられる。線57上の５ビツトは
クロツク44でクロツク出力されるまではバツフア・レジ
スタ58に格納され、線59上に出力を生成して論理ブロツ
ク55に与えられて線24上に前述の出力を生成する。
論理機能を実行し、線57上に５ビツトの出力を生成する
論理ブロツク56により与えられる。線57上の５ビツトは
クロツク44でクロツク出力されるまではバツフア・レジ
スタ58に格納され、線59上に出力を生成して論理ブロツ
ク55に与えられて線24上に前述の出力を生成する。
符号は入力線38上の符号ビツトにより決定される。位相
コマンド・マツプ21内に示されたプラスとマイナス論理
処理が６つのプラス・マイナス位相移動器32〜37の符号
を制御するために特に設けられている一方、論理ブロツ
ク21と同様の位相コマンド・マツプは他の番号のプラス
・マイナス位相移動器のための符号ビツトを実行あるい
はマツピングすることが出来る。第３図は好ましい一例
を示したのみであつて、他例も同様のモード処理を使用
するものである。
コマンド・マツプ21内に示されたプラスとマイナス論理
処理が６つのプラス・マイナス位相移動器32〜37の符号
を制御するために特に設けられている一方、論理ブロツ
ク21と同様の位相コマンド・マツプは他の番号のプラス
・マイナス位相移動器のための符号ビツトを実行あるい
はマツピングすることが出来る。第３図は好ましい一例
を示したのみであつて、他例も同様のモード処理を使用
するものである。
第４図は線48と49上に並列に前述の複素数を入力する汎
用直角位相移動器の詳細なブロツク図である。図中、排
他的ORはXOR、マルチプレクサはMUXで示す。
用直角位相移動器の詳細なブロツク図である。図中、排
他的ORはXOR、マルチプレクサはMUXで示す。
線48上の同相要素はブロツク61の複数の排他的OR回路に
入力され、線48上の同相入力と同じビツト数を持つ線62
上に並列出力を生成する。線46上の位相コマンド・ビツ
トは単一の排他的OR回路63に入力され、線64上の出力は
ブロツク61に示す各入力ビツトに対して１つある複数の
排他的OR回路に与えられる。線62上の並列出力はマルチ
プレクサ65に与えられ、出力線66上に２つの入力の内の
１つが出力されてバツフア・レジスタ67に格納される。
線49上の虚数（あるいは直角位相）の入力は、ブロツク
68内の各入力ビツトに対して１つの排他的ORを持つ複数
の排他的OR回路68に与えられ、線69上に並列出力が出力
されてマルチプレクサ71と65とに与えられる。マルチプ
レクサ71と65とでは選択処理が実行されて、出力線上に
単一の並列出力を出力する。マルチプレクサ71の出力
は、線72上に出力され、線44上のクロツクによりクロツ
ク出力されるまでバツフア・レジスタ73に格納される。
入力され、線48上の同相入力と同じビツト数を持つ線62
上に並列出力を生成する。線46上の位相コマンド・ビツ
トは単一の排他的OR回路63に入力され、線64上の出力は
ブロツク61に示す各入力ビツトに対して１つある複数の
排他的OR回路に与えられる。線62上の並列出力はマルチ
プレクサ65に与えられ、出力線66上に２つの入力の内の
１つが出力されてバツフア・レジスタ67に格納される。
線49上の虚数（あるいは直角位相）の入力は、ブロツク
68内の各入力ビツトに対して１つの排他的ORを持つ複数
の排他的OR回路68に与えられ、線69上に並列出力が出力
されてマルチプレクサ71と65とに与えられる。マルチプ
レクサ71と65とでは選択処理が実行されて、出力線上に
単一の並列出力を出力する。マルチプレクサ71の出力
は、線72上に出力され、線44上のクロツクによりクロツ
ク出力されるまでバツフア・レジスタ73に格納される。
本例の直角移動器47は汎用であつて、複素数I0＋jQ0に
加算される各加算ビツトのために、論理ブロツク61と68
とに排他的OR回路を追加することにより達成出来る。
加算される各加算ビツトのために、論理ブロツク61と68
とに排他的OR回路を追加することにより達成出来る。
第５図は第４図の直角位相移動器のための真理表を示す
図である。線46上の位相コマンド・ビツトP6とP7とのた
めのHighとLowの信号が示され、第４図の論理回路から
同相（I1）と直角位相（Q1）との出力の異なる組み合わ
せが生成される。
図である。線46上の位相コマンド・ビツトP6とP7とのた
めのHighとLowの信号が示され、第４図の論理回路から
同相（I1）と直角位相（Q1）との出力の異なる組み合わ
せが生成される。
第６図は第２図に使用される型の汎用プラス・マイナス
位相移動器の詳細なブロツク図である。図示されたブロ
ツクは１番目の位相移動器32であつて、入力として複素
数11とQ1及び線38上の符号ビツトを持つている。これは
直列に示される６つの位相移動器の第１番目なので、Ｎ
が“1"の論理ブロツク2-Nを使用する。６番目のプラス
・マイナス位相移動器37の2-N論理ブロツクは2-6論理ブ
ロツクを使用する。論理ブロツク74は線I1とQ1上のデー
タが符号で拡張されるＮだけの右シフトをされることを
表わしている。
位相移動器の詳細なブロツク図である。図示されたブロ
ツクは１番目の位相移動器32であつて、入力として複素
数11とQ1及び線38上の符号ビツトを持つている。これは
直列に示される６つの位相移動器の第１番目なので、Ｎ
が“1"の論理ブロツク2-Nを使用する。６番目のプラス
・マイナス位相移動器37の2-N論理ブロツクは2-6論理ブ
ロツクを使用する。論理ブロツク74は線I1とQ1上のデー
タが符号で拡張されるＮだけの右シフトをされることを
表わしている。
線75上の出力は、論理ブロツク76に示される各入力ビツ
トに対して１つある複数の排他的ORに与えられ、加算器
78に与えられる線77上の反転出力を出力する。同様に、
線79上の出力は各入力ビツトに対して１つのある排他的
ORのブロツク81に与えられ、加算器82に正の出力を与え
る。加算器78と82とからの出力は、線83と84とを通して
バツフア・レジスタ85と86とに与えられ、I2とQ2とで示
す同相及び直角位相の出力を出力する。プラス・マイナ
ス位相移動器37への入力は、位相移動器36からの入力I6
とQ6とであり、本実施例ではＩ′とＱ′とで示した所望
の最終段階の出力を与える。
トに対して１つある複数の排他的ORに与えられ、加算器
78に与えられる線77上の反転出力を出力する。同様に、
線79上の出力は各入力ビツトに対して１つのある排他的
ORのブロツク81に与えられ、加算器82に正の出力を与え
る。加算器78と82とからの出力は、線83と84とを通して
バツフア・レジスタ85と86とに与えられ、I2とQ2とで示
す同相及び直角位相の出力を出力する。プラス・マイナ
ス位相移動器37への入力は、位相移動器36からの入力I6
とQ6とであり、本実施例ではＩ′とＱ′とで示した所望
の最終段階の出力を与える。
第７図は第６図のプラス・マイナス位相移動器のための
真理表を示す図である。位相移動器32へ入力する線38上
の符号ビツトは、“0"あるいは“1"によつて示されるプ
ラスあるいはマイナス符号である。出力線I2とQ2上に出
力される出力はＩとＱとからなる論理関数であり、要素
の１つは2-Nで乗算される。ここで、Ｎは処理が位相移
動器32〜37のどれで実行されるかにより、それぞれ“1"
から“6"の値を取る。
真理表を示す図である。位相移動器32へ入力する線38上
の符号ビツトは、“0"あるいは“1"によつて示されるプ
ラスあるいはマイナス符号である。出力線I2とQ2上に出
力される出力はＩとＱとからなる論理関数であり、要素
の１つは2-Nで乗算される。ここで、Ｎは処理が位相移
動器32〜37のどれで実行されるかにより、それぞれ“1"
から“6"の値を取る。
本実施例で説明したように、直角位相移動器47と各プラ
ス・マイナス位相移動器32〜37とは、ハードウエア論理
機能として１クロツクでの加算や減算処理を提供し、累
算器を使つたより複雑な乗算処理を必要としない。2-N
の乗算は複雑な乗算ではなく、各出力ビツトのバイナリ
表示の簡単な変更のみでよい。例えば、第７図にＩ＋Ｑ
（2-N）として示された処理は、ＮだけシフトされたＱ
にＩを加えればよく、１クロツクで実行される。
ス・マイナス位相移動器32〜37とは、ハードウエア論理
機能として１クロツクでの加算や減算処理を提供し、累
算器を使つたより複雑な乗算処理を必要としない。2-N
の乗算は複雑な乗算ではなく、各出力ビツトのバイナリ
表示の簡単な変更のみでよい。例えば、第７図にＩ＋Ｑ
（2-N）として示された処理は、ＮだけシフトされたＱ
にＩを加えればよく、１クロツクで実行される。
更に、第２図に示す新規な位相移動装置20の処理は、シ
フトにも使用される各バツフア・レジスタに与えられる
クロツク信号44を持つている。レジスタ17と18とに入力
されたサンプルは、他のサンプルがレジスタ17と18とに
入力される次のクロツクで第２段階の直角位相移動器47
にクロツク入力される。このように、レジスタ17と18と
に入力されたサンプルは、８クロツクでプラス・マイナ
ス位相移動器37からＩ′とＱ′として出力される。位相
移動処理のスピードアツプが必要な場合は、前述の論理
ブロツクに使用された論理要素の処理速度によつてのみ
制限されるクロツクのスピードアツプが必要なだけであ
る。位相移動器20はガリウムヒ素により実施された場合
に、約200MHzで処理することを期待できる。
フトにも使用される各バツフア・レジスタに与えられる
クロツク信号44を持つている。レジスタ17と18とに入力
されたサンプルは、他のサンプルがレジスタ17と18とに
入力される次のクロツクで第２段階の直角位相移動器47
にクロツク入力される。このように、レジスタ17と18と
に入力されたサンプルは、８クロツクでプラス・マイナ
ス位相移動器37からＩ′とＱ′として出力される。位相
移動処理のスピードアツプが必要な場合は、前述の論理
ブロツクに使用された論理要素の処理速度によつてのみ
制限されるクロツクのスピードアツプが必要なだけであ
る。位相移動器20はガリウムヒ素により実施された場合
に、約200MHzで処理することを期待できる。
［発明の効果］ 本発明により、新規な高速位相デジタル移動装置を提供
できる。又、位相変調や位相復調に使用され、実数と虚
数の構成要素から成る複素サンプルを追跡する新規なデ
ジタル位相移動装置を提供できる。
できる。又、位相変調や位相復調に使用され、実数と虚
数の構成要素から成る複素サンプルを追跡する新規なデ
ジタル位相移動装置を提供できる。
又、より少ない論理素子から成る新規がデジタル位相移
動装置を提供できる。
動装置を提供できる。
更に、本発明により、複雑な基本帯域信号の位相エラー
を補償するための高速デジタル位相移動装置を提供でき
る。
を補償するための高速デジタル位相移動装置を提供でき
る。
又、ルツクアツプテーブルや乗算器を必要とせずに、デ
ジタル信号を可干渉的に検知するデジタル位相移動装置
を提供できる。
ジタル信号を可干渉的に検知するデジタル位相移動装置
を提供できる。
第１図はデジタル位相移動装置として高速プロセツサを
使用する従来のデジタル追跡ループを示すブロツク図、 第２図は本発明のデジタル位相移動装置の実施例を示す
ブロツク図、 第３図は６プラス・マイナス位相移動装置で使用される
８ビツトコマンドのための特殊な位相コマンドマツプの
詳細なブロツク図、 第４図は第２図で使用される型の汎用直角位相移動装置
の詳細なブロツク図、 第５図は第４図に示す型の直角位相移動装置の真理表を
示す図、 第６図は第２図で使用される型の汎用プラス・マイナス
位相移動装置の詳細なブロツク図、 第７図は第６図に示す型のプラス・マイナス位相移動装
置の真理表を示す図である。 図中、17……同相レジスタ、18……直角位相レジスタ、
19……位相コマンド・レジスタ、20……デジタル位相移
動装置、21……位相コマンド・マツプ、26〜31……バツ
フア・レジスタ、32〜37……プラス・マイナス位相移動
器、45……クロツク発生器、47……直角位相移動器であ
る。
使用する従来のデジタル追跡ループを示すブロツク図、 第２図は本発明のデジタル位相移動装置の実施例を示す
ブロツク図、 第３図は６プラス・マイナス位相移動装置で使用される
８ビツトコマンドのための特殊な位相コマンドマツプの
詳細なブロツク図、 第４図は第２図で使用される型の汎用直角位相移動装置
の詳細なブロツク図、 第５図は第４図に示す型の直角位相移動装置の真理表を
示す図、 第６図は第２図で使用される型の汎用プラス・マイナス
位相移動装置の詳細なブロツク図、 第７図は第６図に示す型のプラス・マイナス位相移動装
置の真理表を示す図である。 図中、17……同相レジスタ、18……直角位相レジスタ、
19……位相コマンド・レジスタ、20……デジタル位相移
動装置、21……位相コマンド・マツプ、26〜31……バツ
フア・レジスタ、32〜37……プラス・マイナス位相移動
器、45……クロツク発生器、47……直角位相移動器であ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−93910（ＪＰ，Ａ) 特公 昭64−10967（ＪＰ，Ｂ２) 特公 平２−38014（ＪＰ，Ｂ２) 特公 平６−103826（ＪＰ，Ｂ２)
Claims (8)
- 【請求項１】デジタル数で位相コマンドを受け取る位相
コマンド・レジスタと、 基本帯域データを表わす複素数の実数要素と虚数要素と
を受け取る同相レジスタ及び直角位相レジスタと、 前記同相及び直角位相レジスタと前記位相コマンド・レ
ジスタとに接続し、前記実数要素と虚数要素との位相を
移動する直角位相移動器と、 前記位相コマンド・レジスタに接続し、位相コマンドを
受け取つて複数のプラス及びマイナスの位相移動コマン
ド・ビツトを発生するコマンド・マツプ手段と、 前記プラス又はマイナス位相移動コマンド・ビツトと前
記直角位相移動器の出力とに接続し、直列に接続されて
所定角のプラス又はマイナスの位相移動を行う複数のプ
ラス・マイナス位相移動器とを備え、 前記複数のプラス・マイナス位相移動器の前記所定角の
位相移動は、直角接続された前段の位相移動角のほぼ半
分の因数で減少し、前記コマンド・マツプ手段からの位
相移動コマンド・ビツトに基づく、直列接続された前記
複数のプラス・マイナス位相移動器の個々の位相移動器
による加算又は減算によつて、前記受け取つた実数要素
と虚数要素との所望の位相移動を小型化されたハードウ
エア回路で達成することを特徴とするデジタル位相移動
装置。 - 【請求項２】前記直角位相移動器は、各々が各同相及び
直角位相ビツトを移動する複数の排他的OR回路を備える
ことを特徴とする請求項１記載のデジタル位相移動装
置。 - 【請求項３】前記プラス・マイナス位相移動器の各々
は、各々が各同相及び直角位相ビツトを移動する複数の
排他的OR回路を備えることを特徴とする請求項１記載の
デジタル移動移動装置。 - 【請求項４】前記複素数の同相及び直角位相バイナリ数
の各々は、バイナリ数を右側にＮ位置シフトすることに
より2Nで除算されることを特徴とする請求項１記載のデ
ジタル位相移動装置。 - 【請求項５】Ｑ×2-NとＩ×2-Nの乗算は、バイナリ数を
右側に最終位置迄シフトすることにより達成されること
を特徴とする請求項４記載のデジタル位相移動装置。 - 【請求項６】前記プラス・マイナス位相移動器は、直列
に接続した複数の位相移動器の数がＮの場合、複素入力
数を±TAN-1（1/2N）に等しい次数だけシフトすること
を特徴とする請求項３記載のデジタル位相移動装置。 - 【請求項７】Ｎは５より大きいことを特徴とする請求項
６記載のデジタル位相移動装置。 - 【請求項８】Ｎは６から８であることを特徴とする請求
項６記載のデジタル位相移動装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/177,283 US4841552A (en) | 1988-04-04 | 1988-04-04 | Digital phase shifter |
| US177.283 | 1988-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229021A JPH0229021A (ja) | 1990-01-31 |
| JPH0760991B2 true JPH0760991B2 (ja) | 1995-06-28 |
Family
ID=22647978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1085634A Expired - Fee Related JPH0760991B2 (ja) | 1988-04-04 | 1989-04-04 | デジタル位相移動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4841552A (ja) |
| JP (1) | JPH0760991B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5062071A (en) * | 1990-07-26 | 1991-10-29 | Unisys Corp. | Programmable gain accumulator |
| GB2261781B (en) * | 1991-11-25 | 1995-06-28 | Marconi Gec Ltd | Electrical apparatus |
| US5237629A (en) * | 1992-03-19 | 1993-08-17 | The United States Of America As Represented By The United States Department Of Energy | Digitally controlled distributed phase shifter |
| US6031865A (en) * | 1997-08-04 | 2000-02-29 | Motorola, Inc. | Rapidly decorrelating spreading sequences for DS-CDMA transceivers |
| US7822157B2 (en) * | 2002-12-31 | 2010-10-26 | L-3 Communications, Corp. | Acquisition and tracking of burst code signals |
| US7233632B1 (en) | 2003-08-21 | 2007-06-19 | L-3 Communications Corporation | Symbol timing correction for a phase modulated signal with mutually interfering symbols |
| US7263139B1 (en) | 2003-08-22 | 2007-08-28 | L-3 Communications Corporation | Phase correction for a phase modulated signal with mutually interfering symbols |
| US20060241915A1 (en) * | 2005-04-08 | 2006-10-26 | Woodward Mark J | Quadrature phase-shifting timebase system |
| JP4757328B2 (ja) * | 2009-07-03 | 2011-08-24 | 富士通株式会社 | 逆正接演算装置及び逆正接演算プログラム |
| CN115668916B (zh) | 2020-05-22 | 2026-01-23 | 字节跳动有限公司 | 视频比特流处理中对图像类型的约束 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3517323A (en) * | 1967-11-20 | 1970-06-23 | Bell Telephone Labor Inc | Four-quadrant phase shifter |
| GB2089609A (en) * | 1980-12-12 | 1982-06-23 | Philips Electronic Associated | Clock pulse phase shifter |
| JPS59100611A (ja) * | 1982-11-30 | 1984-06-09 | Nec Home Electronics Ltd | デイジタル位相器 |
| US4700347A (en) * | 1985-02-13 | 1987-10-13 | Bolt Beranek And Newman Inc. | Digital phase adjustment |
| US4649553A (en) * | 1985-03-26 | 1987-03-10 | Madni Asad M | Microwave digital phase-shifter apparatus and method for construction |
| US4675612A (en) * | 1985-06-21 | 1987-06-23 | Advanced Micro Devices, Inc. | Apparatus for synchronization of a first signal with a second signal |
-
1988
- 1988-04-04 US US07/177,283 patent/US4841552A/en not_active Expired - Lifetime
-
1989
- 1989-04-04 JP JP1085634A patent/JPH0760991B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0229021A (ja) | 1990-01-31 |
| US4841552A (en) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283504B2 (ja) | Ｃｏｒｄｉｃ複素数乗算器 | |
| US5737253A (en) | Method and apparatus for direct digital frequency synthesizer | |
| US4945505A (en) | Cordic apparatus and method for approximating the magnitude and phase of a complex number | |
| US20060282489A1 (en) | Hardware function generator support in a DSP | |
| US7440987B1 (en) | 16 bit quadrature direct digital frequency synthesizer using interpolative angle rotation | |
| WO1995006990A1 (en) | Direct digital frequency synthesizer | |
| US4747067A (en) | Apparatus and method for approximating the magnitude of a complex number | |
| US4841552A (en) | Digital phase shifter | |
| JP2585649B2 (ja) | 除算回路 | |
| US9268529B2 (en) | Efficient angle rotator configured for dynamic adjustment | |
| US8131793B2 (en) | Efficient angle rotator configured for dynamic adjustment | |
| US6657573B2 (en) | Phase to sine amplitude conversion system and method | |
| JP3003467B2 (ja) | 演算装置 | |
| US8775493B2 (en) | Double-step CORDIC processing for conventional signed arithmetic with decision postponing | |
| JPH01209529A (ja) | 逆三角関数演算装置 | |
| US20060167962A1 (en) | Method and apparatus for improved direct digital frequency synthesizer | |
| US3760167A (en) | Phase jitter special purpose computer | |
| US6307907B1 (en) | Complex multiplier | |
| EP0365226A2 (en) | Cordic apparatus and method for approximating the magnitude and phase of a complex number | |
| US6011448A (en) | Method and apparatus for frequency modulation synthesis | |
| US9244483B1 (en) | Excess-fours processing in direct digital synthesizer implementations | |
| GB2135087A (en) | Vector rotator/accumulator | |
| JP3794567B2 (ja) | 割り算器およびそれを用いた相関器 | |
| KR100228576B1 (ko) | 어레이형 고속 좌표 회전 디지틀 컴퓨터 회로 | |
| US7577419B2 (en) | Digital mixer system and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |