JPH0760998B2 - 全ブリッジ・電力変換回路 - Google Patents
全ブリッジ・電力変換回路Info
- Publication number
- JPH0760998B2 JPH0760998B2 JP1066430A JP6643089A JPH0760998B2 JP H0760998 B2 JPH0760998 B2 JP H0760998B2 JP 1066430 A JP1066430 A JP 1066430A JP 6643089 A JP6643089 A JP 6643089A JP H0760998 B2 JPH0760998 B2 JP H0760998B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching means
- switching
- bridge
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims 2
- 239000003990 capacitor Substances 0.000 claims description 44
- 238000004804 winding Methods 0.000 claims description 12
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 description 45
- 238000010586 diagram Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は全ブリッジ（フル・ブリッジ）回路に関し、更
に詳しくは、零電圧スイッチングが可能で外部にスナバ
ー回路（過渡電圧または電流を緩和するために用いる補
助回路）を用いることなく漏洩インダクタンスの影響を
最小にすることのできる全ブリッジ回路に関する。
に詳しくは、零電圧スイッチングが可能で外部にスナバ
ー回路（過渡電圧または電流を緩和するために用いる補
助回路）を用いることなく漏洩インダクタンスの影響を
最小にすることのできる全ブリッジ回路に関する。
B.従来技術 位相変調された方形波を得るための回路は複雑であり、
そのため高価であり、広い面積を必要とし、高い誤り率
を招く場合がある。一般に、スイッチング部における部
品を少なくすればよりコンパクトな配置が可能となり、
寄生インダクタンスをもたらす接続素子も最少になる。
そのため高価であり、広い面積を必要とし、高い誤り率
を招く場合がある。一般に、スイッチング部における部
品を少なくすればよりコンパクトな配置が可能となり、
寄生インダクタンスをもたらす接続素子も最少になる。
スイッチング周波数が増大するにつれて、スイッチング
装置内の電力損失は大きなスイッチング損失となる。そ
れゆえ、従来は高いスイッチング周波数では低電力のコ
ンバータしか使用できなかった。しかし、零電圧スイッ
チングはそのような電力消費を最小化することができ
る。
装置内の電力損失は大きなスイッチング損失となる。そ
れゆえ、従来は高いスイッチング周波数では低電力のコ
ンバータしか使用できなかった。しかし、零電圧スイッ
チングはそのような電力消費を最小化することができ
る。
高いスイッチング周波数を必要とする場合には、ダイオ
ードやキャパシタのような寄生装置を設計の段階で含ま
せることがより重要となる。トランスフォーマーやトラ
ンジスタを付加することにより更に利点が得られる。
ードやキャパシタのような寄生装置を設計の段階で含ま
せることがより重要となる。トランスフォーマーやトラ
ンジスタを付加することにより更に利点が得られる。
トランジスタのドレイン及びソース間電圧は、ターン・
オン損失及び電磁干渉を最小にするためには、零電圧付
近になければならない。半ブリッジ・コンバータで利用
される零電圧のスイッチングの例は、エム．ジョバノビ
ッグ等の「高周波、オフ・ライン・コンバータにおける
零電圧スイッチング技術」第３年報、IEEE応用電力電気
会議、２月、１−５、1988（PP.23−32）に記載されて
いる。この文献には、零電圧スイチングの擬似常駐コン
バータの限界を克服する半ブリッジの零電圧スイッチン
グ技術が記載されている。電力スイッチのターン・オン
損失は、トランジスタの電圧波形をターン・オンの前に
電圧が零に降下するように整形することにより解消され
る。
オン損失及び電磁干渉を最小にするためには、零電圧付
近になければならない。半ブリッジ・コンバータで利用
される零電圧のスイッチングの例は、エム．ジョバノビ
ッグ等の「高周波、オフ・ライン・コンバータにおける
零電圧スイッチング技術」第３年報、IEEE応用電力電気
会議、２月、１−５、1988（PP.23−32）に記載されて
いる。この文献には、零電圧スイチングの擬似常駐コン
バータの限界を克服する半ブリッジの零電圧スイッチン
グ技術が記載されている。電力スイッチのターン・オン
損失は、トランジスタの電圧波形をターン・オンの前に
電圧が零に降下するように整形することにより解消され
る。
トランジスタの接合がオフにバイアスされる度にトラン
ジスタ接合に高電圧と大電流状態が同時に存在すること
のないように、一般にブリッジ回路内の各トランジスタ
にスナバー回路が用いられる。この高電圧且つ大電流の
状態は、トランスフォーマーの１次巻線によってトラン
ジスタに課される負荷が高いインダクタンスを示し、そ
れゆえ、トランジスタがオフにバイアスされた後にも負
荷電流が流れ続けるために生じる。前記スナバー回路
は、その際の電流がトランジスタ接合を流れることのな
いようにするバイパスとして働く。
ジスタ接合に高電圧と大電流状態が同時に存在すること
のないように、一般にブリッジ回路内の各トランジスタ
にスナバー回路が用いられる。この高電圧且つ大電流の
状態は、トランスフォーマーの１次巻線によってトラン
ジスタに課される負荷が高いインダクタンスを示し、そ
れゆえ、トランジスタがオフにバイアスされた後にも負
荷電流が流れ続けるために生じる。前記スナバー回路
は、その際の電流がトランジスタ接合を流れることのな
いようにするバイパスとして働く。
スナバー回路は典型的には直列ダイオードと各トランジ
スタをシャントするキャパシタよりなる。トランジスタ
がオンにバイアスされると、ダイオードはキャパシタが
トランジスタの動作に影響を与えないようにする。トラ
ンジスタがオフにバイアスされると、それまでトランジ
スタを流れていた、そして負荷のインダクタンスのせい
で更に流れ続けようとする電流は、ダイオードを通じて
キャパシタへと流されてキャパシタ電圧を所定の電圧に
充電する。その後、トランジスタが再びターン・オンさ
れると、放電回路がキャパシタを放電させて最初の状態
に戻す。この放電回路はしばしばダイオードに並列に接
続された抵抗であり、放電電流はこの抵抗及びトランジ
スタを流れる。
スタをシャントするキャパシタよりなる。トランジスタ
がオンにバイアスされると、ダイオードはキャパシタが
トランジスタの動作に影響を与えないようにする。トラ
ンジスタがオフにバイアスされると、それまでトランジ
スタを流れていた、そして負荷のインダクタンスのせい
で更に流れ続けようとする電流は、ダイオードを通じて
キャパシタへと流されてキャパシタ電圧を所定の電圧に
充電する。その後、トランジスタが再びターン・オンさ
れると、放電回路がキャパシタを放電させて最初の状態
に戻す。この放電回路はしばしばダイオードに並列に接
続された抵抗であり、放電電流はこの抵抗及びトランジ
スタを流れる。
マクガイアの米国特許第4626980号には、電力トランス
フォーマーの１次巻線を通じて電流パルスを両方向に制
御可能に結合するための一対のスイッチング電力トラン
ジスタを有する電力ブリッジ回路で用いられる非電力消
費型スナバー回路が示されている。トランスフォーマー
の１次巻線を流れる電流は、関連するトランジスタがス
イッチ・オフされる度に、スナバー回路のキャパシタの
１つを充電するように流される。トランジスタが再びス
イッチ・オンされると、キャパシタはインダクタを通じ
て放電することにより再び初期化される。全ブリッジ構
成においては、１次巻線の両端に接続された２つの付加
スイッチング電力トランジスタの１つをシャントする別
のスナバー回路のキャパシタを放電させるために前記放
電電流が用いられる。前記米国特許のスナバー回路は比
較的複雑でありながら、零電圧スイッチングについては
考慮されていない。
フォーマーの１次巻線を通じて電流パルスを両方向に制
御可能に結合するための一対のスイッチング電力トラン
ジスタを有する電力ブリッジ回路で用いられる非電力消
費型スナバー回路が示されている。トランスフォーマー
の１次巻線を流れる電流は、関連するトランジスタがス
イッチ・オフされる度に、スナバー回路のキャパシタの
１つを充電するように流される。トランジスタが再びス
イッチ・オンされると、キャパシタはインダクタを通じ
て放電することにより再び初期化される。全ブリッジ構
成においては、１次巻線の両端に接続された２つの付加
スイッチング電力トランジスタの１つをシャントする別
のスナバー回路のキャパシタを放電させるために前記放
電電流が用いられる。前記米国特許のスナバー回路は比
較的複雑でありながら、零電圧スイッチングについては
考慮されていない。
零電圧に近いスイッチングを行う電力供給ドライバが
「定周波ディジタル制御される共振DC−DC電力コンバー
タにおける零電圧スイッチング」と題するジェイ．ジ
ー．ヘイズ等のIEEE応用電力電気会議、２月.1−５、19
88（PP.360−367）に載っている。共振コンバータは、
共振インダクタンスと、最後には負荷に転送されるエネ
ルギーの全てを貯蔵するキャパシタとを有している。70
％と100％との間の範囲の負荷において、零電圧スイッ
チングが可能である。この回路の入力電圧は36Vであ
り、出力電力は10Wのオーダである。
「定周波ディジタル制御される共振DC−DC電力コンバー
タにおける零電圧スイッチング」と題するジェイ．ジ
ー．ヘイズ等のIEEE応用電力電気会議、２月.1−５、19
88（PP.360−367）に載っている。共振コンバータは、
共振インダクタンスと、最後には負荷に転送されるエネ
ルギーの全てを貯蔵するキャパシタとを有している。70
％と100％との間の範囲の負荷において、零電圧スイッ
チングが可能である。この回路の入力電圧は36Vであ
り、出力電力は10Wのオーダである。
C.発明が解決しようとする問題点 本発明の目的は廉価な全ブリッジ電力スイッチング回路
を提供するにある。
を提供するにある。
本発明の他の目的は最小の回路ボード面積しか必要とし
ない全ブリッジ電力スイッチングを提供するにある。
ない全ブリッジ電力スイッチングを提供するにある。
本発明の他の目的は０％から100％の範囲の負荷に対し
て零電圧スイッチングを行うことのできる全ブリッジ電
力スイッチング回路を提供するにある。
て零電圧スイッチングを行うことのできる全ブリッジ電
力スイッチング回路を提供するにある。
本発明の他の目的は50Wから2KWあるいはそれ以上の範囲
の電力に対して高いスイッチング周波数で有効なトポロ
ジーを有するオフライン・コンバータにおいて全ブリッ
ジ電力スイッチングを提供するにある。
の電力に対して高いスイッチング周波数で有効なトポロ
ジーを有するオフライン・コンバータにおいて全ブリッ
ジ電力スイッチングを提供するにある。
本発明の他の目的は電圧線につながれた素子が少なく誤
り発生率が低い全ブリッジ電力スイッチング回路を提供
するにある。
り発生率が低い全ブリッジ電力スイッチング回路を提供
するにある。
D.問題点を解決するための手段 本発明によれば、１つのインダクタンス装置と４つのス
イッチを有する全ブリッジ非共振スイッチング回路が提
供される。スイッチを通る電流をほぼ零電圧で切換える
ためにインダクティブ・エネルギーの解放を制御するよ
う寄生制御機構が前記４つのスイッチに接続されてい
る。
イッチを有する全ブリッジ非共振スイッチング回路が提
供される。スイッチを通る電流をほぼ零電圧で切換える
ためにインダクティブ・エネルギーの解放を制御するよ
う寄生制御機構が前記４つのスイッチに接続されてい
る。
E.実施例 本発明の実施例を説明する前に、理解を容易にするた
め、従来装置を説明する。
め、従来装置を説明する。
第３図には従来の全ブリッジ・スイッチング回路が示さ
れている。パルス幅変調器（PWM）10は例えば米国マサ
チュセッツ州レキシントンのユニトロード社（Unitrode
Corp.,）製のモデル3825であり、このPWM10は、12ボ
ルトのピーク値の２次コイルを有する分離用トランスフ
ォーマー12に接続されている。トランスフォーマー12は
一定の周波数で可変オン・タイム・パルスを受ける。PW
M10は、実施例では、可変デューティ・サイクルの200KH
zの信号を与える。1MHzを超えるスイッチング周波数も
可能である。
れている。パルス幅変調器（PWM）10は例えば米国マサ
チュセッツ州レキシントンのユニトロード社（Unitrode
Corp.,）製のモデル3825であり、このPWM10は、12ボ
ルトのピーク値の２次コイルを有する分離用トランスフ
ォーマー12に接続されている。トランスフォーマー12は
一定の周波数で可変オン・タイム・パルスを受ける。PW
M10は、実施例では、可変デューティ・サイクルの200KH
zの信号を与える。1MHzを超えるスイッチング周波数も
可能である。
４つのトランジスタQ1、Q2、Q3、Q4は適切な手段により
電気的に接続されている。トランジスタQ1及びQ3のドレ
インは、DC電圧電源の正側14に接続され、トランジスタ
Q2及びQ4のソースは前記DC電圧電源の負側16に接続され
ている。400Vまでの電圧がディジタル・プロセッサの電
源の典型である。
電気的に接続されている。トランジスタQ1及びQ3のドレ
インは、DC電圧電源の正側14に接続され、トランジスタ
Q2及びQ4のソースは前記DC電圧電源の負側16に接続され
ている。400Vまでの電圧がディジタル・プロセッサの電
源の典型である。
トランスフォーマー12の２次巻線18、20、22、及び24は
抵抗19、21、24、及び25を介してトランジスタQ1、Q2、
Q3、及びQ4に各々接続されている。トランスフォーマー
あるいはモータのようなインダクタンス装置28の１次コ
イル26は、トランジスタQ1及びQ3のソースとトランジス
タQ2及びQ4のドレインに接続されている。トランスフォ
ーマー28の２次コイル30は図示しない負荷に接続されて
いる。RC回路32は１次コイル26に並列に接続されてい
る。
抵抗19、21、24、及び25を介してトランジスタQ1、Q2、
Q3、及びQ4に各々接続されている。トランスフォーマー
あるいはモータのようなインダクタンス装置28の１次コ
イル26は、トランジスタQ1及びQ3のソースとトランジス
タQ2及びQ4のドレインに接続されている。トランスフォ
ーマー28の２次コイル30は図示しない負荷に接続されて
いる。RC回路32は１次コイル26に並列に接続されてい
る。
インダクタンス装置28がターン・オフされると（即ち、
電圧が装置28にもはや印加されなくなると）、望ましく
ない電磁干渉が発生する。インダクタ（コイル）電流あ
るいはキャパシタ電圧が零でないときにインダクターが
ターン・オフされ或はキャパシタがターン・オンされる
と、電磁干渉が生じる。
電圧が装置28にもはや印加されなくなると）、望ましく
ない電磁干渉が発生する。インダクタ（コイル）電流あ
るいはキャパシタ電圧が零でないときにインダクターが
ターン・オフされ或はキャパシタがターン・オンされる
と、電磁干渉が生じる。
位相変調された方形波を発生するスイッチング回路の例
は、「HEXFETデータブック、パワーMOSFETアプリケーシ
ョン及びプロダクト・データ」インターナショナル・レ
クティフィアー社（International Rectifier Corp.,）
刊、第３改訂版、（1985）pp.A−128からＡ−131に載っ
ている。
は、「HEXFETデータブック、パワーMOSFETアプリケーシ
ョン及びプロダクト・データ」インターナショナル・レ
クティフィアー社（International Rectifier Corp.,）
刊、第３改訂版、（1985）pp.A−128からＡ−131に載っ
ている。
第１図には、低電圧或は零電圧スイッチングを行い、従
って、電磁干渉を最小化或は解消することのできる本発
明の回路が示されている。
って、電磁干渉を最小化或は解消することのできる本発
明の回路が示されている。
第２図は、第１図の回路により発生されるトランスフォ
ーマー電圧レベル及びトランジスタ電圧レベルのタイミ
ング図である。
ーマー電圧レベル及びトランジスタ電圧レベルのタイミ
ング図である。
第１図において、パルス幅変調器50は、図中左右両側に
示されているトランスフォーマーT252の１次巻線54を横
切る信号を発生する。図中Ａ点とＢ点との間のトランス
フォーマーT2の電圧電位は第２図に示されている。トラ
ンスフォーマーT2は４つの２次コイル即ち巻線56、58、
60、及び62を備えている。２次コイル56はトランジスタ
Q3A 64に接続されている。寄生ダイオード66はトラン
ジスタQ3Aのソース及びドレイン間に接続されている。
第１図中、全ての寄生装置は破線で示されている。同様
に、もう１つのトランジスタQ4A 68は２次コイル58に
接続されている。寄生ダイオード70がこのトランジスタ
Q4Aのソース及びドレイン間に接続されている。寄生ダ
イオード74がトランジスタQ1Aのソース及びレイン間に
接続されている。最後に、第４のトランジスタQ2A 76
が２次コイル62に接続されている。寄生ダイオード78が
トランジスタQ2Aのソース及びドレイン間に接続されて
いる。２次コイル56とトランジスタQ3Aのゲートとの間
には抵抗80が接続されている。同様に、２次コイル58と
トランジスタQ4Aのゲートとの間には抵抗86が接続さ
れ、２次コイル62とトランジスタQ2Aのゲートとの間に
は抵抗88が接続されている。キャパシタ90がトランジス
タQ2Aのゲートとソースとの間に接続されている。
示されているトランスフォーマーT252の１次巻線54を横
切る信号を発生する。図中Ａ点とＢ点との間のトランス
フォーマーT2の電圧電位は第２図に示されている。トラ
ンスフォーマーT2は４つの２次コイル即ち巻線56、58、
60、及び62を備えている。２次コイル56はトランジスタ
Q3A 64に接続されている。寄生ダイオード66はトラン
ジスタQ3Aのソース及びドレイン間に接続されている。
第１図中、全ての寄生装置は破線で示されている。同様
に、もう１つのトランジスタQ4A 68は２次コイル58に
接続されている。寄生ダイオード70がこのトランジスタ
Q4Aのソース及びドレイン間に接続されている。寄生ダ
イオード74がトランジスタQ1Aのソース及びレイン間に
接続されている。最後に、第４のトランジスタQ2A 76
が２次コイル62に接続されている。寄生ダイオード78が
トランジスタQ2Aのソース及びドレイン間に接続されて
いる。２次コイル56とトランジスタQ3Aのゲートとの間
には抵抗80が接続されている。同様に、２次コイル58と
トランジスタQ4Aのゲートとの間には抵抗86が接続さ
れ、２次コイル62とトランジスタQ2Aのゲートとの間に
は抵抗88が接続されている。キャパシタ90がトランジス
タQ2Aのゲートとソースとの間に接続されている。
トランジスタQ3Aのドレインには抵抗92が接続され、抵
抗92の他端はスイッチング・トランジスタQ3 100のゲ
ートに接続されている。ターン・オン時の損失を減らす
ため、すべてのトランジスタは電界効果型トランジスタ
（FET）である。これらのトランジスタをフル電圧でタ
ーン・オンするにはドレイン・ソース間の電荷が低いこ
とが必要である。従って、回路中でオン状態抵抗の最も
高いFETが使用されるべきである。そのようなFETは一般
にさほど高価でない。また、FET寄生ダイオードは低い
オン状態電圧を有することが望ましい。このことはしば
しば貧弱な回復特性を意味するが、幸い、FET寄生ダイ
オードの回復時間は本発明では重要ではない。
抗92の他端はスイッチング・トランジスタQ3 100のゲ
ートに接続されている。ターン・オン時の損失を減らす
ため、すべてのトランジスタは電界効果型トランジスタ
（FET）である。これらのトランジスタをフル電圧でタ
ーン・オンするにはドレイン・ソース間の電荷が低いこ
とが必要である。従って、回路中でオン状態抵抗の最も
高いFETが使用されるべきである。そのようなFETは一般
にさほど高価でない。また、FET寄生ダイオードは低い
オン状態電圧を有することが望ましい。このことはしば
しば貧弱な回復特性を意味するが、幸い、FET寄生ダイ
オードの回復時間は本発明では重要ではない。
抵抗82には抵抗94が接続され、抵抗94の反対端はスイッ
チング・トランジスタQ4 102のゲートに接続されてい
る。トランジスタQ1Aのドレインには抵抗96が接続さ
れ、抵抗96の反対端はトランジスタ104のゲートに接続
されている。抵抗88には抵抗98が接続され、抵抗98の反
対端はスイッチング・トランジスタQ2 106のゲートに
接続されている。
チング・トランジスタQ4 102のゲートに接続されてい
る。トランジスタQ1Aのドレインには抵抗96が接続さ
れ、抵抗96の反対端はトランジスタ104のゲートに接続
されている。抵抗88には抵抗98が接続され、抵抗98の反
対端はスイッチング・トランジスタQ2 106のゲートに
接続されている。
トランジスタQ3のドレインとソースとの間に破線で示さ
れるように寄生装置108が接続されている。寄生装置108
は並列接続されたダイオード108a及びキャパシタ108bか
ら構成されている。一対の寄生キャパシタ109a及び109b
が同様に破線で示され、これらはトランジスタQ3のソー
スとゲートとの間に接続されている。
れるように寄生装置108が接続されている。寄生装置108
は並列接続されたダイオード108a及びキャパシタ108bか
ら構成されている。一対の寄生キャパシタ109a及び109b
が同様に破線で示され、これらはトランジスタQ3のソー
スとゲートとの間に接続されている。
寄生装置110がトランジスタQ4に接続されている。寄生
ダイオード110a及び寄生キャパシタ110bがトランジスタ
Q4のドレイン及びソース間に並列に接続されている。同
様に、寄生キャパシタ111a及び111bが破線で示されるよ
うにトランジスタQ4のドレイン及びゲート間及びトラン
ジスタQ4のソース及びゲート間に各々接続されている。
ダイオード110a及び寄生キャパシタ110bがトランジスタ
Q4のドレイン及びソース間に並列に接続されている。同
様に、寄生キャパシタ111a及び111bが破線で示されるよ
うにトランジスタQ4のドレイン及びゲート間及びトラン
ジスタQ4のソース及びゲート間に各々接続されている。
寄生ダイオード112aと寄生キャパシタ112bとから成る寄
生装置112がスイッチング・トランジスタQ1のドレイン
及びソース間に並列に接続されている。同様に、寄生キ
ャパシタ113aがトランジスタQ1のドレイン及びゲート間
に、寄生キャパシタ113bがトランジスタQ1のソース及び
ゲート間にそれぞれ接続されている。
生装置112がスイッチング・トランジスタQ1のドレイン
及びソース間に並列に接続されている。同様に、寄生キ
ャパシタ113aがトランジスタQ1のドレイン及びゲート間
に、寄生キャパシタ113bがトランジスタQ1のソース及び
ゲート間にそれぞれ接続されている。
寄生ダイオード114aと寄生キャパシタ114bとから成る寄
生装置114がスイッチング・トランジスタQ2のドレイン
及びソース間に接続されている。寄生キャパシタ115aが
トランジスタQ2のドレイン及びゲート間に、寄生キャパ
シタ115bがトランジスタQ2のソース及びゲート間にそれ
ぞれ接続されている。
生装置114がスイッチング・トランジスタQ2のドレイン
及びソース間に接続されている。寄生キャパシタ115aが
トランジスタQ2のドレイン及びゲート間に、寄生キャパ
シタ115bがトランジスタQ2のソース及びゲート間にそれ
ぞれ接続されている。
図示しない電圧電位源は、回路に正及び負の電圧120及
び122をそれぞれ供給する。点Ａ′と点Ｂ′との間には
トランスフォーマーT1100が接続されている。トランス
フォーマーT1内部には漏洩インダクタンス126及び磁化
インダクタンス128がある。トランスフォーマーT1 124
は２次コイル130bと結合された１次コイル130aを有す
る。２次コイル130bは図示しない負荷に接続されてい
る。
び122をそれぞれ供給する。点Ａ′と点Ｂ′との間には
トランスフォーマーT1100が接続されている。トランス
フォーマーT1内部には漏洩インダクタンス126及び磁化
インダクタンス128がある。トランスフォーマーT1 124
は２次コイル130bと結合された１次コイル130aを有す
る。２次コイル130bは図示しない負荷に接続されてい
る。
キャパシタ133が正電圧源120と負電圧源122との間に接
続されている。
続されている。
時刻P1: 第２図の時刻P1において、トランスフォーマーT2 52の
両端のVABはハイであり（即ち、点Ａの電圧は点Ｂの電
圧に対して正である。）トランジスタQ1とQ4はスイッチ
・オンされ、トランスフォーマーT1の両端のVA′Ｂ′は
正である。トランスフォーマーT1 124の点Ａ′から点
Ｂ′への電流は正方向である。
両端のVABはハイであり（即ち、点Ａの電圧は点Ｂの電
圧に対して正である。）トランジスタQ1とQ4はスイッチ
・オンされ、トランスフォーマーT1の両端のVA′Ｂ′は
正である。トランスフォーマーT1 124の点Ａ′から点
Ｂ′への電流は正方向である。
時刻P2: 時刻P2において、トランスフォーマーT2 52の両端のV
ABは零ボルトになる。トランジスタQ1Aはいまだオフで
あり、その寄生ダイオード74は逆バイアスされているの
で、トランジスタQ1のVGSは変化しない。トランジスタQ
1のゲート・キャパシタ113a及び113bは放電されず、ト
ランジスタQ1はオンのままである。
ABは零ボルトになる。トランジスタQ1Aはいまだオフで
あり、その寄生ダイオード74は逆バイアスされているの
で、トランジスタQ1のVGSは変化しない。トランジスタQ
1のゲート・キャパシタ113a及び113bは放電されず、ト
ランジスタQ1はオンのままである。
同時に、トランジスタQ4は、寄生ダイオード70が順バイ
アスされるので、ターン・オフする。
アスされるので、ターン・オフする。
トランスフォーマーT1の電流はトランジスタQ3及びQ4の
ドレイン−ゲート間キャパシタ109a及び111aの各々に流
れるとともに、トランジスタQ3及びQ4のドレイン−ソー
ス間キャパシタ108b及び110bの各々に流れる。この間、
トランジスタQ3及びQ4はオフになるが、キャパシタ110b
の両端の電圧は増大し、キャパシタ108bを横切る電圧は
減少する。このときの変化速度は負荷に依って変わる。
トランジスタQ3のVDSが負の値に達すると、寄生ダイオ
ード108aがターン・オンし、トランスフォーマーT1内の
電流が寄生装置112、T1、及び108aの間を循環し続ける
ことになる。
ドレイン−ゲート間キャパシタ109a及び111aの各々に流
れるとともに、トランジスタQ3及びQ4のドレイン−ソー
ス間キャパシタ108b及び110bの各々に流れる。この間、
トランジスタQ3及びQ4はオフになるが、キャパシタ110b
の両端の電圧は増大し、キャパシタ108bを横切る電圧は
減少する。このときの変化速度は負荷に依って変わる。
トランジスタQ3のVDSが負の値に達すると、寄生ダイオ
ード108aがターン・オンし、トランスフォーマーT1内の
電流が寄生装置112、T1、及び108aの間を循環し続ける
ことになる。
この間、トランスフォーマーT1の電流は、トランスフォ
ーマーT1の巻数比によって、図示しない出力インダクタ
の電流に関連付けられる。出力インダクタは必要な電流
を供給する。従って、コイル130b及び高電位ライン（電
圧源120及び122が最も高電位である。）に負荷が接続さ
れていない状態に近い状態であっても、ダイオード108a
はターン・オンする。
ーマーT1の巻数比によって、図示しない出力インダクタ
の電流に関連付けられる。出力インダクタは必要な電流
を供給する。従って、コイル130b及び高電位ライン（電
圧源120及び122が最も高電位である。）に負荷が接続さ
れていない状態に近い状態であっても、ダイオード108a
はターン・オンする。
時刻P3: 時刻P3において、トランスフォーマーT2のVABは負側に
動く。トランジスタQ1AのVGSが約＋4Vに達すると、トラ
ンジスタQ1Aはターン・オンし、トランジスタQ1のVGSが
負レベルに引張られる。VGSが約＋4Vに達するとトラン
ジスタQ1はターン・オフするので、最少の遅れしか生じ
ない。同時に、トランジスタQ3の寄生ダイオード66が逆
バイアスされるのでトランジスタQ3もまた迅速にターン
・オンする。寄生ダイオード66は導通し、トランジスタ
Q3はほぼ零ボルトにおいてターン・オンし、ソースから
ドレインへとトランジスタQ3中を流れる電流は負にな
る。
動く。トランジスタQ1AのVGSが約＋4Vに達すると、トラ
ンジスタQ1Aはターン・オンし、トランジスタQ1のVGSが
負レベルに引張られる。VGSが約＋4Vに達するとトラン
ジスタQ1はターン・オフするので、最少の遅れしか生じ
ない。同時に、トランジスタQ3の寄生ダイオード66が逆
バイアスされるのでトランジスタQ3もまた迅速にターン
・オンする。寄生ダイオード66は導通し、トランジスタ
Q3はほぼ零ボルトにおいてターン・オンし、ソースから
ドレインへとトランジスタQ3中を流れる電流は負にな
る。
この間、トランスフォーマーT1の電流は、トランジスタ
Q1及びQ2の各々のゲート−ドレイン間キャパシタ113a及
び115aを放電し、トランジスタQ1及びQ2のソース−ドレ
イン間キャパシタ112b及び114bを放電する。トランジス
タQ2のVDSが零に達すると、寄生ダイオード114aはター
ン・オンする。軽負荷状態あるいは高電位ライン状態に
おいては、トランジスタQ2のVDSは零にならなくてもよ
い。
Q1及びQ2の各々のゲート−ドレイン間キャパシタ113a及
び115aを放電し、トランジスタQ1及びQ2のソース−ドレ
イン間キャパシタ112b及び114bを放電する。トランジス
タQ2のVDSが零に達すると、寄生ダイオード114aはター
ン・オンする。軽負荷状態あるいは高電位ライン状態に
おいては、トランジスタQ2のVDSは零にならなくてもよ
い。
トランスフォーマーT1の漏洩インダクタンス126及び磁
化インダクタンス128内のエネルギーは、寄生キャパシ
タ113a、115a、112b、及び114bへ共振的に転送され、ト
ランジスタQ2のターンオンを期待してこれらのキャパシ
タを望ましいレベルに設定する。
化インダクタンス128内のエネルギーは、寄生キャパシ
タ113a、115a、112b、及び114bへ共振的に転送され、ト
ランジスタQ2のターンオンを期待してこれらのキャパシ
タを望ましいレベルに設定する。
こうして、漏洩インダクタンス126のエネルギーがスナ
バー回路に急に流れ込むことが避けられる。
バー回路に急に流れ込むことが避けられる。
正弦波状のトランスフォーマー電流波形が存在するよう
な前述のヘイズ等の文献中の回路とは異なり、本発明は
共振コンバータではなく、寄生キャパシタ113a、115a、
112b及び114bを共振的に充電したり放電したりするだけ
である。トランスフォーマーT2の電流IABの波形は正弦
波ではなく、通常の全ブリッジ・パルス幅変調コンバー
タの波形として示されている。
な前述のヘイズ等の文献中の回路とは異なり、本発明は
共振コンバータではなく、寄生キャパシタ113a、115a、
112b及び114bを共振的に充電したり放電したりするだけ
である。トランスフォーマーT2の電流IABの波形は正弦
波ではなく、通常の全ブリッジ・パルス幅変調コンバー
タの波形として示されている。
もしスナバー回路が用いられるとすると、スナバー回路
及び寄生キャパシタは雨充電されなければならず、その
ため、部品にストレスが生じ、電磁干渉や余分な損失も
生じる。本発明では、漏洩インダクタンス126のエネル
ギーは有効に再利用される。スイッチング回路の操作に
おいて漏洩インダクタンスを最小化することは重要では
ないが、電磁界を最小化することは重要である。
及び寄生キャパシタは雨充電されなければならず、その
ため、部品にストレスが生じ、電磁干渉や余分な損失も
生じる。本発明では、漏洩インダクタンス126のエネル
ギーは有効に再利用される。スイッチング回路の操作に
おいて漏洩インダクタンスを最小化することは重要では
ないが、電磁界を最小化することは重要である。
時刻P4: これまでの記述から、トランスフォーマーT1のVABが最
初に負になると（時刻P3のとき）、トランジスタQ1は直
ちにターン・オフし、トランジスタQ3はターン・オンす
る。時刻P4でトランジスタQ2もまた寄生装置とは独立の
一定の遅れの後にターン・オンする。こうして、トラン
ジスタQ1及びQ2が同時にターン・オンすることにより生
じる電圧源120と122との短絡が防止される。時刻P3と時
刻P4との間のトランジスタQ2をターン・オンするときの
遅延は、トランジスタQ2Aのゲートに抵抗88を設けトラ
ンジスタQ2Aのゲート及びソース間にキャパシタ90を設
けることにより生じ、このキャパシタ90はトランジスタ
Q2Aの寄生ゲート・キャパシタを決定する。トランジス
タQ2AのVGSが前記遅延の後に時刻P4において＋4Vに達す
ると、トランジスタQ2Aがターン・オンし、それにより
トランジスタQ2が続いてターン・オンする。
初に負になると（時刻P3のとき）、トランジスタQ1は直
ちにターン・オフし、トランジスタQ3はターン・オンす
る。時刻P4でトランジスタQ2もまた寄生装置とは独立の
一定の遅れの後にターン・オンする。こうして、トラン
ジスタQ1及びQ2が同時にターン・オンすることにより生
じる電圧源120と122との短絡が防止される。時刻P3と時
刻P4との間のトランジスタQ2をターン・オンするときの
遅延は、トランジスタQ2Aのゲートに抵抗88を設けトラ
ンジスタQ2Aのゲート及びソース間にキャパシタ90を設
けることにより生じ、このキャパシタ90はトランジスタ
Q2Aの寄生ゲート・キャパシタを決定する。トランジス
タQ2AのVGSが前記遅延の後に時刻P4において＋4Vに達す
ると、トランジスタQ2Aがターン・オンし、それにより
トランジスタQ2が続いてターン・オンする。
ダイオード114aが導通状態だとすると、トランジスタQ2
は零ボルトでターン・オンする。軽負荷あるいは高電圧
ライン状態においては、寄生キャパシタ114b及び115aの
放電は完全に行われない。しかし、寄生キャパシタ114b
及び115aを横切るフル・ライン電圧によりトランジスタ
Q2がターン・オンする場合よりは、この状況はまだよ
い。重負荷の場合は、ターン・オン損失は実質的に解消
し、一方、更に軽負荷の場合は、ターン・オン時の損失
は大きくなるが、飽和損失は小さくなる。従って、大き
なスイッチング損失と大きな飽和損失とが同時に発生す
ることはない。勿論、インダクタンス128の磁化を低く
することにより、たとえ負荷が無い場合にも、ターン・
オン・スイッチング損失を実質的に解消することができ
る。
は零ボルトでターン・オンする。軽負荷あるいは高電圧
ライン状態においては、寄生キャパシタ114b及び115aの
放電は完全に行われない。しかし、寄生キャパシタ114b
及び115aを横切るフル・ライン電圧によりトランジスタ
Q2がターン・オンする場合よりは、この状況はまだよ
い。重負荷の場合は、ターン・オン損失は実質的に解消
し、一方、更に軽負荷の場合は、ターン・オン時の損失
は大きくなるが、飽和損失は小さくなる。従って、大き
なスイッチング損失と大きな飽和損失とが同時に発生す
ることはない。勿論、インダクタンス128の磁化を低く
することにより、たとえ負荷が無い場合にも、ターン・
オン・スイッチング損失を実質的に解消することができ
る。
時刻P5: トランスフォーマーT1のVABが零になると、トランジス
タQ3Aがいまだオフであり、寄生ダイオード66が逆バイ
アスされているので、トランジスタQ3のVGSは変化しな
い。トランジスタQ3のゲート・キャパシタ109a及び109b
はその負荷を保持し、トランジスタQ3はそのままの状態
にとどまる。トランジスタQ2は、トランジスタQ2Aの寄
生ダイオード78によって、迅速にターン・オフする。
タQ3Aがいまだオフであり、寄生ダイオード66が逆バイ
アスされているので、トランジスタQ3のVGSは変化しな
い。トランジスタQ3のゲート・キャパシタ109a及び109b
はその負荷を保持し、トランジスタQ3はそのままの状態
にとどまる。トランジスタQ2は、トランジスタQ2Aの寄
生ダイオード78によって、迅速にターン・オフする。
寄生キャパシタ112bが放電すると、トランジスタQ1の寄
生ダイオード112aがターン・オンし、Q3、T1、及び112a
の間を電流が循環する。
生ダイオード112aがターン・オンし、Q3、T1、及び112a
の間を電流が循環する。
以上述べて来たところの、スイッチング・トランジスタ
Q1及びQ4についてのターン・オン・サイクル、スイッチ
ング・メカニズム、及び導通メカニズムは、スイッチン
グ・トランジスタQ1及びQ4の夫々にもあてはまり、Q2が
サイクルの後半（時刻P3からP0）においてQ4の機能を果
し、Q3がサイクルの後半においてQ1の機能を果す。
Q1及びQ4についてのターン・オン・サイクル、スイッチ
ング・メカニズム、及び導通メカニズムは、スイッチン
グ・トランジスタQ1及びQ4の夫々にもあてはまり、Q2が
サイクルの後半（時刻P3からP0）においてQ4の機能を果
し、Q3がサイクルの後半においてQ1の機能を果す。
F.発明の効果 上述のように本発明の回路によれば、電磁干渉及び電力
損失を最小にすることができる。
損失を最小にすることができる。
第１図は本発明によるブリッジ回路の一実施例を示す回
路図、 第２図は前記実施例の動作を説明するための波形図、 第３図は従来のブリッジ回路の例を示す回路図である。 T1、T2……インダクタンス装置としてのトランスフォー
マー、Q1、Q2、Q3、Q4……第１、第２、第３、第４のス
イッチング手段としての第１、第２、第３、第４のトラ
ンジスタ。
路図、 第２図は前記実施例の動作を説明するための波形図、 第３図は従来のブリッジ回路の例を示す回路図である。 T1、T2……インダクタンス装置としてのトランスフォー
マー、Q1、Q2、Q3、Q4……第１、第２、第３、第４のス
イッチング手段としての第１、第２、第３、第４のトラ
ンジスタ。
Claims (1)
- 【請求項１】４個の辺のそれぞれにつながれた第１乃至
第４の１次スイッチング手段を有するブリッジ回路と、 前記ブリッジ回路の１つ対角線にまたがって接続された
直流電源手段と、 前記ブリッジ回路の他方の対角線にまたがって接続され
たインダクティブ負荷手段と、 １つの１次巻線と第１乃至第４の２次巻線を有する駆動
トランスフォーマーと、 前記駆動トランスフォーマーの前記１次巻線に交番制御
信号を供給する制御信号手段と、 前記第１乃至第４の１次スイッチング手段を通る電流を
制御するために前記駆動トランスフォーマーの前記第１
乃至第４の２次巻線のそれぞれを前記第１乃至第４の１
次スイッチング手段にそれぞれ結合する４個の２次スイ
ッチング手段と、 よりなり、 前記２次巻線及び前記２次スイッチング手段は、前記第
１及び第４の１次スイッチング手段がブリッジ回路動作
の第１の半サイクルの間導通しかつ前記第２及び第３の
１次スイッチング手段が前記ブリッジ回路動作の第２の
半サイクルの間導通するように接続され、 前記第１及び第４の１次スイッチング手段は前記ブリッ
ジ回路の１方の対向する２辺に設けられ、前記第２及び
第３の１次スイッチング手段は前記ブリッジ回路の他方
の対向する２辺に設けられ、 第１キャパシタ手段が前記ブリッジ回路動作の前記第１
半サイクルの初期部分の間前記第４の１次スイッチング
手段の導通の開始を遅延させるために前記第４の１次ス
イッチング手段に対応する前記２次スイッチング手段に
つながれ、 第２のキャパシタ手段が前記ブリッジ回路動作の前記第
２半サイクルの初期部分の間前記第２の１次スイッチン
グ手段の導通の開始を遅延させるために前記第２の１次
スイッチング手段に対応する前記２次スイッチング手段
につながれている、 ことを特徴とする全ブリッジ電力変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/171,098 US4860189A (en) | 1988-03-21 | 1988-03-21 | Full bridge power converter circuit |
| US171098 | 1988-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276819A JPH01276819A (ja) | 1989-11-07 |
| JPH0760998B2 true JPH0760998B2 (ja) | 1995-06-28 |
Family
ID=22622523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066430A Expired - Lifetime JPH0760998B2 (ja) | 1988-03-21 | 1989-03-20 | 全ブリッジ・電力変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4860189A (ja) |
| EP (1) | EP0334100B1 (ja) |
| JP (1) | JPH0760998B2 (ja) |
| DE (1) | DE68911005T2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0395159B1 (en) * | 1989-04-28 | 1995-03-22 | Koninklijke Philips Electronics N.V. | DC/AC converter for the supply of two gas and / or vapour discharge lamps |
| DE4007566C2 (de) * | 1990-03-09 | 1998-07-16 | Siemens Ag | Leistungsverstärker für die Speisung einer Induktivität mit geschalteten Transistoren |
| FR2671922B1 (fr) * | 1991-01-22 | 1994-02-11 | Agence Spatiale Europeenne | Procede pour reduire les pertes de commutation creees par un commutateur de puissance. |
| US5132889A (en) * | 1991-05-15 | 1992-07-21 | Ibm Corporation | Resonant-transition DC-to-DC converter |
| US5111381A (en) * | 1991-08-12 | 1992-05-05 | Motorola, Inc. | H-bridge flyback recirculator |
| US5303137A (en) * | 1991-12-04 | 1994-04-12 | Dawn Technologies, Ltd. | Multiresonant self-oscillating converter circuit |
| US5305191A (en) * | 1992-04-20 | 1994-04-19 | At&T Bell Laboratories | Drive circuit for zero-voltage switching power converter with controlled power switch turn-on |
| US5442540A (en) * | 1992-06-12 | 1995-08-15 | The Center For Innovative Technology | Soft-switching PWM converters |
| US5406051A (en) * | 1993-04-29 | 1995-04-11 | Electric Power Research Institute | Welding machine with a high frequency converter |
| US5418703A (en) * | 1993-08-31 | 1995-05-23 | International Business Machines Corp. | DC-DC converter with reset control for enhanced zero-volt switching |
| US5666281A (en) * | 1995-06-22 | 1997-09-09 | Lucent Technologies Inc. | Battery polarity switch for applying power to a co-axial cable and incorporating regulation |
| US5648896A (en) * | 1995-08-04 | 1997-07-15 | Lucent Technologies Inc. | Inverter device using capacitance for controlling waveform slew during voltage polarity transitions |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| JP2002514378A (ja) | 1997-01-24 | 2002-05-14 | シンクォール・インコーポレーテッド | 高効率電力変換装置 |
| US5864472A (en) * | 1997-03-24 | 1999-01-26 | Ault Incorporated | Apparatus for controlling a multiresonant self-oscillating converter circuit |
| US5920473A (en) * | 1998-03-09 | 1999-07-06 | Magnetic Technology, Inc. | Dc-to-Dc power converter with integrated magnetic power transformer |
| US5959856A (en) * | 1998-03-09 | 1999-09-28 | Magnetic Technology, Inc. | DC-to-DC power converter |
| US5956238A (en) * | 1998-06-24 | 1999-09-21 | Celestica North America Inc. | Blocking time maintenance circuit for ZVS converters |
| DE69940902D1 (de) | 1998-12-08 | 2009-07-02 | Panasonic Corp | Schaltnetzteil |
| US6259615B1 (en) | 1999-07-22 | 2001-07-10 | O2 Micro International Limited | High-efficiency adaptive DC/AC converter |
| US6804129B2 (en) | 1999-07-22 | 2004-10-12 | 02 Micro International Limited | High-efficiency adaptive DC/AC converter |
| AU2001251230A1 (en) | 2000-05-12 | 2001-11-26 | John Chou | Integrated circuit for lamp heating and dimming control |
| US6501234B2 (en) * | 2001-01-09 | 2002-12-31 | 02 Micro International Limited | Sequential burst mode activation circuit |
| US6869157B2 (en) * | 2001-03-26 | 2005-03-22 | Canon Kabushiki Kaisha | Method of driving and controlling ink jet print head, ink jet print head, and ink jet printer |
| US6570344B2 (en) | 2001-05-07 | 2003-05-27 | O2Micro International Limited | Lamp grounding and leakage current detection system |
| EP1400008A1 (en) * | 2001-05-24 | 2004-03-24 | Comair Rotron, Inc. | Stator with multiple winding configurations |
| EP1304792A1 (en) * | 2001-10-19 | 2003-04-23 | STMicroelectronics S.r.l. | Circuit device for driving an AC electric load |
| US6483724B1 (en) | 2002-02-15 | 2002-11-19 | Valere Power, Inc. | DC/DC ZVS full bridge converter power supply method and apparatus |
| US6879199B2 (en) | 2002-02-15 | 2005-04-12 | Valere Power, Inc. | PWM control signal generation method and apparatus |
| US7515446B2 (en) * | 2002-04-24 | 2009-04-07 | O2Micro International Limited | High-efficiency adaptive DC/AC converter |
| US6856519B2 (en) | 2002-05-06 | 2005-02-15 | O2Micro International Limited | Inverter controller |
| US6873322B2 (en) * | 2002-06-07 | 2005-03-29 | 02Micro International Limited | Adaptive LCD power supply circuit |
| US6756769B2 (en) | 2002-06-20 | 2004-06-29 | O2Micro International Limited | Enabling circuit for avoiding negative voltage transients |
| US6949912B2 (en) | 2002-06-20 | 2005-09-27 | 02Micro International Limited | Enabling circuit for avoiding negative voltage transients |
| US6778415B2 (en) * | 2003-01-22 | 2004-08-17 | O2Micro, Inc. | Controller electrical power circuit supplying energy to a display device |
| US7057611B2 (en) * | 2003-03-25 | 2006-06-06 | 02Micro International Limited | Integrated power supply for an LCD panel |
| US6936975B2 (en) * | 2003-04-15 | 2005-08-30 | 02Micro International Limited | Power supply for an LCD panel |
| US6897698B1 (en) | 2003-05-30 | 2005-05-24 | O2Micro International Limited | Phase shifting and PWM driving circuits and methods |
| US7394209B2 (en) | 2004-02-11 | 2008-07-01 | 02 Micro International Limited | Liquid crystal display system with lamp feedback |
| US7327113B2 (en) * | 2004-11-15 | 2008-02-05 | General Electric Company | Electric starter generator system employing bidirectional buck-boost power converters, and methods therefor |
| TWI318491B (en) * | 2006-10-31 | 2009-12-11 | Iner Aec Executive Yuan | An adjustable high-frequency-high-voltage power supply |
| WO2009012735A1 (de) * | 2007-07-23 | 2009-01-29 | Hüttinger Elektronik Gmbh + Co. Kg | Plasmaversorgungseinrichtung |
| US8149027B2 (en) * | 2008-07-02 | 2012-04-03 | Motorola Mobility, Inc. | Circuit with a voltage dependent resistor for controlling an on/off state of a transistor |
| US8035996B1 (en) | 2009-04-16 | 2011-10-11 | Intersil Americas Inc. | Asymmetric zero-voltage switching full-bridge power converters |
| US8390373B2 (en) * | 2010-06-08 | 2013-03-05 | MUSIC Group IP Ltd. | Ultra-high efficiency switching power inverter and power amplifier |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US9502987B1 (en) * | 2014-02-06 | 2016-11-22 | Pai Capital Llc | Circuit and method for managing common mode noise in isolated resonant DC-DC power converters |
| EP3393027A1 (en) | 2017-04-18 | 2018-10-24 | EMD Technologies, Inc. | Soft-switching for high-frequency power conversion |
| JP6964705B2 (ja) * | 2020-04-09 | 2021-11-10 | 三菱電機株式会社 | 電力変換装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737755A (en) * | 1972-03-22 | 1973-06-05 | Bell Telephone Labor Inc | Regulated dc to dc converter with regulated current source driving a nonregulated inverter |
| US4204266A (en) * | 1978-07-28 | 1980-05-20 | Lorain Products Corporation | Inverter drive circuit |
| FR2441290A1 (fr) * | 1978-11-13 | 1980-06-06 | Anvar | Convertisseur statique d'energie electrique a semi-conducteurs |
| JPS5648720A (en) * | 1979-09-28 | 1981-05-02 | Hitachi Ltd | Inductive load driving circuit |
| DE3303223A1 (de) * | 1983-02-01 | 1984-08-09 | Silcon Elektronik As | Stromversorgungsvorrichtung |
| JPS6018691U (ja) * | 1983-07-15 | 1985-02-08 | 株式会社東芝 | スイツチング回路 |
| US4511815A (en) * | 1983-08-15 | 1985-04-16 | International Rectifier Corporation | Transformer-isolated power MOSFET driver circuit |
| FR2556905B1 (fr) * | 1983-12-14 | 1989-07-13 | Europ Agence Spatiale | Circuit de commande pour transistor a effet de champ de puissance |
| US4626980A (en) * | 1984-05-17 | 1986-12-02 | Square D Company | Power bridge having a non-dissipative snubber circuit |
| US4639849A (en) * | 1985-05-08 | 1987-01-27 | International Exide Electronics/Corporation | Snubber circuit for H.F. bridge converter |
| JPS62196428U (ja) * | 1986-06-05 | 1987-12-14 | ||
| US4691270A (en) * | 1986-07-22 | 1987-09-01 | Rca Corporation | Current fed inverter bridge with lossless snubbers |
-
1988
- 1988-03-21 US US07/171,098 patent/US4860189A/en not_active Expired - Fee Related
-
1989
- 1989-03-07 DE DE68911005T patent/DE68911005T2/de not_active Expired - Fee Related
- 1989-03-07 EP EP89104011A patent/EP0334100B1/en not_active Expired - Lifetime
- 1989-03-20 JP JP1066430A patent/JPH0760998B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4860189A (en) | 1989-08-22 |
| JPH01276819A (ja) | 1989-11-07 |
| EP0334100B1 (en) | 1993-12-01 |
| DE68911005T2 (de) | 1994-05-19 |
| DE68911005D1 (de) | 1994-01-13 |
| EP0334100A3 (en) | 1990-03-07 |
| EP0334100A2 (en) | 1989-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0760998B2 (ja) | 全ブリッジ・電力変換回路 | |
| KR100691929B1 (ko) | 플로팅 게이트를 가진 동기 정류기에 대한 일반적인 자기 구동 동기 정류 방식 | |
| US5434768A (en) | Fixed frequency converter switching at zero voltage | |
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
| EP1236265B8 (en) | Externally-driven scheme for synchronous rectification | |
| US5274543A (en) | Zero-voltage switching power converter with lossless synchronous rectifier gate drive | |
| KR100281158B1 (ko) | 이중 포워드 dc-dc 변환기 | |
| US6016258A (en) | Full bridge DC-DC converters | |
| US6862195B2 (en) | Soft transition converter | |
| US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| EP3509203B1 (en) | Converter with zvs | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| CA2059457C (en) | Method for minimizing the switching loss in a power switch | |
| CN100421344C (zh) | 零电压开关半桥直流-直流变换器拓扑 | |
| US20020122318A1 (en) | Passive voltage clamp for rectifier diodes in a soft-switching dc/dc converter | |
| US5063488A (en) | Switching power source means | |
| US6023158A (en) | Switch drive controller, method of operation thereof and power converter employing the same | |
| US12316227B2 (en) | ZVS assist snubber for switching converter | |
| US6704211B1 (en) | DC-to-DC converter | |
| JP2835899B2 (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
| JP2997608B2 (ja) | バック型ｄｃ−ｄｃコンバ−タ回路 | |
| JPH0564445A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000184707A (ja) | 同期整流回路 |