JPH0761045B2 - 入力断検出回路 - Google Patents
入力断検出回路Info
- Publication number
- JPH0761045B2 JPH0761045B2 JP63013125A JP1312588A JPH0761045B2 JP H0761045 B2 JPH0761045 B2 JP H0761045B2 JP 63013125 A JP63013125 A JP 63013125A JP 1312588 A JP1312588 A JP 1312588A JP H0761045 B2 JPH0761045 B2 JP H0761045B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- gain
- agc
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】 〔概要〕 受信機等の装置への入力信号の断の有無を検出する入力
断検出回路に関し， 回路の構成素子の製造時における特性の絶対値バラツ
キ，あるいは温度や電源電圧等の環境変動などによって
も入力断検出レベルが変動されることなく常に安定した
入力断検出動作を行えるようにすることを目的とし， 入力信号が入力される利得可変形増幅器と，利得可変形
増幅器の出力信号レベルが一定となるように利得可変形
増幅器に自動利得調整用の制御信号を供給する制御回路
と，制御回路からの制御信号が入力されて利得可変形増
幅器の持つ制御信号レベル対利得値特性に従って制御信
号を利得値信号に変換する変換回路と，変換回路からの
利得値信号を所定の利得値と比較して入力断の有無を判
定する判定回路とを具備してなる。
断検出回路に関し， 回路の構成素子の製造時における特性の絶対値バラツ
キ，あるいは温度や電源電圧等の環境変動などによって
も入力断検出レベルが変動されることなく常に安定した
入力断検出動作を行えるようにすることを目的とし， 入力信号が入力される利得可変形増幅器と，利得可変形
増幅器の出力信号レベルが一定となるように利得可変形
増幅器に自動利得調整用の制御信号を供給する制御回路
と，制御回路からの制御信号が入力されて利得可変形増
幅器の持つ制御信号レベル対利得値特性に従って制御信
号を利得値信号に変換する変換回路と，変換回路からの
利得値信号を所定の利得値と比較して入力断の有無を判
定する判定回路とを具備してなる。
〔産業上の利用分野〕 本発明は各種装置への入力信号の断の有無を検出する入
力断検出回路に関する。
力断検出回路に関する。
本発明に係る入力断検出回路は，例えばアナログ通信シ
ステムあるいはディジタル通信システムの受信機あるい
は中継器などに用いることができる。この種の入力断検
出装置は，製造時における構成素子の特性バラツキによ
る個々の回路間での特性の相違，あるいは温度変動や電
源電圧変動等の環境変動による特性の変化などによって
入力断の検出レベルが変化されることなく安定した検出
動作を行えることが要求されている。
ステムあるいはディジタル通信システムの受信機あるい
は中継器などに用いることができる。この種の入力断検
出装置は，製造時における構成素子の特性バラツキによ
る個々の回路間での特性の相違，あるいは温度変動や電
源電圧変動等の環境変動による特性の変化などによって
入力断の検出レベルが変化されることなく安定した検出
動作を行えることが要求されている。
受信機等の入力側には通常，自動利得調整（AGC）回路
が備えられており，このAGC回路では入力信号のレベル
変動を補正して常に一定レベルの出力信号が得られるよ
う入力信号を増幅する自動利得調整が行われている。か
かるAGC回路において入力信号の断を検出しようとする
場合,AGC回路の出力信号は一定レベルに増幅された後の
出力信号であるため，それらの信号の絶対値を監視して
入力断を検出することは一般に困難である。このため通
常はAGC回路中のAGC制御電圧を監視し，このAGC制御電
圧が所定のしきい値を越えたことにより入力断検出を行
っている。
が備えられており，このAGC回路では入力信号のレベル
変動を補正して常に一定レベルの出力信号が得られるよ
う入力信号を増幅する自動利得調整が行われている。か
かるAGC回路において入力信号の断を検出しようとする
場合,AGC回路の出力信号は一定レベルに増幅された後の
出力信号であるため，それらの信号の絶対値を監視して
入力断を検出することは一般に困難である。このため通
常はAGC回路中のAGC制御電圧を監視し，このAGC制御電
圧が所定のしきい値を越えたことにより入力断検出を行
っている。
この種の入力断検出を行う入力断検出回路の従来例が第
６図に示される。この従来例回路はディジタル通信シス
テムの受信機に用いられているものであって，入力信号
としてはディジタル信号が入力されている。図中,1は入
力信号Viを制御電圧Vcに応じた可変利得Ａで増幅して出
力信号Voとして出力するAGC増幅器,2は出力信号Voのピ
ーク値を検出してそのピーク値が一定となるようにAGC
増幅器１に制御電圧Vcを供給するAGC制御回路である。A
GC制御回路２は出力信号Voのピーク値に比例した制御電
圧Vcを出力する。４はAGC制御回路２からの制御電圧Vc
を所定のしきい値電圧Vthと比較して，制御電圧Vcがし
きい値電圧Vthを越えたら入力断と判定する入力断判定
回路である。
６図に示される。この従来例回路はディジタル通信シス
テムの受信機に用いられているものであって，入力信号
としてはディジタル信号が入力されている。図中,1は入
力信号Viを制御電圧Vcに応じた可変利得Ａで増幅して出
力信号Voとして出力するAGC増幅器,2は出力信号Voのピ
ーク値を検出してそのピーク値が一定となるようにAGC
増幅器１に制御電圧Vcを供給するAGC制御回路である。A
GC制御回路２は出力信号Voのピーク値に比例した制御電
圧Vcを出力する。４はAGC制御回路２からの制御電圧Vc
を所定のしきい値電圧Vthと比較して，制御電圧Vcがし
きい値電圧Vthを越えたら入力断と判定する入力断判定
回路である。
この従来例回路の動作を第５図を参照しつつ以下に説明
する。第５図はAGC増幅器１におけるAGC制御電圧Vcに対
する増幅器利得Ａの特性を示す特性図であり，横座標は
AGC制御電圧Vc,縦座標は増幅器利得Ａを表す。
する。第５図はAGC増幅器１におけるAGC制御電圧Vcに対
する増幅器利得Ａの特性を示す特性図であり，横座標は
AGC制御電圧Vc,縦座標は増幅器利得Ａを表す。
いまAGC増幅器１は,AGC制御電圧Vcが増大するに従い利
得Ａが抑制される曲線（１）の特性を有しているものと
する。AGC増幅器１に要求される可変利得Ａの正常時の
使用範囲はＡ（１）〜Ａ（２）の範囲であるとし，この
上限値Ａ（２）を上回る点に入力断検出のためのしきい
値利得Athを設定する。従ってAGC制御回路２の制御電圧
Vcの通常時の使用範囲はV(1)1〜V(2)1であり、入力断検
出しきい値利得Athに対応する制御電圧VcはVth1であ
る。この場合，入力断判定回路４のしきい値電圧はVth1
に設定される。
得Ａが抑制される曲線（１）の特性を有しているものと
する。AGC増幅器１に要求される可変利得Ａの正常時の
使用範囲はＡ（１）〜Ａ（２）の範囲であるとし，この
上限値Ａ（２）を上回る点に入力断検出のためのしきい
値利得Athを設定する。従ってAGC制御回路２の制御電圧
Vcの通常時の使用範囲はV(1)1〜V(2)1であり、入力断検
出しきい値利得Athに対応する制御電圧VcはVth1であ
る。この場合，入力断判定回路４のしきい値電圧はVth1
に設定される。
いま入力信号Viが断となり，このためAGC増幅器１の利
得が増大して使用利得上限値Ａ（２）を越えてしきい値
利得Athに至ったものとする。この場合,AGC制御回路２
からの制御電圧Vcも使用範囲V(1)1〜V(2)1を越えてしき
い値電圧Vth1に至っている。すると，制御電圧Vcをしき
い値電圧Vth1と比較して監視している入力断判定回路４
がこれを検出して入力断と判定し，アラーム信号Salmを
出力し，それにより入力断が検出される。
得が増大して使用利得上限値Ａ（２）を越えてしきい値
利得Athに至ったものとする。この場合,AGC制御回路２
からの制御電圧Vcも使用範囲V(1)1〜V(2)1を越えてしき
い値電圧Vth1に至っている。すると，制御電圧Vcをしき
い値電圧Vth1と比較して監視している入力断判定回路４
がこれを検出して入力断と判定し，アラーム信号Salmを
出力し，それにより入力断が検出される。
上述の従来例回路では，入力断検出のしきい値利得Ath
と実使用利得範囲Ａ（１）〜Ａ（２）が近い場合，入力
断検出レベルの設定がシビアになり，回路を集積回路な
どで構成する場合の製造時の素子特性の絶対値バラツキ
による回路個々間での特性の相違，あるいは温度や電源
電圧等の環境変動による特性変化などによって入力断検
出レベルが変動してしまい，最悪の場合には検出誤動作
を起こしてしまう可能性がある。
と実使用利得範囲Ａ（１）〜Ａ（２）が近い場合，入力
断検出レベルの設定がシビアになり，回路を集積回路な
どで構成する場合の製造時の素子特性の絶対値バラツキ
による回路個々間での特性の相違，あるいは温度や電源
電圧等の環境変動による特性変化などによって入力断検
出レベルが変動してしまい，最悪の場合には検出誤動作
を起こしてしまう可能性がある。
すなわち，例えば回路を集積化するときに問題となる構
成素子の特性のバラツキ、あるいは温度変動や電源電圧
変動等の環境変動に起因して,AGC増幅器１のAGC制御電
圧−利得特性が第５図に示される曲線（１）から曲線
（２）になったものとする。すると，実使用利得範囲Ａ
（１）〜Ａ（２）に対応するAGC制御回路２の制御電圧V
cの変動範囲はV(1)2〜V(2)2に変化し，その上限値V(2)2
は曲線（１）の場合の入力断しきい値Vth1によりも大き
くなる。また入力断検出しきい値利得Athに対応する制
御電圧Vcは曲線（２）ではVth2に増加する。
成素子の特性のバラツキ、あるいは温度変動や電源電圧
変動等の環境変動に起因して,AGC増幅器１のAGC制御電
圧−利得特性が第５図に示される曲線（１）から曲線
（２）になったものとする。すると，実使用利得範囲Ａ
（１）〜Ａ（２）に対応するAGC制御回路２の制御電圧V
cの変動範囲はV(1)2〜V(2)2に変化し，その上限値V(2)2
は曲線（１）の場合の入力断しきい値Vth1によりも大き
くなる。また入力断検出しきい値利得Athに対応する制
御電圧Vcは曲線（２）ではVth2に増加する。
この結果，曲線（２）の特性においては,AGC増幅器１の
利得Ａを正常時の使用利得範囲Ａ（１）〜Ａ（２）の範
囲で変化させるためには,AGC制御回路２の制御電圧Vcを
V(1)2〜V(2)2の範囲で変化させる必要がある。一方，入
力断判定回路４の設定しきい値はVth1のまま一定である
から,AGC制御回路２の制御電圧Vcが電圧値Vth1を越えて
上限値V(2)2近くに振れた場合は入力断判定回路４はこ
れを入力断と判定してアラーム信号Samを出力し，した
がって検出誤動作となる。
利得Ａを正常時の使用利得範囲Ａ（１）〜Ａ（２）の範
囲で変化させるためには,AGC制御回路２の制御電圧Vcを
V(1)2〜V(2)2の範囲で変化させる必要がある。一方，入
力断判定回路４の設定しきい値はVth1のまま一定である
から,AGC制御回路２の制御電圧Vcが電圧値Vth1を越えて
上限値V(2)2近くに振れた場合は入力断判定回路４はこ
れを入力断と判定してアラーム信号Samを出力し，した
がって検出誤動作となる。
したがって本発明の目的は，回路の構成素子の製造時に
おける特性の絶対値バラツキ，あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した入力断検出動作を行える入力
断検出回路を提供することにある。
おける特性の絶対値バラツキ，あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した入力断検出動作を行える入力
断検出回路を提供することにある。
第１図は本発明に係る入力断検出装置の原理を説明する
ための図である。
ための図である。
本発明に係る入力断検出回路は，入力信号Siが入力され
る利得可変形増幅器６と，利得可変形増幅器６の出力信
号Soレベルが一定となるように利得可変形増幅器６に自
動利得調整用の制御信号Scを供給する制御回路７と，制
御回路７からの制御信号Scが入力され，利得可変形増幅
器６の持つ制御信号レベル対利得値特性に従って制御信
号Scを利得値信号Sgに変換する変換回路８と，変換回路
８からの利得値信号Sgを所定の利得値と比較して入力断
の有無を判定する判定回路９とを具備してなる。
る利得可変形増幅器６と，利得可変形増幅器６の出力信
号Soレベルが一定となるように利得可変形増幅器６に自
動利得調整用の制御信号Scを供給する制御回路７と，制
御回路７からの制御信号Scが入力され，利得可変形増幅
器６の持つ制御信号レベル対利得値特性に従って制御信
号Scを利得値信号Sgに変換する変換回路８と，変換回路
８からの利得値信号Sgを所定の利得値と比較して入力断
の有無を判定する判定回路９とを具備してなる。
本発明回路では，入力断検出は，制御回路７からの制御
信号Scをしきい値と比較するのではなく変換手段８の利
得値信号Sgを所定のしきい値と比較することにより行わ
れるので，可変利得形増幅器６のAGC制御電圧対利得特
性が変化しても，常に可変利得形増幅器６の利得が所定
のしきい値利得に達した時にのみ判定回路９で入力断と
判定されることになり，この結果，安定した入力断検出
が行えるようになる。
信号Scをしきい値と比較するのではなく変換手段８の利
得値信号Sgを所定のしきい値と比較することにより行わ
れるので，可変利得形増幅器６のAGC制御電圧対利得特
性が変化しても，常に可変利得形増幅器６の利得が所定
のしきい値利得に達した時にのみ判定回路９で入力断と
判定されることになり，この結果，安定した入力断検出
が行えるようになる。
以下，図面を参照して本発明の実施例を説明する。第２
図は本発明に係る一実施例としての入力断検出回路を示
すブロック図であり，この実施例装置は前述同様にディ
ジタル通信システムの受信機の入力部に用いられてい
て，回路全体が半導体集積回路で構成される。入力信号
としてはディジタル信号が入力される。図中，第６図と
同じ参照番号のブロックは同じ機能を持つブロックであ
る。すなわちAGC増幅器１は入力信号Viを制御電圧Vcに
応じた可変利得Ａで増幅して出力信号Voとして出力し,A
GC制御回路２はAGC増幅器１の出力信号Voのピーク値を
検出してそのピーク値が一定となるようにAGC増幅器１
の制御入力端子に制御電圧Vcを供給する。このAGC制御
回路２は逆方向AGC（フォードバックAGC）を行ってい
る。
図は本発明に係る一実施例としての入力断検出回路を示
すブロック図であり，この実施例装置は前述同様にディ
ジタル通信システムの受信機の入力部に用いられてい
て，回路全体が半導体集積回路で構成される。入力信号
としてはディジタル信号が入力される。図中，第６図と
同じ参照番号のブロックは同じ機能を持つブロックであ
る。すなわちAGC増幅器１は入力信号Viを制御電圧Vcに
応じた可変利得Ａで増幅して出力信号Voとして出力し,A
GC制御回路２はAGC増幅器１の出力信号Voのピーク値を
検出してそのピーク値が一定となるようにAGC増幅器１
の制御入力端子に制御電圧Vcを供給する。このAGC制御
回路２は逆方向AGC（フォードバックAGC）を行ってい
る。
AGC制御回路２の制御電圧Vcは疑似AGC増幅器３の制御入
力端子にも入力される。この疑似AGC増幅器３はAGC増幅
器１と同じ回路形式の増幅器で構成されており,AGC増幅
器１とほぼ同じAGC制御電圧対増幅器利得特性を有する
ように集積回路製造工程において同一チップ上に生成さ
れるものである。したがってその構成素子の各種特性は
AGC増幅器１のそれとほぼ等しくなっている。疑似AGC増
幅器３の入力端子には一定の設定電圧Vaが印加される。
このような構成により疑似AGC増幅器３は,AGC制御回路
２からの制御電圧Vcを，第５図のAGC制御電圧対増幅器
利得特性曲線に従って増幅器利得Ａに逆変換してこの利
得Ａに対応する利得電圧Vgとして出力するようになって
いる。
力端子にも入力される。この疑似AGC増幅器３はAGC増幅
器１と同じ回路形式の増幅器で構成されており,AGC増幅
器１とほぼ同じAGC制御電圧対増幅器利得特性を有する
ように集積回路製造工程において同一チップ上に生成さ
れるものである。したがってその構成素子の各種特性は
AGC増幅器１のそれとほぼ等しくなっている。疑似AGC増
幅器３の入力端子には一定の設定電圧Vaが印加される。
このような構成により疑似AGC増幅器３は,AGC制御回路
２からの制御電圧Vcを，第５図のAGC制御電圧対増幅器
利得特性曲線に従って増幅器利得Ａに逆変換してこの利
得Ａに対応する利得電圧Vgとして出力するようになって
いる。
疑似AGC増幅器３からの利得電圧Vgは入力断判定回路５
に入力され，ここで一定利得で増幅されて利得値電圧Vg
aとされた後に，入力断しきい値利得Athに対応する所定
のしきい値電圧Vgtと比較され，利得値電圧Vgaがしきい
値Vgtを越えたら入力断と判定されてアラーム信号Salm
が出力されるようになっている。
に入力され，ここで一定利得で増幅されて利得値電圧Vg
aとされた後に，入力断しきい値利得Athに対応する所定
のしきい値電圧Vgtと比較され，利得値電圧Vgaがしきい
値Vgtを越えたら入力断と判定されてアラーム信号Salm
が出力されるようになっている。
上述のAGC増幅器１の詳細な回路構成が第３図に，また
疑似AGC増幅器３および入力断判定回路５の詳細な回路
構成が第４図に示される。AGC増幅器１はトランジスタ1
1〜16,抵抗17と18,定電流源19から構成されており，ト
ランジスタ11と12,13と14,15と16はそれぞれ差動回路を
構成する。入力段差動回路としてのトランジスタ15と16
は，それらのベース間に入力信号Viが印加され，それら
のエミッタが共通接続されて定電流源19を介して接地さ
れ，それらのコレクタがトランジスタ11と12のエミッタ
共通接続点とトランジスタ13と14のエミッタ共通接続点
にそれぞれ接続される。トランジスタ11と14のコレクタ
はそれぞれ抵抗17と18を介して電源Vccに接続され，こ
れらのコレクタ間から出力信号Voが取り出される。また
トランジスタ12と13のコレクタは共通接続されて電源Vc
cに接続される。
疑似AGC増幅器３および入力断判定回路５の詳細な回路
構成が第４図に示される。AGC増幅器１はトランジスタ1
1〜16,抵抗17と18,定電流源19から構成されており，ト
ランジスタ11と12,13と14,15と16はそれぞれ差動回路を
構成する。入力段差動回路としてのトランジスタ15と16
は，それらのベース間に入力信号Viが印加され，それら
のエミッタが共通接続されて定電流源19を介して接地さ
れ，それらのコレクタがトランジスタ11と12のエミッタ
共通接続点とトランジスタ13と14のエミッタ共通接続点
にそれぞれ接続される。トランジスタ11と14のコレクタ
はそれぞれ抵抗17と18を介して電源Vccに接続され，こ
れらのコレクタ間から出力信号Voが取り出される。また
トランジスタ12と13のコレクタは共通接続されて電源Vc
cに接続される。
このAGC増幅器１の利得はトランジスタ11と14のベース
およびトランジスタ12と13のベース間に印加される制御
電圧Vcによって可変制御される。この場合，トランジス
タ11と14のベース電圧をVc1,トランジスタ12と13のベー
ス電圧をVc2とすると,Vc2＜Vc1になるとトランジスタ11
と14に流れる電流が大きくなって利得が増大するもので
ある。
およびトランジスタ12と13のベース間に印加される制御
電圧Vcによって可変制御される。この場合，トランジス
タ11と14のベース電圧をVc1,トランジスタ12と13のベー
ス電圧をVc2とすると,Vc2＜Vc1になるとトランジスタ11
と14に流れる電流が大きくなって利得が増大するもので
ある。
疑似AGC増幅器３はAGC増幅器１と同様な回路形式であっ
てトランジスタ31〜36,抵抗37と38,定電流源39とから構
成されている。相違点として入力段差動回路のトランジ
スタ35と36の各ベースは共通接続されて一定電圧Vaが印
加されている。またトランジスタ31と34の各コレクタが
共通接続された後に抵抗38を介して電源電圧Vccに接続
され，一方，トランジスタ32と33の各コレクタも共通接
続された後に抵抗37を介して電源電圧Vccに接続され，
これらの両コレクタ共通接続点間から出力電圧としての
利得電圧Vgが取り出されるようになっており，これによ
ってより大きな出力電圧を取り出せるようにしている。
そしてこのような回路構成によれば,AGC制御回路２から
の制御電圧Vcを，第５図のAGC増幅器１のAGC制御電圧対
利得特性曲線に従って利得Ａに変換してこの利得Ａに対
応した利得電圧Vgとして出力できるものである。
てトランジスタ31〜36,抵抗37と38,定電流源39とから構
成されている。相違点として入力段差動回路のトランジ
スタ35と36の各ベースは共通接続されて一定電圧Vaが印
加されている。またトランジスタ31と34の各コレクタが
共通接続された後に抵抗38を介して電源電圧Vccに接続
され，一方，トランジスタ32と33の各コレクタも共通接
続された後に抵抗37を介して電源電圧Vccに接続され，
これらの両コレクタ共通接続点間から出力電圧としての
利得電圧Vgが取り出されるようになっており，これによ
ってより大きな出力電圧を取り出せるようにしている。
そしてこのような回路構成によれば,AGC制御回路２から
の制御電圧Vcを，第５図のAGC増幅器１のAGC制御電圧対
利得特性曲線に従って利得Ａに変換してこの利得Ａに対
応した利得電圧Vgとして出力できるものである。
入力断判定回路４は疑似AGC増幅器３からの利得電圧Vg
を必要な大きさまで増幅する増幅器51とこの増幅後の利
得電圧Vgaを所定のしきい値Vgtと比較して利得値電圧Vg
aがしきい値Vgtを越えた場合に入力断と判定してアラー
ム信号Salmを出力する比較器52とを含み構成される。
を必要な大きさまで増幅する増幅器51とこの増幅後の利
得電圧Vgaを所定のしきい値Vgtと比較して利得値電圧Vg
aがしきい値Vgtを越えた場合に入力断と判定してアラー
ム信号Salmを出力する比較器52とを含み構成される。
以下にこの実施例回路の動作を説明する。
まずAGC増幅器１が第５図の曲線（１）の特性を有して
いる場合には，入力断となると,AGC制御回路２の制御電
圧Vcが増加方向に変化してしきい値Vth1に達する。する
と疑似AGC増幅器３はこの制御電圧Vth1を利得Athに対応
する利得電圧に変換して入力断判定回路５に送出する。
入力断判定回路５はこの利得電圧を一定増幅後，しきい
値Vghと比較して入力断と判定し，アラーム信号Salmを
出力する。
いる場合には，入力断となると,AGC制御回路２の制御電
圧Vcが増加方向に変化してしきい値Vth1に達する。する
と疑似AGC増幅器３はこの制御電圧Vth1を利得Athに対応
する利得電圧に変換して入力断判定回路５に送出する。
入力断判定回路５はこの利得電圧を一定増幅後，しきい
値Vghと比較して入力断と判定し，アラーム信号Salmを
出力する。
次にAGC増幅器１が第５図の曲線（２）の特性を有して
いる場合には,AGC制御回路２の制御電圧Vcが前述のVth1
のとき，疑似AGC増幅器３の出力は利得値Ａ（３）に対
応する電圧値であって，これは利得値Athを越えないか
ら入力断判定回路４は入力断の判定を行わず,AGC制御回
路２の制御電圧VcがVth2を越えたとき初めて疑似AGC増
幅器３の出力が利得Athに対応の電圧を越え，それによ
り入力断判定回路５が入力断判定を行ってアラーム信号
Salmを出力する。
いる場合には,AGC制御回路２の制御電圧Vcが前述のVth1
のとき，疑似AGC増幅器３の出力は利得値Ａ（３）に対
応する電圧値であって，これは利得値Athを越えないか
ら入力断判定回路４は入力断の判定を行わず,AGC制御回
路２の制御電圧VcがVth2を越えたとき初めて疑似AGC増
幅器３の出力が利得Athに対応の電圧を越え，それによ
り入力断判定回路５が入力断判定を行ってアラーム信号
Salmを出力する。
このように実施例回路ではAGC制御電圧対利得特性の変
動にかかわらずAGC増幅器１の利得がAthを越えた場合の
み入力断を検出することになり，安定した入力断検出を
行える。
動にかかわらずAGC増幅器１の利得がAthを越えた場合の
み入力断を検出することになり，安定した入力断検出を
行える。
本発明の実施にあたっては種々の変形形態が可能であ
る。例えば上述の実施例ではAGC制御回路は逆方向AGCを
行うものであったが，勿論これに限らず順方向AGC（フ
ォワードAGC）を行うものであってもよいし,AGC増幅器
の出力レベル検出方式としてはピーク値検出方式のほか
パイロット信号を用いたレベル検出方式等であってもよ
い。またAGC増幅器と疑似AGC増幅器の構成は実施例にも
のに限られるものではなく，種々の回路構成が可能であ
り，疑似AGC増幅器としてはAGC増幅器と同一のAGC制御
電圧対利得特性を持ちAGC制御電圧を利得対応電圧に変
換できる回路であればよい。
る。例えば上述の実施例ではAGC制御回路は逆方向AGCを
行うものであったが，勿論これに限らず順方向AGC（フ
ォワードAGC）を行うものであってもよいし,AGC増幅器
の出力レベル検出方式としてはピーク値検出方式のほか
パイロット信号を用いたレベル検出方式等であってもよ
い。またAGC増幅器と疑似AGC増幅器の構成は実施例にも
のに限られるものではなく，種々の回路構成が可能であ
り，疑似AGC増幅器としてはAGC増幅器と同一のAGC制御
電圧対利得特性を持ちAGC制御電圧を利得対応電圧に変
換できる回路であればよい。
本発明によれば，入力断検出回路の構成素子の製造時に
おける特性の絶対値バラツキ，あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した入力断検出動作を行える。特
に本入力断検出回路，を集積回路化する上で製造時バラ
ツキによる各パラメータの変動に対する耐力が向上され
る。
おける特性の絶対値バラツキ，あるいは温度や電源電圧
等の環境変動などによっても入力断検出レベルが変動さ
れることなく常に安定した入力断検出動作を行える。特
に本入力断検出回路，を集積回路化する上で製造時バラ
ツキによる各パラメータの変動に対する耐力が向上され
る。
第１図は本発明に係る入力断検出回路の原理図， 第２図は本発明の一実施例としての入力断検出回路のブ
ロック図， 第３図は第２図におけるAGC増幅器の詳細な回路図， 第４図は第２図における疑似AGC増幅器および入力断判
定回路の詳細な回路図， 第５図は第２図および第６図におけるAGC増幅器のAGC制
御電圧対増幅器利得特性図，および， 第６図は従来例の入力断検出回路を示すブロック図であ
る。 図において， １……AGC増幅器 ２……AGC制御回路 ３……疑似AGC増幅器 4,5……入力断判定回路 ６……可変利得増幅器 ７……制御回路 ８……変換回路 ９……判定回路
ロック図， 第３図は第２図におけるAGC増幅器の詳細な回路図， 第４図は第２図における疑似AGC増幅器および入力断判
定回路の詳細な回路図， 第５図は第２図および第６図におけるAGC増幅器のAGC制
御電圧対増幅器利得特性図，および， 第６図は従来例の入力断検出回路を示すブロック図であ
る。 図において， １……AGC増幅器 ２……AGC制御回路 ３……疑似AGC増幅器 4,5……入力断判定回路 ６……可変利得増幅器 ７……制御回路 ８……変換回路 ９……判定回路
Claims (1)
- 【請求項１】入力信号（Si）が入力される利得可変形増
幅器（６）と， 該利得可変形増幅器（６）の出力信号（So）レベルが一
定となるように該利得可変形増幅器（51）に自動利得調
整用の制御信号（Sc）を供給する制御回路（７）と， 該制御回路（７）からの制御信号（Sc）が入力され，該
利得可変形増幅器（６）の持つ制御信号レベル対利得値
特性に従って該制御信号（Sc）を利得値信号（Sg）に変
換する変換回路（８）と， 該変換回路（８）からの利得値信号（Sg）を所定の利得
値と比較して入力断の有無を判定する判定回路（９）と
を具備してなる入力断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013125A JPH0761045B2 (ja) | 1988-01-22 | 1988-01-22 | 入力断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013125A JPH0761045B2 (ja) | 1988-01-22 | 1988-01-22 | 入力断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189242A JPH01189242A (ja) | 1989-07-28 |
| JPH0761045B2 true JPH0761045B2 (ja) | 1995-06-28 |
Family
ID=11824439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013125A Expired - Fee Related JPH0761045B2 (ja) | 1988-01-22 | 1988-01-22 | 入力断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0761045B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919296B2 (ja) * | 1995-03-28 | 1999-07-12 | 福島日本電気株式会社 | 二重変調信号復調回路 |
-
1988
- 1988-01-22 JP JP63013125A patent/JPH0761045B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01189242A (ja) | 1989-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430765A (en) | Digital data receiver having DC offset cancelling preamplifier and dual-mode transimpedance amplifier | |
| US6907202B1 (en) | Burst signal detection circuit | |
| US4375037A (en) | Receiving circuit | |
| US7054389B2 (en) | Carrier detection circuit and infrared ray remote control receiver | |
| US5917639A (en) | Optical receiver | |
| US5563893A (en) | Integrated level detector | |
| US6323734B1 (en) | Trans-impedance amplifier | |
| US5015839A (en) | Automatic gain multiplication factor control apparatus and method | |
| US20030178552A1 (en) | High dynamic range optical signal receiver | |
| US4247949A (en) | Signal strength detecting circuit | |
| JP3551642B2 (ja) | 増幅回路 | |
| US6265939B1 (en) | Linear power detectors and methods for power amplifiers | |
| US6188264B1 (en) | Automatic threshold level control circuit | |
| US5508645A (en) | Circuit for raising a minimum threshold of a signal detector | |
| JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
| JPH0761045B2 (ja) | 入力断検出回路 | |
| US4607174A (en) | Voltage detection circuit using threshold as reference voltage for detecting input voltage | |
| JPS5950126B2 (ja) | 自動利得制御回路 | |
| US6549138B2 (en) | Method and apparatus for providing detection of excessive negative offset of a sensor | |
| US20100283541A1 (en) | Signal level detector with hysteresis characteristic | |
| US6429741B2 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| WO1998007232A1 (en) | An amplifier and a method for detecting the presence of a load | |
| US20040136683A1 (en) | AGC circuit | |
| US6556050B2 (en) | High speed signal window detection | |
| JPH11220412A (ja) | 送信機の出力電力検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |