JPH0762734B2

JPH0762734B2 - 焦点検出装置

Info

Publication number: JPH0762734B2
Application number: JP60086871A
Authority: JP
Inventors: 洋介日下; 省三山野; 健歌川; 邦久星野
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1985-04-23
Filing date: 1985-04-23
Publication date: 1995-07-05
Anticipated expiration: 2010-07-05
Also published as: JPS61245124A

Description

【発明の詳細な説明】（発明の技術分野）本発明は焦点検出装置に関し、特に、イメージセンサ受
光部上に光像を形成して得られたイメージセンサ出力に
基づいて光像の状態を検出する装置、例えばカメラ等の
光学機器に用いて好適な焦点検出装置に関するものであ
る。

従来のこの種の焦点検出装置、例えばカメラに用いられ
る焦点検出装置では、投影レンズの射出瞳の異なる部分
を通過した光束による一対の被写体像の相対的ずれ量を
光電的に検出して、そのずれ量から投影レンズの焦点検
出を行なう。第９図にその光学系を示す。第９図におい
て、撮影レンズ１の射出瞳の第１部分２および第２部分
３をそれぞれ通過した光束のそれぞれは、撮影レンズ１
の予定結像面４の近傍に第１および第２の被写体像をそ
れぞれ形成する。この第１および第２の被写体像の各々
は、フィールドレンズ５を介して、第１および第２の再
結像レンズ６、７により第１および第２の光電変換素子
アレイ（以下イメージセンサSA,SB上に再結像される。
イメージセンサSAおよびSBは各々Ｎ個の光電変換部a1〜
aN、b1〜bNから形成されており、光電変換部の配列方向
の幅は、光電変換部の配列ピッチPOとほぼ同じである。
イメージセンサSA,SBは光電変換部上の光強度分布に対
応した時系列アナログ出力SA1〜SAN、SB1〜SBNを出力す
る。

第10図は、このようにして得られるイメージセンサSA,S
Bの出力SA1…SAN、およびSB1…SBNを受けて、イメージ
センサSA,SB上の第１および第２の被写体像の相対的な
ずれ量を検出する焦点検出装置の演算処理系の従来例を
示す。このような従来の焦点検出装置の動作を第10図お
よび第11図を参照して説明する。

イメージセンサSA,SBは、時刻t0から時刻t1の時間TOに
おいて電荷蓄積を行い、時刻t1から光電変換出力SA1…S
AN、SB1…SBNを順次時系列的にA/D変換器８に送る。A/D
変換器８は、これらの時系列出力をA/D変換し、時刻t1
から光電変換出力SA1…SAN、SB1…SBNに対応したデジタ
ルデータE1…EN、F1…FNをマイクロプロセッサ９（以後
CPUと呼ぶ）に送る。マイクロプロセッサ９はデータ転
送手段11、フィルタ手段12および焦点検出演算手段13を
有し、これらの各手段はCPUに予め格納されたプログラ
ミングに従って駆動される。すなわち、時刻t1から、A/
D変換器８の出力デジタルデータE1…EN、F1…FNは、デ
ータ転送手段11により、メモリ10の所定の格納領域に順
次格納される。このようにして時刻t1から時刻t2までの
時間T1にデータ転送手段11によりデジタルデータ転送が
行なわれ、時刻t2に全てのデジタルデータE1〜EN、F1〜
FNがメモリ10に格納されると、フィルタ手段12によりデ
ジタルデータE1〜EN、F1〜FNのフィルタリングが開始さ
れる。

ここでフィルタリングとは、例えば、次式のような演算
により加算デジタルデータGL（G1〜G2但しＰ＝Ｎ−Ｑ＋
１）を求めることをさす。

ここで、デジタルデータGLは、順次Ｌを変えていき求め
られるものであり、（１）式において、Ｋ＝Ｓ−Ｌ＋
１、Ｑはフィルタリングの項数、WKはフィルタの重み係
数である。Ｌ＝１、Ｑ＝５、重み係数wkを第12図（ａ）
のように設定した場合、（１）式は次の（２）式とな
る。

G1＝W1・E1＋W2・E2＋W3・E3＋W4・E4＋W5・E5 ＝0.28・E1＋0.76・E2＋1.0・E2＋0.76・E4 ＋0.28・E5…（２）なお、第12図（ｂ）は、第12図（ａ）のような重み係数
を持つフィルタ手段のMTFを示したものである。このよ
うにフィルタ手段12の重み係数wkの値や項数Ｑを適宜設
定することにより、光像の強度分布に対応するデジタル
データE1〜EN、F1〜FNから、焦点検出演算に悪影響を与
える高周波成分や低周波成分を除去することができる。

第11図を参照するに、時刻t2から時刻t3の時間T2におい
て、フィルタ手段12によりデジタルデータE1〜EN、F1〜
FNに対応する加算デジタルデータG1〜GP、H1〜HPの演算
およびメモリへの格納が行なわれる。次に、時刻t3から
時刻t4の時間T3に、焦点検出演算13は、加算デジタルデ
ータG1〜GPとH1〜HPとの間の相対的ずれ量を求める演算
を行なう。時刻t4に焦点検出演算手段13により、ずれ量
が検出され、それに基づいて焦点調節状態の表示および
／または撮影レンズの駆動が行なわれて一連のシーケン
スが終了する。そして、時刻t4により次のイメージセン
サの荷電蓄積が開始され次のシーケンスが始まる。

このような従来の焦点検出装置においては、A/D変換さ
れたデジタルデータのメモリへの転送動作が完了した後
にフィルタ手段の動作を行なっているため、データ数が
大量になった場合にはこれらの動作の合計時間が長くな
り、全体として焦点検出装置の応答性が悪くなる。デー
タ転送動作時間を短くするために高速A/D変換手段を使
用することも考えられるが、消費電力が大きくなるばか
りか高価である。

（発明の目的）本発明の目的は、これらの欠点を解決し、データ転送お
よびフィルタ処理をAD変換と並行して行うようにした焦
点検出装置を提供することにある。

（発明の概要）本発明は、１つのアナログデータをデジタルデータにA/
D変換する時間内に、デジタルデータをメモリに転送す
るとともに既にメモリに格納されている別のデジタルデ
ータを読み出して焦点検出に関する演算を行うことを特
徴とする。

（実施例） −第１実施例− 第１図は本発明の一実施例を示し、一対のイメージセン
サ（例えば、CCDイメージセンサ）SAおよびSBの出力はA
/D変換器14に接続され、A/D変換器14の出力はマイクロ
プロセッサ15に接続される。マイクロプロセッサ15は周
知のもので、そのROMには第２図および第３図に示した
焦点情報演算プログラムが予め格納されている。そのプ
ログラムにより、A/D変換器14においてイメージセンサS
AからのデジタルデータE1,E2…EN、およびイメージセン
サからのF1,F2…FNのデータ転送、フィルタ処理、演算
処理が順次に行なわれて加算デジタルデータG1〜GP、H1
〜HPが算出されるように構成されている。従って、マイ
クロプロセッサ15は、データ転送手段17、フィルタ手段
18および演算手段19を有しているものである。

第２図および第３図に示す焦点情報演算プログラムの処
理手順について以下に説明する。

第２図および第３図のプログラムの処理により求まるデ
ータがメモリに第４図のメモリマップの如く格納され
る。まず、データがメモリに格納されるまでの流れの概
略を説明する。第４図のメモリマップにおいて、イメー
ジセンサSAに基づいてAD変換されたデジタルデータE1〜
ENがアドレスAd10〜AdN0に格納され、格納が終了すると
続いてイメージセンサSBに基づいてAD変換されたデジタ
ルデータF1〜FNがアドレスAd11〜AdN1に格納され、また
データE1〜ENをフィルタ演算した時の加算デジタルデー
タG1〜GPがアドレスAd12〜AdP2に格納され、格納が終了
すると続いてデータF1〜FNをフィルタ演算した時の加算
デジタルデータH1〜HPがアドレスAd13〜AdP3に格納され
るように成っている。このとき、第３図のデータ転送プ
ログラムにより、アドレスAd10〜AdN0内にフィルタ演算
に最低必要な個数のデータが格納されると、第２図のフ
ィルタプログラムが作動して該データに重み係数を掛け
るフィルタ演算を始める。このように、このフィルタ演
算とデータ転送プログラムは交互に作動するように成っ
ており、このフィルタ演算の結果のデータ（加算デジタ
ルデータ）はアドレスAd12〜AdP2,アドレスAd13〜AdP3
に順に格納される。全てのデータが演算処理されてメモ
リに格納されると、次に焦点検出演算を行い、再びイメ
ージセンサからのデータをメモリに格納して前述の動作
を繰返し行い合焦状態とする。以下の説明においては、
フィルタ演算における重み係数の個数を３個とし、それ
ぞれW1＝C1,W2＝C2およびW3＝C3とする。更に、A/D変換
器14は、A/D変換が完了した時点でCPU15に対してインタ
ラプト信号を発生するものとする。

所定のタイミングで第２図示のプログラムが起動される
と、ステップS1において、A/D変換器14から有効なデジ
タルデータE1〜ENおよびF1〜FNが送出されてくる前に、
割込みを禁止すべくインタラプトディスエーブル信号を
発生する。これにより、A/D変換器14からのインタラプ
トを受け付けないようにする。次のステップS2において
は、アドレスA1をAd10、すなわちデジタルデータE1〜EN
の格納開始アドレスに、アドレスAYをAd12、すなわち加
算デジタルデータG1〜GPの格納開始アドレスに、アドレ
スA2をAd10をすなわちデジタルデータE1〜ENの格納開始
アドレスにセットする。そしてステップS3に進み、A/D
変換器14からのインタラプトを許可すべくインタラプト
イネーブル信号を発生する。なお、A/D変換器14から第
１番目の有効デジタルデータE1が出力される直前にイン
タラプトイネーブル信号が発生してインタラプト受付を
許可するようになっている。

ステップS4に進むと、アドレスA1がアドレスA2＋３以上
であるか否かを判定する。これはメモリに格納されてい
るデジタルデータの個数がフィルタ演算を行なうのに必
要な個数に達しているかどうか調べるためである。この
時点では、A1＝Ad10＜A2＋３＝Ad10＋３であり、このス
テップS4は否定判定され、再びこのステップをくり返し
てA/D変換器14からのインタラプトを待機する。

A/D変換器14が第１番目の有効デジタルデータE1を出力
し、CPU15にインタラプト信号を送ると第２図のプログ
ラムにインタラプトがかかり第３図に示すデジタルデー
タ転送プログラムが起動される。ステップS21では、A/D
変換器14の出力デジタルデータE1を読取って、それをCP
U15の内部レジスタに格納する。次いでステップS22に進
み、メモリのアドレスA1すなわちAd10に読み取ったレジ
スタ内のデータE1を転送して格納し、その後ステップS2
3に進む。ステップS23では、アドレスA1がアドレスAdN1
に達したか否かを判定する。この時点ではA1＝Ad10≠Ad
N1なので、このステップS23は否定判定されてステップS
24に進み、アドレスA1がアドレスAdN0に達したか否かを
判定する。この時点では、A1＝Ad10≠AdN0なのでこのス
テップS24は否定判定されてステップS25に進む。ステッ
プS25では、アドレスA1に１を加えA1＝A1＋１＝Ad20と
する。ステップS25が終了すると第２図のプログラムの
所定のステップ、すなわち最後にインタラプトがかかっ
たステップにリターンする。この場合では、ステップS4
にリターンする。ステップS4における第２回目の判定時
のアドレスは、A1＝Ad20＝Ad10＋１＜A2＋３＝Ad10＋３
となっており、従ってステップS4は否定判定されて再び
同じステップS4をくり返し、A/D変換器14から次のイン
タラプト信号が来るのを待機している。

A/D変換器14が次のデジタルデータE2を出力しCPU15にイ
ンタラプトをかけると、CPU15は再びデータ転送プログ
ラムを実行して前述と同様にアドレスAd20にデジタルデ
ータE2を格納し、その後元のステップS4において再びア
ドレスA1かA2＋３以上であるか否かを判定する。この場
合のアドレスはA1＝Ad30＝Ad10＋２＜A2＋３＝Ad10＋３
であるのでステップS4は否定判定され、同様にしてA/D
変換器14からのインタラプト信号の受け付けを待機す
る。

このような動作をくり返し、メモリ16にデジタルデータ
E3が格納されて第２図のプログラム中のステップS4にリ
ターンすると、アドレスA1＝Ad40＝Ad10＋３＝A2＋３＝
Ad10＋３となっているので、肯定判定されてステップS5
に進む。ステップS5では加算デジタルデータFY＝０とセ
ットしてステップS6に進む。ステップS6では、アドレス
A2＝Ad10のデジタルデータE1を読み出して重み係数C1を
乗じ、その乗算結果をデータFYに加える。すなわち、デ
ータFYとしてC1・E1の結果が内部レジスタに格納され
る。次いでステップS7に進むと、アドレスA2に１を加
え、A2＝A2＋１＝Ad10＋１＝Ad20としてステップS8に進
み、アドレスA2＝Ad20のデジタルデータE2を読み出して
重み係数C2を乗じ、その乗算結果をデータFYに加える。
すなわちデータFYとしてC1・E1＋C2・E2の結果が内部レ
ジスタに格納される。次いでステップS9に進んで、A2に
１を加え、A2＝A2＋１＝Ad20＋１＝Ad30としてステップ
S10に進み、アドレスA2＝Ad30のデジタルデータE3を読
み出して重み係数C3を乗じ、その乗算結果をデータFYに
加える。すなわち、データFYとしてC1・E1＋C2・E2＋C3
・E3の結果が内部レジスタに格納される。このときのデ
ータFYが第１の信号としての加算デジタルデータG1とな
る。従って、ステップS11においてデータFYとして内部
レジスタに一時格納されていた加算デジタルデータG1を
メモリ16のアドレスAY＝Ad12に格納する。

次のステップS12では、アドレスA2がデジタルデータF1
〜FNの格納終了アドレスAdN1に達したか否かを判定す
る。この時点では、アドレスA2がA2＝Ad30≠AdN1である
のでステップS12は否定判定されてステップS13に進む。
ステップS13では、アドレスA2がデジタルデータE1〜EN
の格納終了アドレスAdN0に達したか否かを判定するが、
この時点では、アドレスA2がA2＝Ad30≠AdN0であるので
否定判定されてS14に進む。そのステップS14では、アド
レスA2から１を引き、A2＝A2−１＝Ad30−１＝Ad20とす
るとともに、アドレスAYに１を加えAY＝AY＋１＝Ad12＋
１＝Ad22としてステップS4に再び戻る。以上の手順によ
り加算デジタルデータG1〜GPが求められメモリ16に格納
されることになる。

その結果、AD変換器14が出力するデジタルデータE1〜EN
が順次メモリ16に格納されていく。ここで、イメージセ
ンサSAからの最後の光電変換出力に対応したデジタルデ
ータENをデータ転送する際には、アドレスA1＝AdN0とな
っているので、ステップS24は肯定判定されてステップS
26に進み、アドレスA1をデジタルデータF1〜FNの格納開
始アドレスAd11にセットするので、これ以後AD変換され
たイメージセンサSBからのデジタルデータF1〜FNはアド
レスAd11以降に順次に格納されることになる。また、フ
ィルタ演算により加算デジタルデータGPが求められる段
階になると、アドレスA2＝AdN0となるので、第２図のス
テップS13は肯定判定されてステップS15に進み、アドレ
スA2をデジタルデータF1〜FNの格納開始アドレスAd11に
セットし、アドレスAYも、加算デジタルデータH1〜HPの
格納開始アドレスAd13にセットされるので、これ以後の
フィルタ演算はデジタルデータF1〜FNに対して行なわ
れ、求められた第２の信号としての加算デジタルデータ
H1〜HPはアドレスAd13以降に格納されることになる。

また、デジタルデータFNをデータ転送する際にはアドレ
スA1＝AdN1となるので、第３図のステップS23において
は肯定判定されてステップS27に進み、これ以降AD変換
器14からのインタラプトを受け付けないようにインタラ
プトディスエーブル信号が発生される。従って、以後、
CPU15は、データ転送動作を行なわず、フィルタ処理動
作だけを繰り返して実行することになる。そしてフィル
タ演算により加算デジタルデータHPが求められる段階に
なると、アドレスA2＝AdN1となるので、第２図のステッ
プS12で肯定判定され、一連のデータ転送、フィルタ演
算を終了し、次の焦点検出演算を実行へ進む。

第５図を参照して上述したプログラムによる各種処理の
タイムシーケンスを以下に説明する。

時刻t0において、一対のイメージセンサSAおよびSBの電
荷蓄積が開始され、時刻t1までの時間T0の間にすべての
光電変換部に電荷が蓄積され、時刻t1において電荷蓄積
が終了する。続いて時刻t1にイメージセンサSAから光電
変換出力SA1がA/D変換器14に送られ、時刻t1から時刻t2
までの時間T1において光電変換出力SA1がA/D変換され
る。時刻t2にA/D変換値としてのデジタルデータE1がCPU
15へ出力される。CPU15では、データ転送手段17によ
り、時刻t2から時刻t20の間において、デジタルデータE
1をメモリ16に転送する。

一方、時刻t2においては、A/D変換器14にイメージセン
サSAから次の光電変換出力SA2が送られるので、時刻t2
から時刻t3の間にその出力SA2がA/D変換され、時刻t3に
おいてデジタルデータE2としてCPU15へ出力される。そ
してCPU15は、時刻t20から時刻t3までの時間に、フィル
タ手段18によりメモリ16に格納されているデジタルデー
タに対してフィルタ処理を行なう。なお、この時点にお
いては、メモリ16にはデジタルデータE1だけが格納され
ているので、実質的なフィルタ処理は行なわれない。こ
のようにして、イメージセンサSAから順次光電変換出力
SA1,SA2…がA/D変換器14に送られてデジタルデータE1,E
2…に変換され、そのデータE1,E2…がデータ転送手段17
によりメモリ16に格納されていく。そして、格納された
デジタルデータの数が（１）式のようなフィルタ演算を
行なうのに最低必要なだけ格納されると、フィルタ手段
18は、AD変換動作時間のうちデータ転送動作に使われる
時間を除いた時間に、（１）式のようなフィルタ演算を
行なってメモリ16に加算デジタルデータG1,G2…を格納
していく。

イメージセンサSAからの光電変換出力SA1〜SANに対する
これらの処理が終了すると、次に、イメージセンサSBか
らの光電変換出力SB1〜SBNに対して順次に同様の処理が
行なわれて、A/D変換器14によりアナログデータSB1〜SB
NがデジタルデータF1〜FNに変換されデータ転送手段17
によりメモリ16に格納されていく。フィルタ手段18は、
前述したと同様にして、A/D変換動作時間のうちでデー
タ転送時間を除いた時間にデジタルデータF1〜FNに対し
てフィルタ演算を行なって加算デジタルデータH1〜HPを
算出してメモリ16に格納していく。時刻t510において最
後のデジタルデータFNのデータ転送が完了すると、フィ
ルタ手段18は、時刻t510から時刻t52までの時間T51にお
いてフィルタ演算を行ない、時刻t52においてフィルタ
演算を完了する。この時点で、メモリ16には加算デジタ
ルデータG1〜GP、H1〜HPが格納されていることになる。
演算手段19は、時刻t52から時刻t53までの時間T52にお
いて、加算デジタルデータG1〜GP、H1〜HPの相対的ずれ
量を求める演算を行なう。時刻t53において、算出され
たずれ量に基づいて焦点調節状態を示す信号を生成し
て、その表示および／または撮影レンズの駆動が行なわ
れ焦点検出の一連の動作が終了する。そして時刻t53か
ら次のイメージセンサの電荷蓄積が開始され、以後同様
にして焦点検出の一連の動作が始まる。

−第２実施例− 次に本発明の第２の実施例について説明する。第１の実
施例においては、イメージセンサSAおよびSBから一回の
走査で掃き出されるデータの個数、すなわち2N回だけCP
Uに対してインタラプトがかかっている。通常、CPUは、
A/D変換器14からのインタラプトを受け付けると、現在
使用しているレジスタの内容をスタックに退避させる等
の処理を行なうため、インタラプトの回数が多くなると
それに要する時間も比例して増大する。第２の実施例
は、このような問題について第１の実施例を改良したも
ので、第６図に示すようにA/D変換器20とCPU22との間に
バッファメモリ21を設けることによりCPU22に対するイ
ンタラプトの回数を減らすものである。そこで、本例に
おけるCPU22のROMには、第３図のデータ転送プログラム
に代えてデータ転送手段24としての第７図に示すデータ
転送プログラムが格納されている。なお、第２実施例の
フィルタ手段25の動作およびメモリ23のメモリマップは
第２図および第４図と同様であるので、ここではデータ
転送手段24の動作についてだけ説明する。

バッファメモリ21のＭ個のレジスタ１〜レジスタＭに最
初のＭ個のデジタルデータE1〜EMがすべて格納された時
点に応答して、バッファメモリ21はCPU22に対してイン
タラプト信号を送出して割込みをかける。CPUはデータ
転送手段24によるデータ転送動作を移る。すなわちイン
タラプト信号に応答して第７図示のプログラムが起動さ
れる。ステップS31では、バッファメモリ21のレジスタ
１に格納されているデジタルデータE1をCPU22内の内部
レジスタに転送する。次に、ステップS32に進んで、メ
モリ23のアドレスA1、すなわちこの時点ではアドレスAd
10にデジタルデータE1を転送して格納する。ステップS3
3では、アドレスA1に１を加え、A1＝A1＝Ad20としてス
テップS34に進んで、バッファメモリ21のレジスタ２か
らデジタルデータE2を読み取ってCPU22の内部レジスタ
にいったん格納する。次いで、ステップS35において、
メモリ23のアドレスA1＝Ad20にそのデータを転送して格
納する。そして、ステップS36では、アドレスA1に１を
加えA1＝A1＋１＝Ad30とする。このような動作をくり返
し、最後に、ステップS36およびS37において、アドレス
A1＝AdM0に、バッファメモリ21のレジスタＭに格納され
ていたデジタルデータEMを転送格納することにより、バ
ッファメモリ21に一時蓄積されたデータのすべてがメモ
リ23に転送されて格納される。次いでステップS39に進
み、アドレスA1がデジタルデータF1〜FNの格納終了アド
レスAdN1に達しているか否かを判定する。この時点で
は、アドレスA1＝AdM0≠AdN1なので否定判定されてステ
ップS40に進み、アドレスA1がデジタルデータE1〜ENの
格納終了アドレスAdN0に達しているか否かを判定する。
この時点では、アドレスA1＝AdM0≠AdN0なので否定判定
され、ステップS41に進んでアドレスA1に１を加えA1＝A
1＋１とする。このような動作をくり返し、バッファメ
モリ21にA/D変換されたデジタルデータがＭ個たまる度
毎にCPU22にインタラプトをかけ、Ｍ個のデジタルデー
タを一度にメモリ23に転送し格納していく。そして、デ
ジタルデータE1〜ENが全てメモリ23に格納されると、ス
テップS40で肯定判定されてステップS42に進み、アドレ
スA1をデジタルデータF1〜FNの格納開始アドレスAd11に
セットする。これ以降、上述の転送動作と同様にしてデ
ジタルデータF1〜FNがメモリ23に格納されていく。最終
的にデジタルデータF1〜FNが全てメモリ手段23に格納さ
れると、ステップS39で肯定判定され、ステップS43にお
いて、インタラプトディスエーブル信号を生成して、バ
ッファメモリ21からのインタラプト受け付けを禁止し、
データ転送手段24によるデータ転送動作を終了する。

第８図を参照して第２実施例による各種処理のタイムシ
ーケンスを以下に簡単に説明する。イメージセンサSAお
よびSBの光電変換出力SA1〜SAN,SB1〜SBNはA/D変換器20
に順次送られてデジタルデータE1〜EN、F1〜FNに変換さ
れ変換データが順次にバッファメモリ21に送られる。バ
ッファメモリ21はＭ個、例えば９個のレジスタ１〜レジ
スタ９から構成されており、A/D変換器20から送られて
きたデジタルデータは順次レジスタ１〜レジスタ９に一
時的に格納されていく。そして、時刻t11において９個
のレジスタ全てにデジタルデータが格納されるのに応答
して、バッファメモリ21はCPU22に対してインタラプト
をかける。これにより、CPU22はデータ転送手段24によ
りバッファメモリ21のレジスタ１〜レジスタ９に格納さ
れている９個のデジタルデータをメモリ23に転送して格
納する。バッファメモリ21は、レジスタ１〜レジスタ９
に格納されているデジタルデータが転送されて順次に掃
き出されると、A/D変換器20から送られてくるデジタル
データを再び格納していく。CPU22では、バッファメモ
リ21のデータをメモリ23に転送し終ると、次にインタラ
プト信号が発生するまでの間、すなわち、すべてのレジ
スタにデータが格納されるまでの間、フィルタ手段25に
よりフィルタ処理が実行される。このようにして最終的
にデジタルデータE1〜EN、F1〜FNおよび加算デジタルデ
ータG1〜GP、H1〜HPがメモリ23に格納される時刻t53か
ら、CPU22は第１の実施例と同様に演算手段26により焦
点検出演算を行ない、デジタルデータG1〜GP、H1〜HPの
相対的ずれ量を求め、このずれ量に基づいて焦点調節状
態の表示および／またはレンズ駆動を行なう。

以上述べたように、第２の実施例においては、CPUにか
かるインタラプトの回数を、第１の実施例の略1/Mに減
少することができる。ここで、バッファメモリ21のレジ
スタの数Ｍは、CPU22の演算速度、データ転送に要する
時間、A/D変換速度等を考慮して最適な値が決められ
る。

（発明の効果）以上説明したように本発明によれば、データ転送および
フィルタ処理をAD変換と並行して行なうようにしたの
で、全体として焦点のための演算時間を短縮できる。従
って高速のA/D変換器を用いたと同様の効果を廉価にし
て得られる。

【図面の簡単な説明】

第１図は本発明焦点検出装置の第１実施例のブロック
図、第２図および第３図はそのマイクロプロセッサに格
納された焦点演算のためのプログラムの一例を示すフロ
ーチャート、第４図はメモリのアドレスの一例を示すメ
モリーマップ、第５図は第２図および第３図に示したプ
ログラムによる各種演算処理のタイムシーケンス図、第
６図は本発明焦点検出装置の第２実施例のブロック図、
第７図はそのデータ転送プログラムの一例を示すフロー
チャート、第８図は第７図に示すプログラムによる各種
演算処理のタイムシーケンス図、第９図は焦点検出装置
の光学系を示す図、第10図は従来の焦点検出装置のブロ
ック図、第11図は従来の焦点検出装置におけるタイムシ
ーケンス図、第12図はフィルタ手段の重み係数とMTFの
一例を示す図である。 SA,SB:イメージセンサ 9,15,22:CPU 11,17,24:データ転送手段 13,19,26:演算手段 8,14,20:A/D変換器 10,16,23:メモリ 12,18,25:フィルタ手段 21:バッファメモリ手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者星野邦久東京都品川区西大井１丁目６番３号日本光学工業株式会社大井製作所内 (56)参考文献特開昭60−125817（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】電荷蓄積型の光電変換素子が多数配列され
ており、各光電変換素子に蓄積された電荷をアナログデ
ータとして順次時系列的に外部に出力する光電変換素子
アレイと、前記光電変換素子上に対象物の光像を形成する焦点検出
光学系と、前記光電変換素子アレイから時系列的に出力されるアナ
ログデータを逐次デジタルデータに変換するアナログ−
デジダル変換手段と、前記アナログ−デジダル変換手段により変換されたデジ
タルデータを格納するためのメモリ手段と、前記デジタルデータを前記メモリ手段に転送する転送手
段と、前記デジタルデータに所定の演算処理を行い、該所定の
演算処理に基づいて焦点状態を示す信号を生成する焦点
検出演算手段とを備えた焦点検出装置において、前記アナログ−デジダル変換手段が前記アナログデータ
を逐次デジタルデータに変換している間に、前記焦点検
出演算手段を制御して既に前記メモリ手段に格納されて
いるデジタルデータから順次前記所定の演算処理を行な
わせる制御手段を備えたことを特徴とする焦点検出装
置。
【請求項２】前記制御手段は、前記転送手段が１つのデ
ジタルデータを転送し終えた時点から次のデジタルデー
タを転送し始める時点までの時間内に、前記焦点検出演
算手段に前記所定の演算処理を行わせることを特徴とす
る（１）項に記載の焦点検出装置。
【請求項３】前記所定の演算は、一定の周波数成分を除
去する演算処理であることを特徴とする（１）項又は
（２）項に記載の焦点検出装置。