JPH076306A - データ書き込み補償回路 - Google Patents
データ書き込み補償回路Info
- Publication number
- JPH076306A JPH076306A JP14624793A JP14624793A JPH076306A JP H076306 A JPH076306 A JP H076306A JP 14624793 A JP14624793 A JP 14624793A JP 14624793 A JP14624793 A JP 14624793A JP H076306 A JPH076306 A JP H076306A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- circuit
- delay
- data
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】データ書き込み補償回路に関し、媒体・ヘッド
が変わっても回路変更なしで、周波数対遅延特性補償の
ための最適な遅延量を設定することを目的とする。 【構成】磁気記録媒体上の磁化反転に対応したビット情
報を磁化反転の長短に応じてシフトさせる書き込みデー
タのプリシフト回路であって、書き込みデータとして入
力されるデータパターンをプリシフト論理決定手段４に
よって、隣接した再生波形が互いに干渉してピークシフ
トが発生するパターンか又は両側の磁化反転が長時間発
生しない周波数対遅延特性の補正が必要なパターンかを
判別する。この判別結果により、それぞれ外部からの複
数の選択信号によってプリシフト選択回路Ａ（５）、プ
リシフト選択回路Ｂ（８）に最適な遅延量設定をＯＲ回
路１１経由で遅延手段６へ入力し、書き込みデータのビ
ット情報をシフトして磁気記録媒体上に書き込む。
が変わっても回路変更なしで、周波数対遅延特性補償の
ための最適な遅延量を設定することを目的とする。 【構成】磁気記録媒体上の磁化反転に対応したビット情
報を磁化反転の長短に応じてシフトさせる書き込みデー
タのプリシフト回路であって、書き込みデータとして入
力されるデータパターンをプリシフト論理決定手段４に
よって、隣接した再生波形が互いに干渉してピークシフ
トが発生するパターンか又は両側の磁化反転が長時間発
生しない周波数対遅延特性の補正が必要なパターンかを
判別する。この判別結果により、それぞれ外部からの複
数の選択信号によってプリシフト選択回路Ａ（５）、プ
リシフト選択回路Ｂ（８）に最適な遅延量設定をＯＲ回
路１１経由で遅延手段６へ入力し、書き込みデータのビ
ット情報をシフトして磁気記録媒体上に書き込む。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル磁気記録の書
き込み補償に係わり、隣接した再生波形が互いに干渉す
るピークシフト以外の周波数特性によるピークシフトに
対して補正して書き込みデータの書き込み補償回路に関
するものである。
き込み補償に係わり、隣接した再生波形が互いに干渉す
るピークシフト以外の周波数特性によるピークシフトに
対して補正して書き込みデータの書き込み補償回路に関
するものである。
【０００２】
【従来の技術】デジタル磁気記録において、記録密度を
上げると、記録情報を読み出した時、隣接した再生波形
が互いに干渉することにより、再生信号波形が変化し、
ピークシフトが生ずる。このピークシフトを補正するた
めに、書き込み時のタイミングを正規の位置より前方あ
るいは後方へずらせている。これをプリシフトという。
上げると、記録情報を読み出した時、隣接した再生波形
が互いに干渉することにより、再生信号波形が変化し、
ピークシフトが生ずる。このピークシフトを補正するた
めに、書き込み時のタイミングを正規の位置より前方あ
るいは後方へずらせている。これをプリシフトという。
【０００３】また、隣接した波形干渉とは異なり、両側
の磁化反転間隔が広い場合にも、ヘッド、媒体又はリー
ド回路の特性により波形歪みによるピークシフトが生じ
る。この周波数対遅延特性によるピークシフトの補正を
する目的で前方または後方ヘプリシフト行う。このプリ
シフト量は変更できず一定であった。図６・図７によ
り、従来技術の説明を行う。図６においてエンコード・
データ１は磁気媒体上に書き込まれるシリアルデータで
ある。エンコード・データ１はフリップフロップにより
構成されるシフトレジスタ３に入力され、クロック２に
よりシフトされる。シフトされたデータはパターン検出
回路４に入力され隣接した再生波形が互いに干渉するデ
ータパターンを検出する。検出されたデータは、プリシ
フト選択回路５に入力され書き込みタイミングを前方に
シフトするか或いは後方にシフトするかをＣＭＰＳＥＬ
信号（０−２）9 によって決定される。
の磁化反転間隔が広い場合にも、ヘッド、媒体又はリー
ド回路の特性により波形歪みによるピークシフトが生じ
る。この周波数対遅延特性によるピークシフトの補正を
する目的で前方または後方ヘプリシフト行う。このプリ
シフト量は変更できず一定であった。図６・図７によ
り、従来技術の説明を行う。図６においてエンコード・
データ１は磁気媒体上に書き込まれるシリアルデータで
ある。エンコード・データ１はフリップフロップにより
構成されるシフトレジスタ３に入力され、クロック２に
よりシフトされる。シフトされたデータはパターン検出
回路４に入力され隣接した再生波形が互いに干渉するデ
ータパターンを検出する。検出されたデータは、プリシ
フト選択回路５に入力され書き込みタイミングを前方に
シフトするか或いは後方にシフトするかをＣＭＰＳＥＬ
信号（０−２）9 によって決定される。
【０００４】本回路では書き込みデータのシフト量は５
段階に分かれていて遅延量の少ない順にＥＡＲＬＹ１、
ＥＡＲＬＹ２、ＯＮ ＴＩＭＥ、ＬＡＴＥ２、ＬＡＴＥ
１という信号に対応し、これはシフトレジスタ３の書き
込みデータＣを、前方大、前方小、シフトなし、後方
小、後方大にシフトする。また、周波数対遅延特性の補
正が必要なパターン（０００１０００）を検出した場合
は、本回路ではＥＡＲＬＹ２と同じシフト量を持つよう
にＥＡＲＬＹ２信号とオアをとっている。このように遅
延指定した信号をフリップフロップへクロック２で同期
をとって出力し、それぞれ遅延素子７を経由しライトデ
ータとして媒体にデータを書き込む。
段階に分かれていて遅延量の少ない順にＥＡＲＬＹ１、
ＥＡＲＬＹ２、ＯＮ ＴＩＭＥ、ＬＡＴＥ２、ＬＡＴＥ
１という信号に対応し、これはシフトレジスタ３の書き
込みデータＣを、前方大、前方小、シフトなし、後方
小、後方大にシフトする。また、周波数対遅延特性の補
正が必要なパターン（０００１０００）を検出した場合
は、本回路ではＥＡＲＬＹ２と同じシフト量を持つよう
にＥＡＲＬＹ２信号とオアをとっている。このように遅
延指定した信号をフリップフロップへクロック２で同期
をとって出力し、それぞれ遅延素子７を経由しライトデ
ータとして媒体にデータを書き込む。
【０００５】図７にデータパターンとシフト量との対応
を示す。ここでデータパターンＮｏ．０は、ライトデー
タが（０１０１０００）を表しこれは図６のシフトレジ
スタ３の（ＡＢｘＣｘＤＥ）の出力となる８ビットのデ
ータを表す。ここでｘは、それぞれ３番目と５番目のシ
フトレジスタを示す。ＣＭＰＳＥＬは図７に示すよう
に、隣接した再生波形の干渉によるピークシフトを補正
する量を、例えばヘッドの位置、媒体の種類、ヘッドの
種類等によって、ＣＭＰＳＥＬ（０−２）信号の３種類
の信号によって、８種類のライトデータによる遅延量を
選択するものである。例えば、ライトデータが（１００
１０００）の場合ＣＭＰＳＥＬ信号によってＯＮ ＴＩ
ＭＥ（シフトなし）、ＬＡＴＥ２（後方小）、ＬＡＴＥ
１（後方大）の３種類が選択できるようになっている。
また、ライトデータが（０００１０００）の場合は、ヘ
ッドの位置、媒体の種類、ヘッドの種類によらずＥＡＲ
ＬＹ２（前方小）にシフトさせて周波数対遅延特性の補
正をしている。このように、隣接した再生波形の干渉に
よるピークシフトを補正する量は、ヘッドの位置、媒体
の種類、ヘッドの種類によって選択することができた
が、周波数対遅延特性のピークシフトに対しては遅延量
が固定のため常に同じシフト量しかとることが出来なか
った。
を示す。ここでデータパターンＮｏ．０は、ライトデー
タが（０１０１０００）を表しこれは図６のシフトレジ
スタ３の（ＡＢｘＣｘＤＥ）の出力となる８ビットのデ
ータを表す。ここでｘは、それぞれ３番目と５番目のシ
フトレジスタを示す。ＣＭＰＳＥＬは図７に示すよう
に、隣接した再生波形の干渉によるピークシフトを補正
する量を、例えばヘッドの位置、媒体の種類、ヘッドの
種類等によって、ＣＭＰＳＥＬ（０−２）信号の３種類
の信号によって、８種類のライトデータによる遅延量を
選択するものである。例えば、ライトデータが（１００
１０００）の場合ＣＭＰＳＥＬ信号によってＯＮ ＴＩ
ＭＥ（シフトなし）、ＬＡＴＥ２（後方小）、ＬＡＴＥ
１（後方大）の３種類が選択できるようになっている。
また、ライトデータが（０００１０００）の場合は、ヘ
ッドの位置、媒体の種類、ヘッドの種類によらずＥＡＲ
ＬＹ２（前方小）にシフトさせて周波数対遅延特性の補
正をしている。このように、隣接した再生波形の干渉に
よるピークシフトを補正する量は、ヘッドの位置、媒体
の種類、ヘッドの種類によって選択することができた
が、周波数対遅延特性のピークシフトに対しては遅延量
が固定のため常に同じシフト量しかとることが出来なか
った。
【０００６】
【発明が解決しようとする課題】従来技術では、データ
パターンによるピークシフト以外の周波数特性によるピ
ークシフトに対して補正を常に同じシフト量しかとるこ
とができないので、ヘッドや媒体が変更になった場合の
特性変化に対応出来ない場合があった。従って、本発明
はヘッドや媒体が変更になった場合に、回路の変更をす
ることなく周波数特性による補正量を適性にすることを
目的とする。
パターンによるピークシフト以外の周波数特性によるピ
ークシフトに対して補正を常に同じシフト量しかとるこ
とができないので、ヘッドや媒体が変更になった場合の
特性変化に対応出来ない場合があった。従って、本発明
はヘッドや媒体が変更になった場合に、回路の変更をす
ることなく周波数特性による補正量を適性にすることを
目的とする。
【０００７】
【課題を解決するための手段】本発明の請求項１におい
て、上述の課題を解決するための手段は、図１に示すよ
うに、磁気記録媒体上の磁化反転に対応したビット情報
を磁化反転の長短に応じてシフトさせる書き込みデータ
のプリシフト回路であって、このプリシフト回路は、前
後２ビット以上の磁化反転間隔の長短を判別するプリシ
フト論理決定手段４とプリシフト選択回路Ａ（５）及び
プリシフト選択回路Ｂ（８）と縦続接続された遅延手段
６とを具備し、上記プリシフト論理決定手段４は、ビッ
ト情報を入力し、隣接した再生波形が互いに干渉してピ
ークシフトを発生するパターンか又は両側の磁化反転が
長時間発生しないで周波数対遅延特性の補正が必要なパ
ターンを判別するように構成されている。上記プリシフ
ト選択回路Ａ（５）及びプリシフト選択回路Ｂ（８）
は、外部からの複数の選択信号により上記プリシフト論
理決定手段４により判別された全てのパターンと、上記
の複数の遅延手段６との全ての組み合わせを実現するこ
とが可能であり、上記遅延手段６は、複数個の遅延素子
７を有し、上記プリシフト論理決定手段４によって、隣
接波形干渉補正の場合は上記プリシフト選択回路Ａ
（５）に従って、また周波数対遅延特性補正の場合は上
記プリシフト選択回路Ｂ（８）に従って、当該ビット情
報を前方あるいは後方へシフトするように構成された書
き込みデータのプリシフト回路を有することを特徴とす
る。
て、上述の課題を解決するための手段は、図１に示すよ
うに、磁気記録媒体上の磁化反転に対応したビット情報
を磁化反転の長短に応じてシフトさせる書き込みデータ
のプリシフト回路であって、このプリシフト回路は、前
後２ビット以上の磁化反転間隔の長短を判別するプリシ
フト論理決定手段４とプリシフト選択回路Ａ（５）及び
プリシフト選択回路Ｂ（８）と縦続接続された遅延手段
６とを具備し、上記プリシフト論理決定手段４は、ビッ
ト情報を入力し、隣接した再生波形が互いに干渉してピ
ークシフトを発生するパターンか又は両側の磁化反転が
長時間発生しないで周波数対遅延特性の補正が必要なパ
ターンを判別するように構成されている。上記プリシフ
ト選択回路Ａ（５）及びプリシフト選択回路Ｂ（８）
は、外部からの複数の選択信号により上記プリシフト論
理決定手段４により判別された全てのパターンと、上記
の複数の遅延手段６との全ての組み合わせを実現するこ
とが可能であり、上記遅延手段６は、複数個の遅延素子
７を有し、上記プリシフト論理決定手段４によって、隣
接波形干渉補正の場合は上記プリシフト選択回路Ａ
（５）に従って、また周波数対遅延特性補正の場合は上
記プリシフト選択回路Ｂ（８）に従って、当該ビット情
報を前方あるいは後方へシフトするように構成された書
き込みデータのプリシフト回路を有することを特徴とす
る。
【０００８】本発明の請求項２では、データ書き込みを
行うドライブ部２１より、周波数対遅延特性の補正のた
めの遅延量を読み取り、ライト時にそれに応じたシフト
量の選択信号を出力することを特徴とする。本発明の請
求項３では、ドライブ部２１に周波数対遅延特性補正の
ための遅延量を設定する設定手段２２を有することを特
徴とする。
行うドライブ部２１より、周波数対遅延特性の補正のた
めの遅延量を読み取り、ライト時にそれに応じたシフト
量の選択信号を出力することを特徴とする。本発明の請
求項３では、ドライブ部２１に周波数対遅延特性補正の
ための遅延量を設定する設定手段２２を有することを特
徴とする。
【０００９】本発明の請求項４では、プリシフト選択回
路Ａ（５）とプリシフト選択回路Ｂ（８）とをＯＲ回路
１１を介して遅延手段６へ接続したことを特徴とする。
路Ａ（５）とプリシフト選択回路Ｂ（８）とをＯＲ回路
１１を介して遅延手段６へ接続したことを特徴とする。
【００１０】
【作用】本発明の請求項１では、プリシフト回路によっ
て、書き込みデータが隣接波形干渉によるピークシフト
か又は磁化反転が長時間発生しない周波数対遅延特性の
補正が必要なパターンであるかを判断して、それぞれ外
部からの複数の選択信号によって遅延量を選択して書き
込みデータのビット情報を前方あるいは後方へシフトす
る。
て、書き込みデータが隣接波形干渉によるピークシフト
か又は磁化反転が長時間発生しない周波数対遅延特性の
補正が必要なパターンであるかを判断して、それぞれ外
部からの複数の選択信号によって遅延量を選択して書き
込みデータのビット情報を前方あるいは後方へシフトす
る。
【００１１】本発明の請求項２では、データ書き込みを
行うドライブ内に予め保持されている周波数対遅延特性
の補正のための遅延量を記録することによって、ライト
時に補正に必要な遅延量を読み出して外部信号としてプ
リシフト選択回路Ｂに入力して書き込みビット情報を前
方あるいは後方へシフトする。本発明の請求項３では、
周波数対遅延特性補正のための遅延量を、予めドライブ
内に存在する短絡スイッチやＲＯＭ等の記憶素子による
設定手段２２に、記憶させることによって、制御装置は
この設定手段２２をシフト量の選択信号として使用す
る。
行うドライブ内に予め保持されている周波数対遅延特性
の補正のための遅延量を記録することによって、ライト
時に補正に必要な遅延量を読み出して外部信号としてプ
リシフト選択回路Ｂに入力して書き込みビット情報を前
方あるいは後方へシフトする。本発明の請求項３では、
周波数対遅延特性補正のための遅延量を、予めドライブ
内に存在する短絡スイッチやＲＯＭ等の記憶素子による
設定手段２２に、記憶させることによって、制御装置は
この設定手段２２をシフト量の選択信号として使用す
る。
【００１２】本発明の請求項４では、プリシフト選択回
路Ｂによって設定する周波数対遅延特性補正のためにシ
フトする遅延手段は、プリシフト選択回路Ａによって設
定する隣接波形干渉補正のためにシフトする遅延手段と
共有するために、それぞれプリシフト選択回路Ａ・Ｂの
選択出力をＯＲ回路１１を介して遅延手段６に入力す
る。
路Ｂによって設定する周波数対遅延特性補正のためにシ
フトする遅延手段は、プリシフト選択回路Ａによって設
定する隣接波形干渉補正のためにシフトする遅延手段と
共有するために、それぞれプリシフト選択回路Ａ・Ｂの
選択出力をＯＲ回路１１を介して遅延手段６に入力す
る。
【００１３】
【実施例】図２、図３、図４及び図５に従って本発明の
実施例を説明する。図３は、本発明のプリシフト回路を
示している。エンコード・データ１は磁気媒体上に書き
込まれるシリアルデータである。エンコード・データ１
はフリップフロップにより構成されるシフトレジスタ３
に入力され、クロック２によりシフトされる。シフトさ
れたデータはパターン検出回路４に入力され、隣接した
再生波形が互いに干渉するデータパターンか、隣接した
磁化反転が広い場合生ずる周波数対遅延特性のデータパ
ターンかを検出する。隣接した再生波形が互いに干渉す
るデータパターンは、パターン検出回路４の出力０─７
の８種類である。一方、周波数対遅延特性の補正が必要
なパターンは、パターン検出回路４の出力ＦＥＦＣであ
る。これらのパターンは図５でＰＡＴＴＥＲＮ Ｎｏ．
０−７、ＦＥＦＣで表し、Ｎｏ．０−７はプリシフト選
択回路Ａ（５）へ、ＦＥＦＣはプリシフト選択回路Ｂ
（８）に入力される。
実施例を説明する。図３は、本発明のプリシフト回路を
示している。エンコード・データ１は磁気媒体上に書き
込まれるシリアルデータである。エンコード・データ１
はフリップフロップにより構成されるシフトレジスタ３
に入力され、クロック２によりシフトされる。シフトさ
れたデータはパターン検出回路４に入力され、隣接した
再生波形が互いに干渉するデータパターンか、隣接した
磁化反転が広い場合生ずる周波数対遅延特性のデータパ
ターンかを検出する。隣接した再生波形が互いに干渉す
るデータパターンは、パターン検出回路４の出力０─７
の８種類である。一方、周波数対遅延特性の補正が必要
なパターンは、パターン検出回路４の出力ＦＥＦＣであ
る。これらのパターンは図５でＰＡＴＴＥＲＮ Ｎｏ．
０−７、ＦＥＦＣで表し、Ｎｏ．０−７はプリシフト選
択回路Ａ（５）へ、ＦＥＦＣはプリシフト選択回路Ｂ
（８）に入力される。
【００１４】プリシフト選択回路Ａ（５）は、隣接波形
干渉補正パターンであり、データパターンと外部からの
信号ＣＭＰＳＥＬ（０−２）信号９によって、シフト量
が選択される。また、プリシフト選択回路Ｂ（８）は、
周波数対遅延特性補正パターンであり、外部からの信号
ＦＣＭＰＳＥＬ（０−２）信号１０によって、シフト量
が選択される。プリシフト選択回路Ｂ（８）の実現例
は、ＮＯＴ回路１４とＡＮＤ回路１５で構成される一般
的なデコード回路であり図４に示す。
干渉補正パターンであり、データパターンと外部からの
信号ＣＭＰＳＥＬ（０−２）信号９によって、シフト量
が選択される。また、プリシフト選択回路Ｂ（８）は、
周波数対遅延特性補正パターンであり、外部からの信号
ＦＣＭＰＳＥＬ（０−２）信号１０によって、シフト量
が選択される。プリシフト選択回路Ｂ（８）の実現例
は、ＮＯＴ回路１４とＡＮＤ回路１５で構成される一般
的なデコード回路であり図４に示す。
【００１５】プリシフト選択回路Ａ（５）とプリシフト
選択回路Ｂ（８）で選択されたシフト量は、それぞれ５
段階に分かれていてＯＲ回路１１でオアをとる。これ
は、隣接波形干渉補正用の遅延素子と周波数対遅延特性
補正用の遅延素子を共有することが可能となりコストを
上げないで実現するものである。このオア出力は、フリ
ップフロップ１２に入力されてクロック２で同期をとっ
て出力し、それぞれ遅延素子７を経由し更にＯＲ回路１
３でオア出力し、ライトデータとして媒体に書き込まれ
る。
選択回路Ｂ（８）で選択されたシフト量は、それぞれ５
段階に分かれていてＯＲ回路１１でオアをとる。これ
は、隣接波形干渉補正用の遅延素子と周波数対遅延特性
補正用の遅延素子を共有することが可能となりコストを
上げないで実現するものである。このオア出力は、フリ
ップフロップ１２に入力されてクロック２で同期をとっ
て出力し、それぞれ遅延素子７を経由し更にＯＲ回路１
３でオア出力し、ライトデータとして媒体に書き込まれ
る。
【００１６】本回路では書き込みデータのシフト量は５
段階に分かれていて遅延量の少ない順にＥＡＲＬＹ１、
ＥＡＲＬＹ２、ＯＮ ＴＩＭＥ、ＬＡＴＥ２、ＬＡＴＥ
１という信号に対応し、これはシフトレジスタ３の書き
込みデータＣを、前方大、前方小、シフトなし、後方
小、後方大にシフトしてデータを書き込むことに対応す
る。
段階に分かれていて遅延量の少ない順にＥＡＲＬＹ１、
ＥＡＲＬＹ２、ＯＮ ＴＩＭＥ、ＬＡＴＥ２、ＬＡＴＥ
１という信号に対応し、これはシフトレジスタ３の書き
込みデータＣを、前方大、前方小、シフトなし、後方
小、後方大にシフトしてデータを書き込むことに対応す
る。
【００１７】隣接波形干渉補正パターンと周波数対遅延
特性補正パターンについて図５に従って説明する。隣接
波形干渉補正パターンの１つであるデータパターンＮ
ｏ．２は、ライトデータが（１００１０００）を表しこ
れは図３のシフトレジスタ３の（ＡＢｘＣｘＤＥ）の出
力となる８ビットのデータを表す。ここでｘは、それぞ
れ３番目と５番目のシフトレジスタを示す。ＣＭＰＳＥ
Ｌは図５に示すように、隣接した再生波形の干渉による
ピークシフトを補正する量を、例えばヘッドの位置、媒
体の種類、ヘッドの種類等によって、ＣＭＰＳＥＬ（０
−２）信号９の３種類の信号によって、８種類のライト
データによる遅延量を選択するものである。本データパ
ターンＮｏ．２は、ＣＭＰＳＥＬ（０−２）信号９によ
ってＯＮ ＴＩＭＥ（シフトなし）、ＬＡＴＥ２（後方
小）、ＬＡＴＥ１（後方大）の３種類が選択できるよう
になっている。
特性補正パターンについて図５に従って説明する。隣接
波形干渉補正パターンの１つであるデータパターンＮ
ｏ．２は、ライトデータが（１００１０００）を表しこ
れは図３のシフトレジスタ３の（ＡＢｘＣｘＤＥ）の出
力となる８ビットのデータを表す。ここでｘは、それぞ
れ３番目と５番目のシフトレジスタを示す。ＣＭＰＳＥ
Ｌは図５に示すように、隣接した再生波形の干渉による
ピークシフトを補正する量を、例えばヘッドの位置、媒
体の種類、ヘッドの種類等によって、ＣＭＰＳＥＬ（０
−２）信号９の３種類の信号によって、８種類のライト
データによる遅延量を選択するものである。本データパ
ターンＮｏ．２は、ＣＭＰＳＥＬ（０−２）信号９によ
ってＯＮ ＴＩＭＥ（シフトなし）、ＬＡＴＥ２（後方
小）、ＬＡＴＥ１（後方大）の３種類が選択できるよう
になっている。
【００１８】一方、周波数対遅延特性補正パターンであ
るＦＥＦＣは、ライトデータが（０００１０００）を表
し、媒体の種類、ヘッドの種類によってＦＣＭＰＳＥＬ
（０−２）信号１０によってＥＡＲＬＹ１（前方大）、
ＥＡＲＬＹ２（前方小）、ＯＮ ＴＩＭＥ（シフトな
し）、ＬＡＴＥ２（後方小）、ＬＡＴＥ１（後方大）を
選択できるようになっている。 尚、本発明の実施例で
は、遅延量を５種類としているが、特に限定するもので
はない。
るＦＥＦＣは、ライトデータが（０００１０００）を表
し、媒体の種類、ヘッドの種類によってＦＣＭＰＳＥＬ
（０−２）信号１０によってＥＡＲＬＹ１（前方大）、
ＥＡＲＬＹ２（前方小）、ＯＮ ＴＩＭＥ（シフトな
し）、ＬＡＴＥ２（後方小）、ＬＡＴＥ１（後方大）を
選択できるようになっている。 尚、本発明の実施例で
は、遅延量を５種類としているが、特に限定するもので
はない。
【００１９】本発明によれば、周波数対遅延特性の補正
を複数の遅延量から選択することにより、最適な遅延量
を設定することが可能となり、ヘッドや媒体が変更にな
った場合の特性の変化に対応できるようになった。図２
に本発明の請求項２の一実施例のブロック図を示す。ス
トリングコントローラ部（上位制御装置）は装置の電源
投入時、または随時にドライブ０〜ｎ（２１）よりその
ドライブに接続されている周波数遅延特性を補正するた
め、シフト量の選択信号をＳＣ−ＤＲＶインタフェース
を介してＭＰＵ１６より読み取り、装置内のドライブ毎
のシフト量を記憶する。ここでシフト量はドライブ単体
で予め最適値を測定され、その値はドライブ部に請求項
３で示す短絡回路又はリードオンリメモリ等の記憶素子
の設定手段２２で設定されている。図２では、リードオ
ンリメモリ（ＲＯＭ）２２の場合を示す。
を複数の遅延量から選択することにより、最適な遅延量
を設定することが可能となり、ヘッドや媒体が変更にな
った場合の特性の変化に対応できるようになった。図２
に本発明の請求項２の一実施例のブロック図を示す。ス
トリングコントローラ部（上位制御装置）は装置の電源
投入時、または随時にドライブ０〜ｎ（２１）よりその
ドライブに接続されている周波数遅延特性を補正するた
め、シフト量の選択信号をＳＣ−ＤＲＶインタフェース
を介してＭＰＵ１６より読み取り、装置内のドライブ毎
のシフト量を記憶する。ここでシフト量はドライブ単体
で予め最適値を測定され、その値はドライブ部に請求項
３で示す短絡回路又はリードオンリメモリ等の記憶素子
の設定手段２２で設定されている。図２では、リードオ
ンリメモリ（ＲＯＭ）２２の場合を示す。
【００２０】図２のブロック図において、データの流れ
について説明する。上位装置よりパラレルライトデータ
をＭＰＵ１６は受け取り、これをデータバッファ１７に
バッファリングして、シリアライザ１８によってシリア
ルデータにする。シリアルデータは、エンコーダ１９に
よってディスクに書き込むためのデータに変換される。
この変換されたシリアルデータは、プリシフト回路２０
に入力される。ＭＰＵ１６は、前述した如くＳＣ−ＤＲ
Ｖインタフェースを介して読み出したシフト量の選択信
号を、ドライブに対してデータを書き込む場合に、プリ
シフト回路２０へ周波数遅延特性を補正するため、図３
に示すＦＣＭＰＳＥＬ（０−２）信号１０として与え
る。
について説明する。上位装置よりパラレルライトデータ
をＭＰＵ１６は受け取り、これをデータバッファ１７に
バッファリングして、シリアライザ１８によってシリア
ルデータにする。シリアルデータは、エンコーダ１９に
よってディスクに書き込むためのデータに変換される。
この変換されたシリアルデータは、プリシフト回路２０
に入力される。ＭＰＵ１６は、前述した如くＳＣ−ＤＲ
Ｖインタフェースを介して読み出したシフト量の選択信
号を、ドライブに対してデータを書き込む場合に、プリ
シフト回路２０へ周波数遅延特性を補正するため、図３
に示すＦＣＭＰＳＥＬ（０−２）信号１０として与え
る。
【００２１】
【発明の効果】本発明に係るデータ書き込み補償回路
は、周波数対遅延特性の補正が必要なパターンを検出し
た場合に、複数の遅延量を外部からのセレクト信号によ
り選択可能なため、ヘッドや媒体が変更になった場合に
特性が変化しても常に適性な量の補正を外部より簡単に
制御を行いながらデータを書き込むことが出来るので、
ヘッドや媒体の特性に左右されない安定したデータ書き
込みを行うことができる。
は、周波数対遅延特性の補正が必要なパターンを検出し
た場合に、複数の遅延量を外部からのセレクト信号によ
り選択可能なため、ヘッドや媒体が変更になった場合に
特性が変化しても常に適性な量の補正を外部より簡単に
制御を行いながらデータを書き込むことが出来るので、
ヘッドや媒体の特性に左右されない安定したデータ書き
込みを行うことができる。
【００２２】また、遅延量を選択するための選択回路を
設けることによって、回路の変更をしないで最適な遅延
量を設定することができる。周波数対遅延特性の補正に
使用する遅延手段は、隣接波形干渉補正用の遅延素子と
共有することによって、遅延素子を追加することなく安
価なプリシフト回路が提供できる。
設けることによって、回路の変更をしないで最適な遅延
量を設定することができる。周波数対遅延特性の補正に
使用する遅延手段は、隣接波形干渉補正用の遅延素子と
共有することによって、遅延素子を追加することなく安
価なプリシフト回路が提供できる。
【図１】本発明の原理を示すブロックである。
【図２】本発明の実施例である。
【図３】本発明のプリシフト回路の実施例である。
【図４】本発明のプリシフト選択回路Ｂの内部回路であ
る。
る。
【図５】本発明のデータパターンによる遅延選択であ
る。
る。
【図６】従来のプリシフト回路である。
【図７】従来のデータパターンによる遅延選択である。
１ エンコード・データ ２ クロック ３ シフトレジスタ ４ パターン検出回路（プリシフト論理決定手段） ５ プリシフト選択回路Ａ ６ 遅延手段 ７ 遅延素子 ８ プリシフト選択回路Ｂ ９ ＣＭＰＳＥＬ信号 １０ ＦＣＭＰＳＥＬ信号 １１ ＯＲ回路 １２ フリップフロップ １３ ＯＲ回路 １４ ＮＯＴ回路 １５ ＡＮＤ回路 １６ ＭＰＵ １７ データバッファ １８ シリアライザ １９ エンコーダ ２０ プリシフト回路 ２１ ドライブ０〜ｎ ２２ 設定手段（ＲＯＭ）
Claims (4)
- 【請求項１】磁気記録媒体上の磁化反転に対応したビッ
ト情報を磁化反転の長短に応じてシフトさせる書き込み
データのプリシフト回路において、 前後２ビット以上の磁化反転間隔の長短を判別するプリ
シフト論理決定手段（４）とプリシフト選択回路Ａ
（５）及びプリシフト選択回路Ｂ（８）と縦続接続され
た遅延手段（６）とを具備し、 上記プリシフト論理決定手段（４）は、ビット情報を入
力し、隣接した再生波形が互いに干渉してピークシフト
を発生するパターンか又は両側の磁化反転が長時間発生
しないで周波数対遅延特性の補正が必要なパターンであ
るか否かを判別するように構成され、 上記プリシフト選択回路Ａ（５）及びプリシフト選択回
路Ｂ（８）は、それぞれ外部からの複数の選択信号によ
り上記プリシフト論理決定手段（４）により判別された
全てのパターンと、上記の複数の遅延手段（６）との全
ての組み合わせを実現することが可能であり、 上記遅延手段（６）は、複数個の遅延素子（７）を有
し、上記プリシフト論理決定手段（４）によって、隣接
波形干渉補正の場合は上記プリシフト選択回路Ａ（５）
に従って、また周波数対遅延特性補正の場合は上記プリ
シフト選択回路Ｂ（８）に従って、当該ビット情報を前
方あるいは後方へシフトするように構成された、ことを
特徴とするデータ書き込み補償回路。 - 【請求項２】請求項１のデータ書き込み補償回路におい
て、データ書き込みを行うドライブ部（２１）より、周
波数対遅延特性の補正のための遅延量を読み取り、ライ
ト時にそれに応じたシフト量の選択信号を出力すること
を特徴とするデータ書き込み補償回路。 - 【請求項３】請求項２のデータ書き込み補償回路におい
て、前記ドライブ部（２１）に周波数対遅延特性補正の
ための遅延量を設定する設定手段（２２）を有すること
を特徴とするデータ書き込み補償回路。 - 【請求項４】請求項１のデータ書き込み補償回路におい
て、プリシフト選択回路Ａ（５）とプリシフト選択回路
Ｂ（８）とをＯＲ回路（１１）を介して遅延手段（６）
へ接続したことを特徴とするデータ書き込み補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14624793A JPH076306A (ja) | 1993-06-17 | 1993-06-17 | データ書き込み補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14624793A JPH076306A (ja) | 1993-06-17 | 1993-06-17 | データ書き込み補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH076306A true JPH076306A (ja) | 1995-01-10 |
Family
ID=15403426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14624793A Withdrawn JPH076306A (ja) | 1993-06-17 | 1993-06-17 | データ書き込み補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076306A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157506A (en) * | 1997-03-18 | 2000-12-05 | Fujitsu Limited | Write compensation method and magnetic disk apparatus adapted for high-density recording |
| US7821729B2 (en) | 2007-09-28 | 2010-10-26 | Toshiba Storage Device Corporation | Storage apparatus and method for processing recording compensation |
| US8654471B2 (en) | 2011-09-30 | 2014-02-18 | Lsi Corporation | Disk-based storage device having write signal compensation for magnetization polarity of adjacent bits |
-
1993
- 1993-06-17 JP JP14624793A patent/JPH076306A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157506A (en) * | 1997-03-18 | 2000-12-05 | Fujitsu Limited | Write compensation method and magnetic disk apparatus adapted for high-density recording |
| US7821729B2 (en) | 2007-09-28 | 2010-10-26 | Toshiba Storage Device Corporation | Storage apparatus and method for processing recording compensation |
| US8654471B2 (en) | 2011-09-30 | 2014-02-18 | Lsi Corporation | Disk-based storage device having write signal compensation for magnetization polarity of adjacent bits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700240A (en) | Digital data playback system | |
| EP0135886B1 (en) | Magnetic recording apparatus | |
| JPH0465442B2 (ja) | ||
| US4604660A (en) | Method and circuit for correcting a record timing | |
| JPH076306A (ja) | データ書き込み補償回路 | |
| US4787094A (en) | Apparatus for transmitting digital signal | |
| US4953034A (en) | Signal regeneration processor with function of dropout correction | |
| KR100486242B1 (ko) | 다이나믹 기입 전략을 위한 최소의 지연을 가지는 버퍼링방법, 버퍼 장치 및 이를 구비하는ｃｄ-ｒｗ/ｄｖｄ-ｒｗ 시스템 | |
| US6084735A (en) | Magnetic tape drive with function to select magnetic head | |
| US5187614A (en) | Write data write-pre-compensation system in a floppy disk drive unit and apparatus therefor | |
| US6157506A (en) | Write compensation method and magnetic disk apparatus adapted for high-density recording | |
| US5222001A (en) | Signal processing circuit of digital audio tape recorder | |
| JP2842351B2 (ja) | 磁気ディスク装置のヘッド消磁方法とその回路 | |
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| JP2758751B2 (ja) | 磁気ディスク装置の書込回路 | |
| JPS6070506A (ja) | 磁気記録装置 | |
| JPH01143004A (ja) | 書込補償回路 | |
| JP2603500B2 (ja) | 磁気記録装置 | |
| KR940001053Y1 (ko) | 데이타 백업장치의 프레임 번호 검출회로 | |
| SU1191936A1 (ru) | Устройство дл записи-воспроизведени цифровой информации на магнитном носителе | |
| JPH0481833B2 (ja) | ||
| JPH09223365A (ja) | データ記録再生装置 | |
| JPS63313302A (ja) | 書込み補償回路 | |
| JPH04222906A (ja) | 書込補償回路およびそれを用いた磁気記憶装置 | |
| JPH05234005A (ja) | 書込補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |