JPH0764531A - 画面表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 表示キャラクタの一部を変更する際、１画面
分のデータを全てコントロール部より入力する必要のな
い画面表示装置を得る。 【構成】 コントロール部から表示キャラクタの一部を
変更する際、変更する表示メモリ上の領域をレジスタ回
路の設定で複数に分割する手段、その変更する領域を表
示行単位に分割する手段、アドレス“０”番地から任意
のアドレス番地までを変更する領域として指定する手
段、あるいは任意のアドレス番地から任意のアドレス番
地までを変更する領域として指定する手段を備えて、変
更する部分のデータをコントロール部より入力する。 【効果】 コントロール部から入力するデータ量が削減
されて、コントロール部の負荷を軽減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、表示画面に任意のキ
ャラクタを表示する画面表示装置に関するものである。

【０００２】

【従来の技術】図１０は従来の画面表示装置を示すブロ
ック図である。図において、１は当該画面表示装置に表
示するキャラクタのキャラクタデータやそのアドレスデ
ータなどのデータを入力するコントロール部であり、２
はコントロール部１より転送されてくるデータをシリア
ルデータからパラレルデータに変換して入力する、入力
制御回路としてのデータ変換回路である。３は入力され
たデータのうちのキャラクタデータを保持し、それを後
述する表示メモリやレジスタ回路などの記憶回路に書き
込むデータ回路であり、４は入力されたデータのうちの
アドレスデータを保持して前記記憶回路のアドレスを指
定する、インクリメント可能なアドレス回路である。５
は表示キャラクタに対して１対１に対応するアドレスを
持った書き換え可能な前記表示メモリであり、６はこの
表示メモリ５から読み出されたデータに基づいてアクセ
スされ、画面表示されるキャラクタのパターンデータを
記憶している読み取り専用のキャラクタメモリである。
７は画面表示の表示形態を決定する前記レジスタ回路で
あり、８はキャラクタメモリ６および表示メモリ５から
読み出されたパラレルデータをシリアルデータに変換す
るシフトレジスタ回路である。９はレジスタ回路７で決
定された表示形態で、キャラクタのパターンデータの画
面表示を制御する表示制御回路であり、１０はその画面
表示が行われる表示画面である。１１はデータ入力の際
に、データ回路３、アドレス回路４およびレジスタ回路
７の動作タイミングを決定し、また、表示画面１０に表
示するキャラクタの表示位置やキャラクタの幅を決定し
て表示制御回路９に指示するタイミング回路である。

【０００３】次に動作について説明する。ここで、図１
１は表示画面１１にキャラクタを表示させたときの一例
を示す説明図であり、図１２は図１１の表示を従来の画
面表示装置で行った場合の、コントロール部１からのシ
リアルデータ入力を示すタイムチャートである。第一
に、データ入力はシリアル入力で、図１０の様に最初に
表示するキャラクタの位置に対応した表示メモリ５のア
ドレスを指定する。第二に、表示する順にキャラクタデ
ータ及び表示形態を決定するレジスタデータをデータ変
換回路２、データ回路３及びアドレス回路４を通して表
示メモリ５とレジスタ回路７に入力する。このとき、表
示メモリ５のアドレスはアドレス回路４で自動的にイン
クリメントされるので、キャラクタごとにアドレスを指
定する必要はない。しかし、キャラクタ間に何も表示し
ない箇所があれば、図１１の様にキャラクタが表示され
ないブランクデータ“×”を入れる。但し、上記動作を
しないで個々に直接表示位置に対応するアドレスを指定
してデータを入力することもできる。第三に、表示メモ
リ５のデータから表示するキャラクタのパターンデータ
をキャラクタメモリ６よりシフトレジスタ８と表示制御
回路９を介して出力する。このとき、表示形態を決定し
たレジスタ回路７の命令によって表示制御回路９は表示
形態をかえる。また、表示しているデータにノイズが載
ってデータが変わらない様にするため、一定の時間おき
に同一データをコントロール部１より前記と同じ方法で
表示メモリ５に入力する、データリフレッシュと呼ばれ
る動作を実行している。

【０００４】

【発明が解決しようとする課題】従来の画面表示装置は
以上のように構成されているので、表示画面１０に表示
されているキャラクタの表示を変更する際に、表示する
キャラクタすべてのデータをコントロール部１から入力
することが必要で、このコントロール部１から入力され
るデータの量は大量なものであるため、処理に多大な負
荷がかかるばかりか、入力された多量のデータを記憶す
るための大容量の記憶領域が必要となり、さらに、その
表示キャラクタ数が増加する傾向にある昨今、コントロ
ール部１から入力するデータ量は益々増加して、処理の
負荷がさらに重いものとなるという問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためになされたもので、コントロール部から入力するデ
ータ量を減らしてその処理負荷を軽減し、表示キャラク
タ数が増加してもコントロール部が充分に対応すること
ができる画面表示装置を得ることを目的とする。

【０００６】

【課題を解決するための手段】請求項１に記載の発明に
係る画面表示装置は、表示画面への表示形態を決定する
書き換え可能なレジスタ回路に、表示メモリの記憶領域
を分割して、その分割された領域のどれを用いるかを選
択する機能を持たせ、入力制御回路より入力されたアド
レスデータを保持して、表示メモリのアドレス指定を行
うアドレス回路に、レジスタ回路で分割された表示メモ
リの各領域の最終アドレスを保持して、レジスタ回路の
データセットによってどの領域の最終アドレスを使用す
るかを決定し、コントロール部からのデータ転送が当該
最終アドレスとなった時点でレジスタ回路のデータセッ
トをリセットする機能を持たせたものである。

【０００７】また、請求項２に記載の発明に係る画面表
示装置は、表示メモリの記憶領域の分割を表示画面の行
単位としてアドレス回路に表示する行の最終アドレスを
保持させ、さらに表示画面上の変更が必要な行の指定を
行う機能を備えたものを、レジスタ回路として用いたも
のである。

【０００８】また、請求項３に記載の発明に係る画面表
示装置は、表示メモリの記憶領域上に画面表示を変更す
る領域を設定して、その領域の画面表示をするか否かを
選択する機能を有するレジスタ回路、画面表示を変更す
る領域の最終アドレスを保持する第１アドレス回路、ア
ドレス“０”番地のアドレスデータを保持して表示メモ
リのアドレスを指定する第２アドレス回路、および第１
アドレス回路と第２アドレス回路のアドレスデータを比
較してそれらが一致した時点でレジスタ回路をリセット
する比較回路を設けたものである。

【０００９】また、請求項４に記載の発明に係る画面表
示装置は、アドレス“０”番地のアドレスデータに代え
て画面表示を変更する領域の先頭アドレスを保持しする
ものを、第２アドレス回路として用いたものである。

【００１０】

【作用】請求項１に記載の発明におけるアドレス回路
は、入力制御回路より入力されたアドレスデータを保持
して表示メモリのアドレス指定を行うとともに、レジス
タ回路で分割された表示メモリの各領域の最終アドレス
を保持して、レジスタ回路のデータセットによってどの
領域の最終アドレスを使用するかを決定し、コントロー
ル部からのデータ転送が当該最終アドレスとなった時点
でレジスタ回路のデータセットをリセットすることによ
り、画面表示の変更が必要な領域についてのみ、表示メ
モリのデータを書き換えれば済むようにする。

【００１１】また、請求項２に記載の発明におけるレジ
スタ回路は、表示画面の行単位に表示メモリの記憶領域
を分割し、表示する行の最終アドレスをアドレス回路に
保持させて、変更が必要な表示行を指定することによ
り、表示メモリのデータを変更が必要な行についてのみ
書き換えれば済むようにする。

【００１２】また、請求項３に記載の発明における比較
回路は、第１アドレス回路の保持している画面表示を変
更する領域の最終アドレスと、アドレス“０”番地のア
ドレスデータを保持して表示メモリのアドレスを指定す
る第２アドレス回路のアドレスデータの一致を検出した
時点で、レジスタ回路をリセットすることにより、画面
表示を変更する領域の後端を任意に設定することを可能
とする。

【００１３】また、請求項４に記載の発明における第２
アドレス回路は、アドレス“０”番地のアドレスデータ
に代えて画面表示を変更する領域の先頭アドレスを保持
しすることにより、画面表示を変更する領域の先端も任
意に設定することを可能とする。

【００１４】

【実施例】

実施例１．以下、この発明の実施例１を図について説明
する。図１は請求項１に記載の発明の一実施例を示すブ
ロック図である。図において、１はコントロール部、２
は入力制御回路としてのデータ変換回路、３はデータ回
路、５は表示メモリ、６はキャラクタメモリ、８はシフ
トレジスタ回路、９は表示制御回路、１０は表示画面、
１１はタイミング回路であり、図１０に同一符号を付し
た従来のそれらと同一、もしくは相当部分であるため詳
細な説明は省略する。また、１２は図１０において符号
７を付して示したものに、表示メモリ５の記憶領域を第
１領域と第２領域の２つに分割する機能を追加し、その
データセットを２ビットとしたレジスタ回路である。１
３は表示メモリ５の２つの領域の最終アドレスを保持
し、レジスタ回路１２の２ビットのデータセットによっ
て２つの領域のどちらの最終アドレスを使用するかを決
定し、コントロール部１からのデータ転送がその最終ア
ドレスとなった時点で、レジスタ回路１２の２ビットの
データセットをリセットする機能を有している点で、図
１０に符号４を付した従来のものとは異なったアドレス
回路である。

【００１５】次に動作について説明する。ここで、図２
は従来技術の説明に用いた図１１と同様に、表示画面１
０にキャラクタを表示させたときの画面表示の一例を示
す説明図である。また、図３は図１１に示した表示を図
２の表示に変更するのを、当該実施例１による画面表示
措置で行った場合の、コントロール部１からのシリアル
データ入力を示すタイムチャートである。以下、この実
施例１においては、図１１に示した表示を図２の表示に
変更する場合について説明する。第一に、レジスタ回路
１２のデータを従来と同様の動作で直接アドレスを指定
し、データをセットする。この動作により、表示メモリ
５の記憶領域を二つに分割する機能と、アドレス回路１
３に二つの領域の終わりのアドレスの一方を保持し、コ
ントロール部１からのデータ入力がその最終のアドレス
になった時点で、レジスタ回路１２をリセット状態にす
る。なお、この実施例１の場合、図２の４行目を変更す
るため、レジスタ回路１２の表示メモリ５の領域指定を
仮に第１領域とする。第二に、その第１領域の先頭アド
レスと変更するデータをコントロール部１より入力す
る。第三に、変更するデータが最終まで入力されるとア
ドレス回路１３はレジスタ回路１２に対して、レジスタ
回路１２のデータセット２ビットのリセットを行う。第
四に従来と同様な動作で表示を変更する。また、レジス
タ回路１２の２ビットのデータセットがリセット状態の
場合には、従来と同じ動作も可能である。

【００１６】実施例２．次に、この発明の実施例２を図
について説明する。図４は請求項２に記載した発明の一
実施例を示すブロック図で、相当部分には図１と同一符
号を付してその説明を省略する。図において、１４は表
示メモリ５の領域指定を表示画面１０の行単位とし、そ
の行を指定して、レジスタ回路１３に表示する行の最後
の行に対応する表示メモリ５のアドレスを保持させる行
レジスタ回路であり、１５はこの行レジスタ回路１４、
およびアドレス回路１３に前記実施例１において追加さ
れた機能を使用するか否かの決定を１ビットで判定する
機能を備えた判定レジスタ回路である。１６はこの行レ
ジスタ回路１４および判定レジスタ回路１５より構成さ
れている点で、図１に符号１２を付したものとは異なっ
たレジスタ回路である。

【００１７】次に動作について説明する。ここで、図５
は図１１に示した表示を図２の表示に変更するのを、当
該実施例２による画面表示装置で行った場合の、コント
ロール部１からのシリアルデータ入力を示すタイムチャ
ートである。以下、この実施例２においては、図１１に
示した表示を図２の表示に変更する場合について説明す
る。第一に、従来と同様な動作で直接アドレスを指定し
て、行レジスタ回路１４と判定レジスタ回路１５のデー
タをセットする。但し、この実施例２では、行レジスタ
回路１４のデータは、表示画面１０の第４行目を指定す
る。この動作により、表示メモリ５を表示行単位にデー
タを変更する機能と、アドレス回路１３に各行単位の最
終アドレスを記憶させ、コントロール部１からのデータ
入力が最後のアドレスになった時点で、判定レジスタ回
路１５をリセットする状態にする。第二に、コントロー
ル部１より第４行目の先頭アドレスと変更するデータを
入力する。第三に、変更するデータが最後まで入力され
ると、アドレス回路１３は判定レジスタ回路１５に対し
て、判定レジスタ回路１５のデータをリセットし、表示
メモリ５の領域指定を表示画面１０の行単位とし、アド
レス回路１３に表示行分の終わりのアドレスを保持させ
て、変更の必要な行の表示メモリ５のデータを変更す
る、当該実施例２の機能を使用しないようにする。第四
に従来と同様な動作で表示を変更する。また、判定レジ
スタ回路１５の前記１ビットがリセット状態の場合に
は、従来と同じ動作も可能である。

【００１８】実施例３．次に、この発明の実施例３を図
について説明する。図６は請求項３に記載した発明の一
実施例を示すブロック図で、相当部分には図１と同一符
号を付してその説明を省略する。図において、１７は表
示画面１０上の変更すべき領域における最後のキャラク
タに対応した表示メモリ５のアドレスを保持する第１ア
ドレス回路、１８は後述するレジスタ回路の指示によっ
てアドレス“０”番地のアドレスデータを保持して表示
メモリ５のアドレスを指定し、それを後述する比較回路
にも転送する第２アドレス回路であり、１９はこれら第
１アドレス回路１７と第２アドレス回路１８のアドレス
データを比較する比較回路である。２０はこの比較回路
１９の一致検出信号でリセットされる１ビットを有し、
前記第１アドレス回路１７、第２アドレス回路１８およ
び比較回路１９を用いた、当該該実施例３による機能を
使用するか否かの決定をその１ビットで判定し、それを
使用する場合には第１アドレス回路１７および第２アド
レス回路１８に指示する機能が追加されている点で、図
１に符号１２を付したものとは異なるレジスタ回路であ
る。

【００１９】次に動作について説明する。ここで、図７
は図１１に示した表示を図２の表示に変更するのを、当
該実施例３による画面表示装置で行った場合の、コント
ロール部１からのシリアルデータ入力を示すタイムチャ
ートである。以下、この実施例３においては、図１１に
示した表示を図２の表示に変更する場合について説明す
る。第一に、従来と同様な動作で、第１アドレス回路１
７と、第２アドレス回路１８及び、比較回路１９を使用
する状態にするデータをレジスタ回路２０にセットす
る。これにより、第２アドレス回路１８にはアドレス
“０”番地のアドレスデータが保持される。第二に、表
示画面１０の変更すべき領域の最後の位置に対応する表
示メモリ５のアドレスをコントロール部１より入力す
る。このデータは第１アドレス回路１７に記憶される。
第三に、変更するキャラクタのデータを表示メモリ５の
アドレス“０”番地から、コントロール部１より入力す
る。このとき、第２アドレス回路１８はアドレスをイン
クリメントする。また比較回路１９はその都度、第１ア
ドレス回路１７と第２アドレス回路１８のアドレスデー
タを比較する。第四に、比較回路１９でアドレスデータ
が一致すると、レジスタ回路２０の当該実施例３の機能
を使用するか否かを決定する１ビットをリセットする。
第五に従来と同様な動作で表示を変更する。また、レジ
スタ回路２０の前記１ビットがリセット状態の場合に
は、従来と同じ動作も可能である。

【００２０】実施例４．次に、この発明の実施例４を図
について説明する。図８は請求項４に記載した発明の一
実施例を示すブロック図で、相当部分には図６と同一符
号を付してその説明を省略する。図において、２１は表
示画面１０上の変更すべき領域における最初のキャラク
タに対応した表示メモリ５のアドレスを保持し、表示メ
モリ５のアドレスの指定を行う点で、図６に符号１８を
付した実施例３のものとは異なる第２アドレス回路であ
る。

【００２１】次に動作について説明する。ここで、図９
は図１１に示した表示を図２の表示に変更するのを、当
該実施例４による画面表示装置で行った場合の、コント
ロール部１からのシリアルデータ入力を示すタイムチャ
ートである。以下、この実施例４においては、図１１に
示した表示を図２の表示に変更する場合について説明す
る。第一に、従来と同様な動作で直接アドレスを指定し
て、レジスタ回路２０にデータをセットする。仮に、当
該実施例４の手段を使用すると選択した場合には、レジ
スタ回路２０は比較回路１９に指示を出して当該機能を
使用する状態にする。第二に、コントロール部１から、
図９に示す様に、最初に任意のデータ領域を指定する為
に、最終アドレスデータを、続いて先頭アドレスのデー
タを入力し、以下、変更するデータを入力する。第三
に、入力された最終アドレスデータは第１アドレス回路
１７に入力され、第１アドレス回路１７はそのアドレス
データを保持し、且つ、比較回路１９に転送する。第四
に、入力された先頭アドレスデータは第２アドレス回路
２１に保持され、第２アドレス回路２１は、それを比較
回路１９と表示メモリ５に転送する。このとき、この第
２アドレス回路２１に保持されたアドレスデータは、キ
ャラクタデータが入力される度にインクリメントされ
る。第五に、比較回路１９は、転送された二つのアドレ
スデータを比較する。第六に、比較回路１９でそれら二
つのアドレスデータの一致が検出されると、比較回路１
９は、一致したアドレスのキャラクタデータが入力され
た時点でレジスタ回路２０のビットデータをクリアし、
かつ、第１アドレス回路１７、第２アドレス回路２１及
び、比較回路１９に指示を出して、当該実施例４による
動作をしない様にする。以降、従来と同様の動作で表示
を変更する。また、この実施例４の手段を選択しない場
合には、従来と同様の動作をする。

【００２２】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、レジスタ回路に表示メモリの記憶領域を分割す
る機能、および分割された領域の最終アドレスをアドレ
ス回路に保持させる機能を持たせ、コントロール部から
のデータ転送が当該最終アドレスとなった時点でレジス
タ回路のデータセットをリセットするように構成したの
で、表示キャラクタの一部を変更するに際して、表示メ
モリのデータは画面表示の変更が必要な領域のみについ
て書き換えるだけで、１画面分のデータを全て書き換え
る必要がなくなり、入力するデータ量を削減することが
可能となって、コントロール部の処理負荷を大幅に軽減
できる効果がある。

【００２３】また、請求項２に記載の発明によれば、表
示メモリの記憶領域の分割を表示画面の行単位で行うよ
うに構成したので、表示キャラクタの一部を変更する際
の表示メモリのデータの書き換えを、書き換えの必要な
表示行についてのみ行うだけで１画面分のデータを全て
書き換える必要がなくなり、入力するデータ量をより削
減することが可能となって、コントロール部の処理負荷
をさらに軽減できる効果がある。

【００２４】また、請求項３に記載の発明によれば、第
１アドレス回路の保持する画面表示を変更する領域の最
終アドレスと、第２アドレス回路がアドレス“０”番地
より順次インクリメントするアドレスデータが一致する
まで、コントロール部からのデータを表示メモリに書き
込むように構成したので、画面表示を変更する領域につ
いて、利用者がその後端を任意に設定することが可能と
なる効果がある。

【００２５】また、請求項４に記載の発明によれば、第
２アドレス回路が画面表示を変更する領域の先頭アドレ
スを始点としてアドレスデータをインクリメントするよ
うに構成したので、画面表示を変更する領域について、
利用者がその先端も任意に設定することが可能となる効
果がある。

【図面の簡単な説明】

【図１】この発明の実施例１による画面表示装置を示す
ブロック図である。

【図２】この発明における画面表示の一例を示す説明図
である。

【図３】上記実施例におけるコントロール部からのシリ
アルデータ入力を示すタイムチャートである。

【図４】この発明の実施例２による画面表示装置を示す
ブロック図である。

【図５】上記実施例におけるコントロール部からのシリ
アルデータ入力を示すタイムチャートである。

【図６】この発明の実施例３による画面表示装置を示す
ブロック図である。

【図７】上記実施例におけるコントロール部からのシリ
アルデータ入力を示すタイムチャートである。

【図８】この発明の実施例４による画面表示装置を示す
ブロック図である。

【図９】上記実施例におけるコントロール部からのシリ
アルデータ入力を示すタイムチャートである。

【図１０】従来の画面表示装置を示すブロック図であ
る。

【図１１】従来の画面表示装置における画面表示の一例
を示す説明図である。

【図１２】従来の画面表示装置におけるコントロール部
からのシリアルデータ入力を示すタイムチャートであ
る。

【符号の説明】

１ コントロール部 ２ 入力制御回路（データ変換回路） ３ データ回路 ５ 表示メモリ ６ キャラクタメモリ ８ シフトレジスタ回路 ９ 表示制御回路 １０ 表示画面 １１ タイミング回路 １２ レジスタ回路 １３ アドレス回路 １６ レジスタ回路 １７ 第１アドレス回路 １８ 第２アドレス回路 １９ 比較回路 ２０ レジスタ回路 ２１ 第２アドレス回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コントロール部から転送された、表示画
   面に表示すべきキャラクタのキャラクタデータおよびア
   ドレスデータを入力する入力制御回路と、前記表示画面
   に表示されるキャラクタに対して１対１に対応するアド
   レスを持ち、前記キャラクタデータを記憶する表示メモ
   リと、前記入力制御回路より入力された前記キャラクタ
   データを一旦保持して、それを前記表示メモリに書き込
   むデータ回路と、前記表示メモリの記憶領域を分割し
   て、その分割された領域のどれを用いるかを選択する機
   能を有し、前記表示画面への表示形態を決定する、書き
   換え可能なレジスタ回路と、前記入力制御回路より入力
   された前記アドレスデータを保持して、前記表示メモリ
   のアドレスを指定するとともに、前記レジスタ回路にて
   分割された前記表示メモリの各領域の最終アドレスを保
   持し、前記レジスタ回路のデータセットによってどの前
   記領域の最終アドレスを使用するかを決定し、前記コン
   トロール部からのデータ転送が当該最終アドレスとなっ
   た時点で、前記レジスタ回路のデータセットをリセット
   するアドレス回路と、前記表示メモリから読み出された
   データに基づいてアクセスされ、画面表示されるキャラ
   クタのパターンデータを記憶している読み取り専用のキ
   ャラクタメモリと、前記レジスタ回路で決定された表示
   形態にて、前記キャラクタメモリより読み出したパター
   ンデータの前記表示画面への表示を制御する表示制御回
   路と、前記キャラクタデータ、アドレスデータ入力の際
   に、前記データ回路、アドレス回路、およびレジスタ回
   路の動作タイミングを決定するとともに、前記表示画面
   に表示するキャラクタの幅と表示位置を決定して前記表
   示制御回路に指示するタイミング回路とを備えた画面表
   示装置。
2. 【請求項２】 前記レジスタ回路が、前記表示メモリの
   記憶領域の分割を前記表示画面の行単位とし、表示する
   行の最終アドレスを前記アドレス回路に保持させるとと
   もに、前記表示画面上の変更が必要な行の指定を行う機
   能を備えたことを特徴とする請求項１に記載の画面表示
   装置。
3. 【請求項３】 コントロール部から転送された、表示画
   面に表示すべきキャラクタのキャラクタデータおよびア
   ドレスデータを入力する入力制御回路と、前記表示画面
   に表示されるキャラクタに対して１対１に対応するアド
   レスを持ち、前記キャラクタデータを記憶する表示メモ
   リと、前記入力制御回路より入力された前記キャラクタ
   データを一旦保持して、それを前記表示メモリに書き込
   むデータ回路と、前記表示メモリの記憶領域上に画面表
   示を変更する領域を設定して、その領域の画面表示をす
   るか否かを選択する機能を有し、前記表示画面への表示
   形態を決定する、書き換え可能なレジスタ回路と、前記
   表示メモリ上の画面表示を変更する領域の最終アドレス
   を保持する第１アドレス回路と、前記レジスタ回路の指
   示によってアドレス“０”番地のアドレスデータを保持
   して、前記表示メモリのアドレスを指定する第２アドレ
   ス回路と、前記第１アドレス回路と第２アドレス回路の
   アドレスデータを比較し、両者が一致した時点で前記レ
   ジスタ回路をリセットする比較回路と、前記表示メモリ
   から読み出されたデータに基づいてアクセスされ、画面
   表示されるキャラクタのパターンデータを記憶している
   読み取り専用のキャラクタメモリと、前記レジスタ回路
   で決定された表示形態にて、前記キャラクタメモリより
   読み出したパターンデータの前記表示画面への表示を制
   御する表示制御回路と、前記キャラクタデータ、アドレ
   スデータ入力の際に、前記データ回路、アドレス回路、
   およびレジスタ回路の動作タイミングを決定するととも
   に、前記表示画面に表示するキャラクタの幅と表示位置
   を決定して前記表示制御回路に指示するタイミング回路
   とを備えた画面表示装置。
4. 【請求項４】 前記第２アドレス回路が、前記アドレス
   “０”番地のアドレスデータではなく、画面表示を変更
   する領域の先頭アドレスを保持して、前記表示メモリの
   アドレスを指定するものであることを特徴とする請求項
   １に記載の画面表示装置。