JPH0765041A

JPH0765041A - 信号遅延評価方法

Info

Publication number: JPH0765041A
Application number: JP5210178A
Authority: JP
Inventors: Yasunari Yoshino; 泰成芳野; Yoshio Takamine; 美夫高嶺; Susumu Shonai; 享庄内; Tsuguo Shimizu; 嗣雄清水
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-08-25
Filing date: 1993-08-25
Publication date: 1995-03-10

Abstract

(57)【要約】【目的】本発明はディジタル論理回路の設計データの
静的な信号遅延評価方法に関し、特に設計レベルが混在
した設計データに対する信号遅延評価方法を提供するこ
とにある。【構成】信号遅延評価システム（５００）の信号遅延
評価ルーチン群（１７００）に先立ち、評価対象区間デ
ータ（５０７）中に定義された各評価対象区間の設計デ
ータ（５０６）の設計レベルに応じて遅延算出方法を選
択する信号遅延評価ルーチン選択プログラム（６００）
を設け、各評価対象区間毎に適用する遅延算出方法を変
えることにより達成される。【効果】各評価対象区間ごとにその設計レベルに応じ
た遅延算出方法を選択することにより、設計レベルの混
在した設計データの任意の評価対象区間に対し、設計レ
ベルを意識することなく信号遅延を評価することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル回路の設計
工程における静的な信号遅延評価方法に関し、さらに詳
しくは、設計対象に関して任意の設計レベルの部分設計
データが混在する場合の任意の設計レベルにおける評価
対象区間に対する信号遅延評価方法に関する。

【０００２】

【従来の技術】従来のディジタル論理回路の設計データ
を対象とする静的な信号遅延評価方法としては、例えば
日経エレクトロニクス1992年9月28日号211〜217頁に示
されているように、ゲート論理設計終了後、配置設計終
了後、配線設計終了後、の各設計レベルの単一レベルデ
ータに対する方法が知られており、実用化されている。

【０００３】また、例えばIEEE・International Confer
ence on Computer Design : VLSI in Computers 1992年
予稿集468〜471頁「Delay Prediction for Technology-
Independent Logic Equations」のように、ディジタル
回路中のラッチが明示され、組合せ回路の機能がブール
式等の機能表現で表現された単一のレジスタトランスフ
ァレベル、すなわちＲＴレベルの設計データを対象とし
た信号遅延評価方法も知られている。

【０００４】

【発明が解決しようとする課題】方式、機能、論理、レ
イアウトの各レベルに順に詳細化していくトップダウン
設計手法において、設計の任意のレベルにて、複数の設
計候補に対し信号遅延や面積等の項目の評価を行い、複
数候補の選択を行うプランニング技術が、設計期間の短
縮、設計品質の向上のためには必要不可欠である。

【０００５】このプランニングにおける複数の設計候補
の選択時には、評価精度をあげるため、設計回路の一部
の先行設計、詳細化が行われ、その結果、対象の設計デ
ータに設計レベルの混在が生じる。

【０００６】図１に設計レベルが混在した設計データの
例を示す。設計対象の論理回路１００は、４つの部分回
路より構成されている。部分回路１１０は、先に述べた
設計回路中のラッチが明示され、組合せ回路がブール式
等の機能表現で記述されたレジスタトランスファレベル
（ＲＴレベル）まで設計が終了している。部分回路１２
０は、詳細論理の設計が終了したゲートレベルの設計デ
ータである。部分回路１３０は、配線設計が終了したレ
ベルの設計データであり、いわゆるハードマクロと呼ば
れる部分回路である。部分回路１４０は、部分回路全体
はＲＴレベルまで設計が終了しているが、さらにその一
部分がゲート論理まで展開されている。これは、部分回
路１４０のうちの遅延等がクリティカルな部分に対し、
先行設計が行われた場合に生じる状況である。以上のよ
うに設計対象回路１００の設計データは、３つの設計レ
ベルの異なった部分回路データの集まりであり、設計レ
ベルが混在している。

【０００７】しかし従来の信号遅延評価手法は、単一レ
ベルの設計データを対象としているため、上記のような
設計レベルが混在した設計データを扱うことは不可能で
ある。例えば、図１に示した設計回路１００に対する信
号遅延を評価する場合、対象とする設計データの設計レ
ベルが均一でないため、従来の信号遅延評価手法を適用
することは不可能であり、信号遅延の評価対象区間毎に
その設計レベルに応じた遅延評価方法を実現したプログ
ラムを人手により指定する必要がある。例えば、部分回
路１２０内の遅延評価対象区間に対しては、ゲートレベ
ルの信号遅延評価手法を、部分回路１３０内の遅延評価
対象区間に対しては、配線設計終了レベルの信号遅延評
価手法をそれぞれ適用することが必要である。

【０００８】また、評価対象区間が複数の設計レベルの
設計データにまたがる場合も、従来の信号遅延評価方法
により精度よく評価することはできない。これを、図
２、図３、図４に示した例を用いて説明する。

【０００９】図２は、ゲートレベルの部分回路２０１と
ＲＴレベルの部分回路２０２の設計データ間にまたがる
評価対象区間の例を示している。ここで、評価対象区間
は、始点をラッチ２１０、終点をラッチ２１１とする経
路である。この例の場合、対象区間内にゲートレベル、
ＲＴレベルの２つの設計レベルの異なった設計データが
存在し、従来のゲートレベル、あるいはＲＴレベルを対
象とした信号遅延評価方法では、十分な精度をもって評
価することはできない。例えば、ゲートレベルの信号遅
延評価方法を適用した場合、ラッチ２１０からゲートＧ
２の部分区間に対しては評価可能であるが、ゲートＧ２
からラッチ２１１の区間に対しては、具体的な素子情報
がないため評価することができない。逆に、ＲＴレベル
の信号遅延算出方法を適用した場合は算出は可能である
が、設計の詳細化した部分回路２０１に属する区間を十
分な精度で評価することができず、プランニングに適用
することはできない。

【００１０】図３の例も、ゲートレベルの部分回路３０
１とＲＴレベルの部分回路３０２の設計データが混在す
る例である。評価対象区間は、部分回路３０１中に存在
するラッチ３１０を始点、ラッチ３１１を終点とする。
また、この評価対象区間の途中のゲートＧ１より、部分
回路３０２中のラッチ３１２を終点とするファンアウト
信号３１３が存在する。本例の場合、ファンアウト信号
３１３の入力側が、ブール式等の機能表現３１４である
ため、ファンアウト信号３１３の部分回路３０２側の入
力ゲートを特定することができない。そのため、ラッチ
３１０を始点、ラッチ３１１を終点とする評価対象区間
にゲートレベルの遅延評価方法を適用する際に必要なフ
ァンアウト信号の入力ゲートの入力端子容量等の設計情
報を得ることができず、この区間にゲートレベルの遅延
評価方法を適用することはできない。

【００１１】図４は、ＲＴレベルまで設計が終了した部
分回路４０１のうち、さらにその部分回路４０２がゲー
トレベルまで先行設計された例である。評価対象区間
は、ラッチ４１０を始点、ラッチ４１１を終点とするゲ
ートレベルまで先行設計された部分回路４０２中の経路
とする。本例の場合、この評価対象区間に対し、従来の
ゲートレベルの遅延評価方法により、信号遅延値を算出
することは可能である。しかし、ここで、例えば、ゲー
トレベルまで展開されていないラッチ４１２を始点と
し、評価対象区間の終点であるラッチ４１１を終点とす
る論理的な経路があるとする。この経路は、まだブール
式等の機能表現で実現されたままである。この経路がゲ
ートレベルまで設計された場合、必ずラッチ４１０から
ラッチ４１１への遅延評価対象区間の経路に信号の合流
が生じる。これに対して、先に算出された遅延評価値は
この影響を考慮しておらず、評価精度は悪い。また、評
価対象区間の始点であるラッチ４１０を始点とし、ゲー
トレベルまで展開されていないラッチ４１３を終点とす
る論理的な経路が存在する場合も同様である。すなわ
ち、この論理的な経路をゲートレベルまで設計した場
合、遅延評価対象区間の経路からファンアウト信号が生
じる。この例の場合も、先の遅延評価値はこの影響が考
慮されていないため精度は悪く、プランニングには利用
できない。

【００１２】以上のように、従来の単一レベルの設計デ
ータを対象とした信号遅延評価方法では、設計レベルが
混在した設計データに対する遅延評価を行うことは不可
能である。

【００１３】そこで、本発明の目的は、任意の設計レベ
ルが混在した設計データを対象とし、設計者が設計レベ
ルを意識することなく、任意の評価対象区間の信号遅延
評価を可能とする信号遅延評価方法を提供することにあ
る。

【００１４】

【課題を解決するための手段】本発明では、具体的な遅
延計算に先立ち、与えられた評価対象区間毎に、その設
計レベルに応じた遅延算出方法を選択する処理を設け
る。次に、この選択処理によって選択された遅延算出方
法によって、各評価対象区間毎に信号遅延評価値を算出
する。これにより、評価対象区間毎に設計レベルが異な
る設計データに対する信号遅延評価を可能とする。

【００１５】また、評価対象区間内で設計レベルが混在
している設計データに対しては、遅延算出に必要な設計
情報を入力された設計データより補充する処理、あるい
はあるレベルを対象とした遅延算出方法により算出され
た評価値を他の設計レベルの設計情報を考慮して補正す
る処理を設けることにより、遅延評価を可能とする。

【００１６】

【作用】本発明の信号遅延評価方法では、具体的な遅延
計算に先立ち、設計レベルが混在した設計データを解析
して、評価対象区間毎にその設計レベルに応じた遅延算
出方法を選択し、かつ選択された遅延算出方法に必要な
設計情報が設計データより得られない場合は、適宜補充
することにより、任意の設計レベルが混在した設計デー
タに対する信号遅延評価を可能とする。

【００１７】

【実施例】図５に本発明の実施例である信号遅延評価シ
ステムの構成を示す。

【００１８】信号遅延評価システム５００は、ＣＰＵ５
０１、出力装置５０２、キーボード５０３、主記憶５０
４、及び補助記憶装置５０５より構成される。

【００１９】補助記憶装置５０５には、設計データ５０
６、評価対象区間データ５０７、テクノロジーデータ５
０８、及び評価結果データ５０９が格納されている。こ
のうち、設計データ５０６、評価対象区間データ５０
７、及びテクノロジーデータ５０８は、本システムの入
力となるデータ群であり、評価結果データ５０９は出力
データである。

【００２０】設計データ５０６は、設計対象の設計され
た結果を格納したデータであり、図１の設計対象回路１
００の例でも示したように、設計レベルが異なった部分
回路の設計データが混在する場合や、図１の部分回路１
４０のように同一の部分回路に対して複数レベルの設計
データが混在するような場合もある。なお、設計データ
５０６は、図１の設計対象回路１００の例のように、設
計対象回路を構成している部分回路内では設計レベルが
単一である。また、各部分回路に対する部分設計データ
は、例えば、IEEEの標準であるＥＤＩＦ（Electorical
Design Interchange Format）のように、各部分回路の
設計データの先頭にその部分回路の設計レベルを表す識
別子が付与されている。あるいはハードウェア記述言語
ＶＨＤＬ（VHSIC Hardware Description Language）の
ように、各部分回路の設計データが設計レベルに対応し
た文法要素として表現されている。すなわち、各設計デ
ータの識別子か、記述の文法を調べることにより、各部
分回路の設計レベルを容易に知ることが可能である。な
お、以下の説明では、各部分回路の設計データの先頭に
その部分回路の設計レベルを表す識別子が付与されいる
ものとする。また、対象となる設計レベルは、ＲＴレベ
ル、ゲートレベル、配置配線設計終了レベルの３レベル
である。

【００２１】評価対象区間データ５０７は、静的な信号
遅延の評価を行う経路を定義したデータである。各評価
対象区間に対し、その識別番号と始点および終点のラッ
チ名、およびこれらの間の経路がテーブル形式で定義さ
れている。なお、評価対象経路は、各レベルにおいて以
下のように表現される。まず、ＲＴレベルにおいては、
ラッチ及びインターフェース信号を要素として、これら
のうちで論理的に関係のあるペアを始点、終点とするリ
ストで表現される。ここで、論理的に関係があるとは、
例えば１つのブール式等の機能表現において、入力と出
力になっていることを意味する。これは、設計が詳細化
された時、必ずこれらの間に経路が存在する。ゲートレ
ベル及び配線設計終了レベルについては、一般に知られ
ている論理ゲートの接続データとして表される。なお、
配線設計終了レベルについては、例えばＥＤＩＦのよう
に、その経路を論理ゲートの接続データとして表現可能
である。

【００２２】テクノロジーデータ５０８は、信号遅延計
算に必要な設計対象回路を実現するテクノロジーに依存
した諸定数データであり、配線幅や線抵抗値、各ゲート
の入力端子容量、ＯＮ抵抗値等である。例えば、日経エ
レクトロニクス1992年9月28日号211〜217頁に示された
式における各定数の値を保持している。

【００２３】主記憶５０４には、信号遅延評価ルーチン
選択プログラム６００と、信号遅延評価ルーチン群１７
００が格納されている。

【００２４】信号遅延評価ルーチン選択プログラム６０
０は、設計データ５０６、評価対象区間データ５０７を
入力とし、評価対象区間データ５０７中に定義された各
評価対象区間に対する信号遅延評価値を算出するために
適用する信号遅延評価方法を実現した評価ルーチンを、
信号遅延評価ルーチン群１７００より選択する。

【００２５】信号遅延評価ルーチン群１７００は、評価
対象区間の設計レベル、および評価対象区間の設計レベ
ルが混在している場合は、その設計レベルの組合せに応
じた信号遅延評価方法を実行するルーチン群が実現され
ている。各評価対象区間に対して、信号遅延評価ルーチ
ン選択プログラム６００が選択した評価ルーチンが実行
され、信号遅延評価値を算出する。ここで、各ルーチン
は、その設計レベルに応じてそれぞれ異なったパラメー
タを使用する異なった信号遅延算出式によって、信号遅
延評価値を算出する。

【００２６】信号遅延評価システム５００では、まずキ
ーボード５０３からの指示により、信号遅延評価ルーチ
ン選択プログラム６００が実行される。信号遅延評価ル
ーチン選択プログラム６００は、まず設計データ５０
６、及び評価対象区間データ５０７を補助記憶装置５０
５より読み込む。次に、評価対象区間データ５０７中に
定義された各評価対象区間に対して、その設計レベルに
応じて適用する信号遅延評価ルーチンを選択する。最後
に、各評価対象区間に対して、先に選択された信号遅延
評価ルーチン群１７００中の評価ルーチンを実行させ
る。実行された各評価ルーチンは、その信号遅延評価値
を、補助記憶装置５０５中の評価結果データ５０９に出
力、あるいは表示装置５０３に出力する。

【００２７】以上のように、信号遅延評価システム５０
０では、各評価対象区間ごとに適用する信号遅延評価ル
ーチンを選択する信号遅延評価ルーチン選択プログラム
６００を設けることにより、設計データ５０６が設計レ
ベルが混在する場合においても、特別な情報を付加する
ことなく、信号遅延評価を可能とする。

【００２８】図６に、信号遅延評価ルーチン選択プログ
ラム６００の処理フローを示す。図６において、実線の
四角は処理を、実線の矢印は処理の流れを、点線の四角
はデータを、点線の矢印はデータの流れをそれぞれ示
す。

【００２９】信号遅延評価ルーチン選択プログラム６０
０は、設計データ５０６と評価対象区間データ５０７を
入力とし、評価対象区間データ５０７に定義された各評
価対象区間の設計レベルを表現した設計レベル管理デー
タ７００を出力する設計レベル管理データ作成処理１１
００と、設計データ５０６、評価対象区間データ５０
７、および設計レベル管理データ７００を入力とし、評
価対象区間データ５０７に定義された各評価対象区間毎
に、信号遅延評価値を算出するために実行する遅延評価
ルーチンを定めた遅延評価ルーチン選択データ６０１を
出力する遅延評価ルーチン選択判断処理１２００と、評
価対象区間データ５０７、及び遅延評価ルーチン選択デ
ータ６０１を入力とし、評価対象区間データ５０７中に
定義された各評価対象区間ごとに、信号遅延評価ルーチ
ン群１７００に予め実現された評価ルーチンを実行させ
る評価ルーチンコール処理１３００より構成される。

【００３０】信号遅延評価ルーチン選択プログラム６０
０では、まず設計レベル管理データ作成処理１１００
が、評価対象区間データ５０７に定義された各評価対象
区間の設計レベルを表現した設計レベル管理データ７０
０を作成する。次に、遅延評価ルーチン選択判断処理１
２００が、設計レベル管理データ中の設計レベル情報を
参照して、各評価対象区間の信号遅延評価に適用する遅
延評価ルーチンを選択し、遅延評価ルーチン選択データ
６０１として出力する。最後に、評価ルーチンコール処
理１３００が、各評価対象区間毎に、遅延算出方法選択
データ６０１中に定義された評価ルーチンをそれぞれ実
行させる。

【００３１】設計レベル管理データ作成処理１１００
は、設計データ５０６、および評価対象区間データ５０
７を入力とし、評価対象区間データ５０７に定義された
各評価対象区間に対して、その始点と終点間の設計レベ
ルを調べ、設計レベル管理データ７００に登録する。同
時に、始点から信号の流れ方向に、また終点から信号の
流れと逆方向に経路探索を行い、これらと論理的な経路
でつながっている全てのラッチおよびインターフェース
信号を探索し、さらにそれらの間の経路の設計レベルを
調べ、設計レベル管理データ７００に登録する。このよ
うに本処理は、評価対象区間の経路、及びそれらに論理
的に関係のある経路に対し、その設計レベルを調べ、実
際に遅延評価ルーチン選択判断処理１２００によって各
評価対象区間に適用する遅延評価ルーチンを選択するた
めに参照される設計レベル管理データ７００を作成する
ことを目的とする。

【００３２】遅延評価ルーチン選択判断処理１２００
は、評価対象区間データ５０７、および設計レベル管理
データ７００を入力とし、評価対象区間データ５０７に
定義された各評価対象区間に対して、設計レベル管理デ
ータ７００中に格納された該当する区間の設計レベル情
報を参照して、その設計レベルに応じた遅延評価ルーチ
ンを選択し、遅延評価ルーチン選択データ６０１として
出力する。例えば、該当する区間の設計データがゲート
レベルの設計データである場合は、ゲートレベルの設計
データを対象とした遅延評価ルーチンを、またゲートレ
ベルとＲＴレベルが混在した対象区間の場合は、ゲート
レベル／ＲＴレベル混在データを取扱い可能な遅延評価
ルーチンをそれぞれ選択する。なお、作成される遅延評
価ルーチン選択データ６０１は、評価対象区間の識別番
号と、適用する遅延評価ルーチンの識別子との対応を示
したリストである。

【００３３】評価ルーチンコール処理１３００は、評価
対象区間データ５０７、及び遅延評価ルーチン選択デー
タ６０１を入力とし、評価対象区間データ５０７中に定
義された各評価対象区間に対して、遅延評価ルーチン選
択データ６０１中に定義された各評価対象区間に適用す
る評価ルーチンを呼び出し、信号遅延評価を実行させ
る。

【００３４】図７に、設計レベル管理データ７００の実
施例を示す。図に示すように設計レベル管理データ７０
０は、例えばよく知られている有向グラフにより表現す
ることが可能である。図７において丸で示したノード
は、ファシリティを表現しており、具体的にはラッチと
インターフェース信号を表現する。図７の矢印で示した
エッジは、それが結んでいるノード間に論理的な経路が
存在することを表す。また、矢印の向きは信号の流れる
方向を表す。また、各エッジは、図中四角で示すように
エッジが表現した経路の設計レベルを表現した属性を持
つ。この属性は、設計工程に合わせて任意に設定可能で
あるが、例えば、属性Ｂ：ＲＴレベル、属性Ｇ：ゲート
レベル、及び属性Ｒ：配線設計終了レベルの３段階を設
定する。この属性は、それぞれのエッジが対応する経路
が存在する設計データの設計レベルのうち、最も詳細の
設計レベルに合わせて決定される。なお、これらのデー
タは、一般に有向グラフを扱う計算処理で使用される構
造体とポインタを用いたデータ構造により実現される。

【００３５】図８、図９、図１０に設計レベル管理デー
タの例を示す。

【００３６】図８に示した設計レベル管理データ８００
は、図２に示した評価対象区間２００に対応している。
図２中の始点ラッチ２１０、終点のラッチ２１１、イン
ターフェース信号２１３は、それぞれ図８中のノード８
０１、ノード８０２、ノード８０３に対応する。また、
ラッチ２１０とラッチ２１１の間にはインターフェース
信号２１３を介した論理的な経路が存在することより、
ノード８０１とノード８０３、およびノード８０３とノ
ード８０２の間にそれぞれエッジ８０４、およびエッジ
８０５が存在する。また、信号の流れに合わせて、これ
らのエッジの向きは、それぞれノード８０１からノード
８０３、ノード８０３からノード８０２の向きである。
ノード８０１とノード８０３を結ぶエッジ８０４は、部
分回路２０１がゲートレベルの設計データであることよ
り、属性Ｇ：ゲートレベルの属性を持つ。また、ノード
８０３とノード８０２を結ぶエッジ８０５は、部分回路
２０２がＲＴレベルの設計データであることより、属性
Ｂ：ＲＴレベルの属性を持つ。

【００３７】図９に、図３に示した評価対象区間３００
に対する設計レベル管理データ９００を示す。図３中の
ラッチ３１０、ラッチ３１１、ラッチ３１２、インター
フェース信号３１３は、それぞれ図９中のノード９０
１、ノード９０２、ノード９０３、ノード９０４に対応
する。また、図３中のラッチ、インターフェース信号間
の論理的な経路に対応して、設計レベル管理データ９０
０には、エッジ９０５、エッジ９０６、およびエッジ９
０７が存在する。ノード９０１とノード９０２を結ぶエ
ッジ９０５、およびノード９０１とノード９０４を結ぶ
エッジ９０６は、部分回路３０１がゲートレベルの設計
データであることより、それぞれ属性Ｇ：ゲートレベル
の属性を持つ。また、ノード９０４とノード９０３を結
ぶエッジ９０７は、部分回路３０２がＲＴレベルの設計
データであることより、属性Ｂ：ＲＴレベルの属性を持
つ。

【００３８】図１０に、図４に示した評価対象区間４０
０に対する設計レベル管理データ１０００を示す。図４
中のラッチ４１０、ラッチ４１１、ラッチ４１２、ラッ
チ４１３は、それぞれ図１０中のノード１００１、ノー
ド１００２、ノード１００３、ノード１００４に対応す
る。ラッチ４１０とラッチ４１１の間には評価対象区間
である論理的な経路が存在するため、ノード１００１と
ノード１００２の間にエッジ１００５が存在する。ラッ
チ４１０からラッチ４１１に至る経路は、部分回路４０
２に含まれることより、ゲートレベル、ＲＴレベル双方
の設計データを持つ。そこで、エッジ１００５は、これ
らの設計レベルのうち最詳細のレベルである、属性Ｇ：
ゲートレベルの属性を持つ。ラッチ４１２とラッチ４１
１の間は、ゲートレベルの設計データは存在しないが、
ＲＴレベルの設計データ中の機能表現によりこれらの間
に論理的な経路が存在し、そのため設計レベル管理グラ
フ１０００中にノード１００３とノード１００４を結ぶ
エッジが存在する。また、その属性は、属性Ｂ：ＲＴレ
ベルである。同様に、ラッチ４１０とラッチ４１３の間
にもＲＴレベルの設計データ中の機能表現に論理的な経
路が存在することより、ノード１００１とノード１００
４の間にもエッジが存在する。また、その属性も、属性
Ｂ：ＲＴレベルである。

【００３９】以上のように、設計レベル管理データ７０
０により、設計データ５０６中に存在する経路に該当す
る設計情報の設計レベルを簡潔に表現することが可能で
あり、後に遅延評価ルーチン選択判断処理１２００が、
適用する遅延評価ルーチンを選択する際に容易に参照で
きる。

【００４０】図１１に、設計レベル管理データ作成処理
１１００の処理フローを示す。設計レベル管理データ作
成処理１１００は、設計データ５０６、および評価対象
区間データ５０７を入力とし、評価対象区間データ５０
７に中に定義された全ての評価対象区間に対し、始点ラ
ッチのノード生成処理１１０１、始点ラッチからの前方
探索処理１１０２、および終点ラッチからの後方探索処
理１１０３の各処理を実行する。

【００４１】始点ラッチのノード生成処理１１０１で
は、評価対象区間の始点ラッチに対応するノードを登録
する。なお、既に登録済のラッチについては、新規登録
は行わない。

【００４２】次に始点ラッチからの前方探索処理１１０
２を実行する。この前方探索処理１１１０は、図に示す
ように再帰型の処理であり、引き数に始点とする回路要
素STARTをとる。ここで、回路要素とはラッチやインタ
ーフェース信号、あるいはゲートレベルの設計データに
おける論理素子等、設計データ中に定義された論理回路
の構成要素である。

【００４３】前方探索処理１１１０は、引き数として与
えられた回路要素STARTに接続されている全ての信号の
流れ方向の論理的な経路について、以下の処理を行う。

【００４４】まず、処理１１１２において、その論理的
な経路に接続している回路要素NEXTを探索する。ここ
で、この探索処理は、設計データの設計レベルに応じて
具体的な処理が異なる。例えば、ゲートレベル及び配線
設計終了レベルの設計データに対しては、従来より知ら
れているネットリスト上の探索処理であるが、ＲＴレベ
ルの設計データの場合は、ブール式等の機能表現上での
探索処理を行う。すなわち、ある回路要素Ａに接続して
いる回路要素Ｂを探索する場合は、各機能表現の入力変
数を検索し、回路要素Ａが出現する機能表現を発見す
る。発見された場合、その機能表現の出力信号が回路要
素Ａに接続されている回路要素Ｂである。

【００４５】次に、処理１１１３において、回路要素ST
ARTと回路要素NEXTの間の設計レベルを記憶する。これ
は、処理１１１２おける探索処理で参照した設計データ
が属する部分回路の、設計レベルを表す識別子を調べる
ことにより、一意に決定される。

【００４６】次に、処理１１１４で、回路要素NEXTの種
類による処理フローの分岐判定を行う。まず、回路要素
NEXTがラッチであった場合、処理１１１５および処理１
１１６を実行する。処理１１１５では、回路要素NEXTに
相当するノードの発生、およびこの探索処理を開始した
始点ラッチのノード間にエッジの発生を行う。なお、ノ
ード発生時に、既に登録済のノードについては、新規発
生は行わない。また、エッジの向きは、始点ラッチのノ
ードから回路要素NEXTのノードの向きである。次に、処
理１１１６により、エッジの属性を決定する。これに
は、先の処理１１１３において記憶しておいた設計レベ
ル情報に対応した属性を割り付ける。なお、この属性の
割り付けは、一意に決定される。以上で、この始点ラッ
チからの論理的な経路に対する探索処理を終了する。

【００４７】回路要素NEXTがインターフェース信号であ
った場合も、同様に処理１１１５と処理１１１６を実行
し、ノードならびにエッジの発生、およびエッジ属性の
決定を行う。なお、本場合は、探索処理を終了せず、処
理１１１７により、この回路要素NEXTを始点とする前方
探索処理を実行する。

【００４８】回路要素NEXTがラッチでもインターフェー
ス信号でもない場合は、ノードおよびエッジの発生を行
わず、処理１１１８により、前方探索処理を続行する。

【００４９】引き続き、設計レベル管理データ作成処理
１１００は、各評価対象区間の終点ラッチより、信号の
流れと逆方向に後方探索処理１１０３を行う。後方探索
処理１１０３は、前方探索処理１１１０の探索方向を信
号の流れと逆方向に変えただけであり、ここでの説明は
省略する。

【００５０】以上の処理を全ての評価対象区間に対し実
行することにより、設計レベル管理データ作成処理１１
００は、評価対象区間の設計レベルを表現した設計レベ
ル管理データ７００を作成する。

【００５１】図１２に、遅延評価ルーチン選択判断処理
１２００の処理フローを示す。遅延評価ルーチン選択判
断処理１２００は、評価対象区間データ５０７、および
設計レベル管理データ７００を入力とし、各評価対象区
間に適用する遅延評価ルーチンを選択し、その選択デー
タを遅延評価ルーチン選択データ６０１として出力す
る。

【００５２】遅延評価ルーチン選択判断処理１２００
は、全ての評価対象区間に対して、以下の処理を行う。

【００５３】まず、処理１２０１により、評価対象区間
に対応する設計レベル管理データ７００上のエッジの属
性を調べる。次に、処理１２０２において、そのエッジ
の属性より、処理フローの分岐制御を行う。まず、評価
対象区間を構成する各エッジの属性が同一でない場合
は、処理１２０３に進む。この場合は、評価対象区間が
複数の設計レベルの設計データにまたがっていることを
意味する。ここで、処理１２０３において、レベルの組
合せに応じた混在した区間を扱う遅延評価ルーチンが選
択され、遅延評価ルーチン選択データ６０１に登録さ
れ、この評価対象区間に対する処理を終了する。また、
各エッジの属性が同一である場合は、処理１２０４に進
む。

【００５４】処理１２０４では、評価対象区間上に存在
するラッチおよびインターフェース信号に対応するノー
ドに接続されている全てのエッジの属性を調べる。ここ
で、対象となるエッジがインターフェース信号のノード
に接続している場合は、そのノードよりさらに先のエッ
ジまで対象となる。

【００５５】次に、これらのエッジの属性を基に、処理
１２０５で、判断処理を行う。ここで、これらの全ての
エッジ属性が、処理１２０１で調べた評価対象区間のエ
ッジの属性と一致する場合は、処理１２０６に進む。こ
の場合は、この評価対象区間に対して、その属性の単一
の設計レベルの設計データを対象とした遅延評価ルーチ
ンを選択し、遅延評価ルーチン選択データ６０１に登録
する。一方、これらのエッジの属性が評価対象区間のエ
ッジの属性と異なっている場合は、評価対象区間におい
て設計レベルが混在していると判断できるため、処理１
２０７において、そのレベルの組合せに応じた混在した
区間を扱う遅延評価ルーチンを選択し、その情報を遅延
評価ルーチン選択データ６０１に登録する。

【００５６】以上の処理により、遅延評価ルーチン選択
判断処理１２００は、各評価対象区間に対して適用する
遅延評価方法を選択する。ここで、遅延評価ルーチン選
択判断処理１２００は、評価対象とする区間だけでな
く、これに接続している他の評価対象区間以外の経路の
設計レベルも調べ、遅延評価ルーチンを選択することが
特徴である。これにより、例えば、図２の例だけでな
く、図３や図４に示した例の場合でも、設計レベルが混
在した設計データを対象とする遅延評価ルーチンを選択
する。

【００５７】図１３に評価ルーチンコール処理１３００
の処理フローを示す。

【００５８】評価ルーチンコール処理１３００は、評価
対象区間データ５０７、及び遅延評価ルーチン選択デー
タ６０１を入力とし、評価対象区間データ５０７に定義
された各評価対象区間毎に、遅延評価ルーチン選択デー
タ６０１に定義された、信号遅延評価ルーチン群１７０
０中に予め実現された評価ルーチンをコールする。

【００５９】評価ルーチンコール処理１３００では、ま
ず処理１３０１により、評価対象区間データ５０７を主
記憶上に読み込む。次に、処理１３０２により、評価対
象区間データ５０７中に定義された各評価対象区間につ
いて、以下の処理を実行する。

【００６０】まず、処理１３０３により、該当区間の遅
延評価ルーチン選択データ６０１を読み込む。本データ
は、該当区間の遅延評価を行うために適用する評価ルー
チンの識別記号である。

【００６１】次に、処理１３０４により、その遅延評価
ルーチン選択データに従って、信号遅延評価ルーチン群
１７００に予め実現されている信号評価ルーチンのう
ち、該当するルーチンを実行させる。

【００６２】以下、図１４、図１５、図１６を用いて、
具体的な例により本実施例の信号遅延評価を実行するル
ーチンをコールするまでの処理フローをさらに詳しく説
明する。

【００６３】図１４に、説明に用いる遅延評価対象回路
および遅延評価対象区間の例１４００を示す。本例は、
ゲートレベルの設計まで終了した部分回路１４０１と、
ＲＴレベルの設計まで終了した部分回路１４０２の２つ
の設計レベルが異なる部分回路の設計データが混在した
例である。また、信号遅延の評価対象区間は、ラッチ１
４０３−ラッチ１４０４間、ラッチ１４０４−ラッチ１
４０５間、ラッチ１４０５−ラッチ１４０６間、ラッチ
１４０７−ラッチ１４０８間とする。これらの評価対象
区間は、評価対象区間データ５０７に定義されている。

【００６４】まず、信号遅延評価ルーチン選択プログラ
ム６００により、各評価対象区間に対し、信号遅延評価
に適用する遅延評価ルーチンを選択し、コールする。

【００６５】初めに、設計レベル管理データ作成処理１
１００が、設計データ５０６、および評価対象区間デー
タ５０７を読み込み、設計レベル管理データ１５００を
作成する。設計レベル管理データ作成処理１１００で
は、まず、評価対象区間データ５０７に定義された各信
号遅延評価区間の始点のラッチをグラフのノードに割り
付ける。本例の場合、ラッチ１４０３がノード１５０１
に、ラッチ１４０４がノード１５０２に、ラッチ１４０
５がノード１５０３に、ラッチ１４０７がノード１５０
５に、それぞれ対応する。次に、各信号遅延評価対象区
間の始点のラッチより、信号の流れ方向に経路探索を行
い、途中、ラッチあるいはインターフェース信号に到達
し、かつこれが未登録の場合、これをノードとして登録
する。本例の場合、ラッチ１４０４からの経路探索によ
るインターフェース信号１４１１、ラッチ１４０５から
の経路探索によるラッチ１４０６、ラッチ１４０７から
の経路探索によるインターフェース信号１４１２、ラッ
チ１４０８、およびラッチ１４０９が該当し、それぞれ
ノード１５０７、ノード１５０４、ノード１５０８、ノ
ード１５０６、ノード１５０９として登録される。ま
た、この探索処理において、到達したラッチおよびイン
ターフェース信号に対応するノード間にエッジを発生さ
せる。例えば、ラッチ１４０３からの探索処理によって
ラッチ１４０４に到達するため、ノード１５０１とノー
ド１５０２の間にノード１５０１からノード１５０２へ
の向きにエッジを作成する。また、ラッチ１４０４から
の探索処理により、インターフェース信号１４１１を介
してラッチ１４０５に到達するため、これに対応するノ
ード１５０２からノード１５０７と、ノード１５０７か
らノード１５０３へのエッジを生成する。次に、同様に
して各信号遅延評価対象区間の終点のラッチより、信号
の流れと逆方向に経路探索を行い、探索途中で到達した
ラッチおよびインターフェース信号に対し、ノード登録
およびエッジ作成処理を行う。本例の場合、ラッチ１４
０４からの経路探索によるラッチ１４１０が該当し、ノ
ード１５１０、およびエッジ１５１５が作成される。

【００６６】上記の経路探索処理において、設計レベル
管理データ作成処理１１００は、同時に各エッジに対
し、その設計レベルを表現した属性を決定する。本例に
おいて、エッジ１５１１、エッジ１５１２、エッジ１５
１６、およびエッジ１５１７は、全区間ともその対応す
る経路情報がゲートレベルの設計データより得られるこ
とから、設計データの識別子より、これらのエッジの属
性を属性Ｇ：ゲートレベルとする。また、エッジ１５１
３、エッジ１５１４、エッジ１５１８は、ＲＴレベルの
設計データ中に該当する経路情報があることから、これ
らのエッジの属性は、属性Ｂ：ＲＴレベルである。

【００６７】次に、遅延評価ルーチン選択判断処理１２
００が、評価対象区間データ５０７と設計レベル管理デ
ータ１５００を参照して、各評価対象区間の遅延評価を
行うために適用する遅延評価ルーチンを、設計対象区間
毎に選択する。図１６に図１４に示した遅延評価対象区
間の例１４００に対する遅延評価ルーチンの選択結果を
示す。

【００６８】まず、ラッチ１４０３とラッチ１４０４の
区間に対して、遅延評価ルーチン選択判断処理１２００
は、この区間に対応した設計レベル管理データ１５００
のエッジ１５１１の属性を調べる。この場合、エッジ１
５１１の属性はＧ：ゲートレベルである。さらに、ラッ
チ１４０３、ラッチ１４０４に対応した設計レベル管理
データ上のノード１５０１、およびノード１５０２に接
続した他のエッジの存在およびその属性を調べる。この
場合、ノード１５０２を終点とするエッジ１５１５が存
在し、その属性はＧ：ゲートレベルである。以上の情報
より、遅延評価ルーチン選択判断処理１２００は、本区
間に対して、ゲートレベルを対象とする遅延評価ルーチ
ンを選択する。

【００６９】ラッチ１４０４とラッチ１４０５の区間に
対しても、遅延評価ルーチン選択判断処理１２００は、
設計レベル管理データ１５００の対応したエッジの属性
を調べる。この区間の場合、属性Ｇ：ゲートレベルの属
性を持つエッジ１５１２と、属性Ｂ：ＲＴレベルの属性
を持つエッジ１５１３の２つが存在する。これより、遅
延評価ルーチン選択判断処理１２００は、本区間がゲー
トレベルとＲＴレベルの混在したデータであることか
ら、設計レベルが異なる設計データにまたがる区間を対
象とする遅延評価ルーチンを選択する。

【００７０】ラッチ１４０５とラッチ１４０６の区間に
対しても、遅延評価ルーチン選択判断処理１２００は、
同様の処理を行い、本区間に対して、単一のＲＴレベル
の設計データを対象とした遅延評価ルーチンを選択す
る。

【００７１】ラッチ１４０７とラッチ１４０８の区間に
対しても、遅延評価ルーチン選択判断処理１２００は、
同様に設計レベル管理データ１５００上の該当するエッ
ジの属性を調べる。本区間の場合、対応するノード１５
０５からノード１５０６へのエッジ１５１６の属性は、
Ｇ：ゲートレベルであるが、ノード１５０８を経由し
て、ノード１５０９に至る経路があり、そのエッジ属性
は、Ｇ：ゲートレベルからＢ：ＲＴレベルに変化してい
る。これは、ＲＴレベルの設計データへのファンアウト
信号が存在することを意味する。そのため、遅延評価ル
ーチン選択判断処理１２００は、本区間に適用する遅延
評価ルーチンとして、ゲートレベル／ＲＴレベルの混在
した区間に対する遅延評価ルーチンを選択する。

【００７２】以上のようにして、信号遅延評価ルーチン
選択プログラム６００は、遅延評価を行う対象区間それ
ぞれに対し、適用する遅延評価ルーチンを選択する。な
お、選択されたデータは、遅延評価ルーチン選択データ
６０１として記憶される。

【００７３】次に、評価ルーチンコール処理１３００に
より、各評価対象区間に対し、先に選択された遅延評価
ルーチンをコールして、実際に信号遅延評価を行う。

【００７４】以上のようにして、本遅延評価システム５
００は、図１４に示した設計レベルの混在した設計デー
タ中の評価対象区間１４００に対し遅延評価を行う。本
実施例によれば、設計レベルが混在した設計データに対
し、その設計データの中の任意の評価対象区間に対し、
適用する遅延評価ルーチンを指定するための情報を付加
することなく、遅延評価を可能とする。適用される遅延
評価ルーチンは、各評価対象区間毎にその設計レベルに
応じて選択される。そのため、与えられた設計データか
ら得られる情報内で、精度良い評価を可能とする。

【００７５】図１７に、信号遅延評価ルーチン群１７０
０に実現される各評価ルーチンのリストを示す。図１７
は、ＲＴレベル、ゲートレベル、配線設計終了レベルの
３段階の設計データを対象とする場合の、信号遅延評価
ルーチン群１７００の実現される遅延評価ルーチンの例
である。

【００７６】実現される遅延評価ルーチンは、まず大き
く分けて２つに分類される。１つは、単一の設計レベル
の設計データを対象とする遅延評価ルーチンであり、設
計レベルに応じて、３つのルーチンが実現されている
（識別子１〜３）。これに対して、もう１つは、設計レ
ベルが混在する設計データを対象とする遅延評価ルーチ
ンであり（識別子４〜８）、これはさらに２つに分類さ
れる。１つは、図２、図３に例示したような評価対象区
間が異なった設計レベルにまたがる区間を対象とする遅
延評価ルーチン（識別子４〜６）であり、もう１つは、
図４に例示したような評価対象区間は単一で、かつ対象
区間に論理的に関係のある設計レベルが異なった設計情
報が存在する区間を対象とする遅延評価ルーチン（識別
子７〜８）である。これらに対しても、混在した設計レ
ベルの組合せに応じた遅延評価ルーチンが実現されてい
る。

【００７７】以上のように、信号遅延評価ルーチン群１
７００には、対象とする評価対象区間の設計データの設
計レベルが、単一／混在、さらに混在した場合は、設計
レベルの組合せに応じた遅延評価ルーチンが予め実現さ
れている。

【００７８】図１８に、信号遅延評価ルーチン群１７０
０のうち、評価対象区間の経路が複数の設計レベルが異
なる設計データにまたがる区間に対する遅延評価ルーチ
ンの構成を示す。

【００７９】本遅延評価ルーチン１８００は、設計レベ
ルが混在した設計データ５０６と、評価対象区間データ
５０７、およびテクノロジーデータ５０８を入力とす
る。ここで、本ルーチンが対象とする評価対象区間は、
図２および図３に示した評価対象区間２００および３０
０のように、異なった設計レベルの設計データ間をまた
がる評価対象区間である。また、本ルーチン１８００
は、評価区間対象データ５０７中に定義された評価区間
に対する信号遅延評価結果を、評価結果データ５０９
に、あるいは表示装置５０２に出力する。

【００８０】本遅延評価ルーチン１８００では、遅延算
出に先だって、評価対象区間を設計レベルが均一の部分
区間と、混在している部分区間に分割し、均一の部分区
間に対しては、従来の遅延評価方法により遅延評価値を
算出し、また混在している部分区間については、適宜設
計情報を補充することにより最詳細レベルの設計データ
を対象とする遅延算出方法を適用して算出し、最後にこ
れらの部分区間の遅延評価値の総和をとって対象区間の
遅延評価値とすることを特徴とする。

【００８１】本遅延評価ルーチン１８００は、設計デー
タ５０６、および評価対象区間データ５０７を入力と
し、先の評価ルーチンコール処理１３００によって指定
された評価対象区間データ５０７中に定義された評価対
象区間に対し、設計レベルの混在度に応じて分割した部
分区間およびその設計レベルを定義した部分区間データ
１８０６を出力する部分区間分割処理１９００と、設計
データ５０６、テクノロジーデータ５０８、および部分
区間データ１８０６を入力とし、部分区間データ１８０
６に定義された各部分区間のうち、設計データの設計レ
ベルが単一の部分区間に対しその遅延評価値を算出し部
分区間遅延データ１８０７に出力する単一レベル部分区
間信号遅延算出処理１８０１と、設計データ５０６、テ
クノロジーデータ５０８、および部分区間データ１８０
６を入力とし、部分区間データ１８０６に定義された各
部分区間のうち、設計データの設計レベルが混在した部
分区間に対しその遅延評価値を算出し、部分区間遅延デ
ータ１８０７に出力する混在レベル部分区間信号遅延算
出処理１８０２と、評価対象区間データ５０７と部分区
間遅延データ１８０７を入力とし、該当する評価対象区
間の遅延評価値を、部分区間遅延データ１８０７中に格
納された部分区間の遅延評価値から算出し評価結果デー
タ５０９、あるいは表示装置５０２に出力する評価対象
区間評価処理１８０３より構成される。

【００８２】遅延評価ルーチン１８００では、対象とな
る評価対象区間に対して、まず部分区間分割処理１９０
０により設計レベルに応じた部分区間に分割し、部分区
間データ１８０６を出力する。ここで、部分区間データ
１８０６は、図７に示した設計レベル管理グラフ７００
と同様のデータ構造であり、ノードと属性と向きを持つ
エッジより構成される。ここで、ノードは分割した部分
区間の始点および終点である回路要素である。また、エ
ッジは、論理的な経路のある回路要素間のつながりを表
し、かつその向きは信号の流れ方向を、属性はその設計
レベルを表す。次に、これらの部分区間に対し、その設
計レベルが単一の部分区間については単一レベル部分区
間信号遅延算出処理１８０１が、設計レベルが混在して
いる部分区間については混在レベル部分区間信号遅延算
出処理１８０２が、それぞれその部分区間の信号遅延評
価値を算出し、部分区間遅延データ１８０７に出力す
る。ここで、部分区間遅延データ１８０７は、各評価対
象区間毎のそれを構成する部分区間の信号遅延算出値の
リストである。最後に、評価対象区間評価処理１８０３
が、先に計算された部分区間の信号遅延評価値から、各
評価対象区間全体の遅延評価値を算出して評価結果デー
タ５０９に出力、あるいは表示装置５０２に出力する。

【００８３】部分区間分割処理１９００は、設計データ
５０６、および評価対象区間データ５０７を入力とす
る。評価対象区間データ５０７中に定義された評価対象
区間のうち、評価ルーチンコール処理１３００により指
定された各評価対象区間に対し、単一の設計レベルの部
分区間と設計レベルが混在した部分区間に分割する。そ
してこれらの部分区間を定義するデータを、各部分区間
に対し該当する設計データの設計レベルも合わせて、部
分区間データ１８０６として出力する。

【００８４】単一レベル部分区間信号遅延算出処理１８
０１は、設計データ５０６、テクノロジーデータ５０
８、および部分区間データ１８０６を入力とし、部分区
間データ１８０６に定義された部分区間のうち該当する
設計データの設計レベルが単一の部分区間に対し、設計
データ５０６、およびテクノロジーデータ５０７を参照
して遅延評価値を算出し、部分区間遅延データ１８０７
に出力する。ここで、本処理が対象とする部分区間は、
その設計レベルが単一であるため、例えば、日経エレク
トロニクス1992年9月28日号211〜217頁に示されている
ような従来の遅延算出方法をそのまま適用することが可
能である。

【００８５】混在レベル部分区間信号遅延算出処理１８
０２は、設計データ５０６、テクノロジーデータ５０
７、および部分区間データ１８０６を入力とし、部分区
間データ１８０６に定義された各部分区間のうち、設計
データの設計レベルが混在している部分区間に対して、
信号遅延評価値の算出を行い、部分区間遅延データ１８
０７に出力する。

【００８６】混在レベル部分区間信号遅延算出処理１８
０２は、設計データ５０６、テクノロジーデータ５０
８、および部分区間データ１８０６を入力とし、本部分
区間を適用する遅延算出方法に必要で、かつ設計データ
５０６に不足している設計情報を補い設計情報補充デー
タ２０００として出力する設計情報補充処理１８０４
と、設計データ５０６、部分区間データ１８０６、テク
ノロジーデータ５０８、および設計情報補充データ２０
００を入力とし、該当する設計レベルが混在した部分区
間の信号遅延評価値を算出し部分区間遅延データ１８０
７に出力する混在レベル信号遅延算出処理１８０５より
構成される。

【００８７】混在レベル部分区間信号遅延算出処理１８
０２は、設計レベルが混在している部分区間の遅延評価
を目的としているが、その際、精度を上げるため混在し
ている設計レベルのうち、最詳細レベルの設計データを
対象とする遅延算出方法を適用する。しかし、設計デー
タ５０６そのままでは、上記の方法を適用するために必
要な全ての情報（パラメータ）を得ることはできない。
そこで、混在レベル部分区間信号遅延算出処理１８０２
では、遅延計算に先立ち、不足しているパラメータを設
計データに補充する処理、すなわち設計情報補充処理１
８０４を持つことが特徴である。

【００８８】設計情報補充処理１８０４は、設計データ
５０６、部分区間データ１８０６、およびテクノロジー
データ５０８を入力とする。まず選択された遅延算出方
法に必要なパラメータをリストアップする。次に、リス
トアップされたパラメータに対し、設計データ５０６を
検索し、そのパラメータを決定する回路要素が存在する
かをチェックする。回路要素が設計データ５０６中に存
在しない場合は、そのパラメータに評価対象区間に応じ
た経験的に決定される値を仮定し、設計情報補充データ
２０００に出力する。

【００８９】混在レベル信号遅延算出処理１８０５は、
設計データ５０６、部分区間データ１８０６、テクノロ
ジーデータ５０８、および設計情報補充データ２０００
を入力とし、各設計レベルが混在した部分区間に対し
て、遅延評価値を算出する。その際、設計データ５０６
に含まれる遅延算出に必要な設計情報、および設計情報
補充データ２０００に定められる設計補充情報を使用す
る。算出された遅延評価値は部分区間遅延データ１８０
７に出力される。なお、本処理には、従来から知られて
いる単一レベルの設計データを対象とした遅延算出方法
が、各設計レベルに応じて、それぞれ実現されている。

【００９０】以上により、混在レベル部分区間信号遅延
算出処理１８０２は、部分区間データ１８０７中に定義
された各部分区間のうち、その設計データの設計レベル
が混在する部分区間に対して、信号遅延評価値を算出す
る。

【００９１】評価対象区間評価処理１８０３は、評価対
象区間データ５０７と部分区間遅延データ１８０７を入
力とし、評価対象区間データ５０７に定義された該当す
る評価対象区間の遅延評価値を算出し、評価結果データ
５０９、あるいは表示装置５０２に出力する。ここで、
評価対象区間評価処理１８０３は、評価対象区間に対
し、これを構成する部分区間の信号評価値の総計を計算
し、これを該当する評価対象区間の遅延評価値とする。

【００９２】以上により、遅延評価ルーチン１８００
は、設計レベルが混在した設計データにまたがる評価対
象区間に対する精度よい遅延評価を可能とする。

【００９３】図１９に部分区間分割処理１９００の処理
フローを示す。

【００９４】部分区間分割処理１９００は、設計データ
５０６、および評価対象区間データ５０７を入力とし、
評価対象区間データ５０７中の各評価対象区間のうち、
遅延評価ルーチン１８００が適用される評価対象区間に
対し、設計レベルの均一／混在により部分区間に分割
し、その定義データおよび各部分区間の設計レベルを部
分区間データ１８０６として出力する。なお、部分区間
データ１８０６は、各部分区間の始点と終点の論理要
素、及び部分区間の設計レベルのリストである。

【００９５】部分区間分割処理１９００では、まず処理
１９０１により、評価対象区間を、経路上に存在する論
理要素を境界として機械的に分割する。ここで、論理要
素とは、ゲート、インターフェース信号、ラッチ、機能
表現の入出力信号等を指す。すなわち、処理１９０１で
は、評価対象区間の経路上に存在するこれらの論理要素
に対し、設計レベルを参照せずに、経路上の信号の流れ
る順番に経路を分割する。

【００９６】次に、処理１９０２により、処理１９０１
により分割された各分割区間の設計レベルを、設計デー
タ５０６を参照して調べる。その際、評価対象区間の経
路だけでなく、各分割区間の始点の論理要素からつなが
っている全ての経路について設計レベルを調べる。具体
的には、これらの経路探索で発見される接続している論
理要素が定義されている設計データの設計レベルを表現
した識別子より各経路の設計レベルを決定する。

【００９７】次に、処理１９０３により、処理１９０１
により分割された各分割区間に対し、連続しているもの
に対し、その設計レベルが同一のものを統合する。例え
ば、分割区間Ａと、分割区間Ｂが連続しており、さらに
その設計レベルが等しいとき、Ａ、Ｂをあわせた分割区
間Ａ−Ｂを１つの分割区間とする。

【００９８】最後に、処理１９０４により、処理１９０
３によっても統合されなかった分割区間を、目的の部分
区間、すなわち、設計レベルの均一／混在による分割区
間として認識し、部分区間データ１８０６として出力す
る。

【００９９】以上のようにして、部分区間分割処理１９
００は、評価対象区間の経路を、単一の設計レベルの部
分区間と、設計レベルが混在した部分区間に分割する。

【０１００】図２０に設計情報補充処理１８０４で補充
される設計情報（パラメータ）の種類を示す。図に示す
ように、補充されるパラメータは、隣接する区間の設計
データの設計レベルの組合せとその並びによって異な
り、それぞれの組合せおよび並びのうち、設計の詳細度
が高い設計レベルを対象とする遅延算出式に必要なパラ
メータが補充される。また、図中、上流、下流とは、隣
接する区間が、信号の流れ方向に対し、ソース側、シン
ク側にあることを意味する。本例の場合、上流がＲＴレ
ベル、下流がゲートレベルの場合は、ＲＴレベルの設計
データの出力部の駆動能力を表すパラメータが、上流が
ＲＴレベルで下流が配線設計終了レベルの場合は、駆動
能力と仮想配線長が、上流がゲートレベルで下流がＲＴ
レベルの場合は、入力端子の容量が、上流がゲートレベ
ルで下流が配線設計終了レベルの場合は、仮想配線長
が、上流が配線設計終了レベルで下流がＲＴレベルの場
合は、入力端子容量と仮想配線長が、上流が配線設計終
了レベルで下流がゲートレベルの場合は、仮想配線長
が、それぞれ補充される。

【０１０１】なお、補充されるパラメータの値は、常に
固定値ではなく、評価対象区間ごとに可変である。この
うち、入力端子容量については、その信号がＲＴレベル
の機能表現において参照されている数に比例した値とす
る。また、配線長については、概略配置が決定されてい
る場合は、その位置情報より仮想配線長を算出する。

【０１０２】以上のように、本補充情報を用いることに
より、各評価対象区間に対応して、精度よく信号遅延を
評価可能である。

【０１０３】以下、図２１、および図２３の例を用い
て、本遅延評価ルーチン１８００の処理フローをさらに
詳しく説明する。

【０１０４】図２１は、図２に示した評価対象区間例２
００を再度示したものである。ここで、部分回路２０１
はゲートレベルの設計データであり、部分回路２０２は
ＲＴレベルの設計データである。評価対象区間の始点は
ラッチ２１０、終点はラッチ２１１であり、これらはイ
ンターフェース信号２１３を介して論理的につながって
いる。この評価対象区間は、ゲートレベルの設計データ
とＲＴレベルの設計データが混在した設計データを渡っ
ており、遅延評価ルーチン１８００の評価対象となる区
間である。

【０１０５】まず、部分区間分割処理１９００が、本評
価区間を設計レベルに応じて、単一レベルの部分区間と
混在レベルの部分区間に分割する。まず、処理１９０１
により、図に示すように本評価区間が、分割区間２１１
１、２１１２、２１１３、２１１４の４つの区間に分け
られる。次に、処理１９０２、及び処理１９０２によ
り、各分割区間の設計レベルを調べ、同一の分割区間が
統合される。本例の場合、最終的に、図２０に示すよう
に部分区間２１０１、２１０２、および２１０３の３つ
の部分区間に分割される。このうち、部分区間２１０
１、および２１０３は、それぞれゲートレベルおよびＲ
Ｔレベルの単一の設計レベルの部分区間であり、部分区
間２１０２は、ゲートレベルとＲＴレベルの混在した部
分区間である。

【０１０６】次に、単一レベル部分区間信号遅延算出処
理１８０１が、先の部分区間２１０１、および２１０３
の遅延評価値を算出する。この場合、部分区間２１０１
に対してはゲートレベルの遅延算出方法が、部分区間２
１０３にはＲＴレベルの遅延算出方法が、それぞれ実行
される。なお、これらの算出方法は、従来から知られて
いる手法である。これらの算出値は、部分区間遅延デー
タ１８０７に格納される。

【０１０７】引き続き、混在レベル部分区間信号遅延算
出処理１８０２が、先の部分区間２１０２の遅延評価値
を算出する。まず、設計情報補充処理１８０４により、
本区間を評価する遅延算出方法に必要で、かつ設計デー
タ５０６より得られない設計情報の補充が行われる。本
例において、部分区間２１０２に対して、最詳細レベル
であるゲートレベルの遅延算出方法が適用されるが、本
区間にこれを適用する際に、部分回路２０２中のインタ
ーフェース信号２１３のシンク素子の入力端子の容量が
必要である。しかし、設計データ５０６において、部分
回路２０２の設計データではインターフェース信号２１
３は、ブール式等の機能表現２１２に現れるだけで、素
子は特定されていない。そこで、設計情報補充処理１８
０４は、図２２に示すように、インターフェース信号２
１３のシンク素子に仮想的な素子、具体的には入力端子
の容量を仮定し、その情報を設計情報補充データ２００
０に出力する。なお、この仮想的な素子は経験的にイン
ターフェース信号の入力素子として使用頻度の高い素子
を割り当てる。また、インターフェース信号２１３を入
力とする他の機能表現も検索し、その数に比例した仮想
素子を割り当てる。次に、混在レベル信号遅延算出処理
１８０５が、設計データ５０６、部分区間データ１８０
６、テクノロジーデータ５０８、および設計情報補充デ
ータ２０００を参照して、部分区間の遅延評価値を算出
する。本部分区間２１０２に対して設計データ５０６だ
けの場合は、ゲートレベルの遅延算出方法は適用できな
いが、設計情報補充データに定義されたインターフェー
ス信号２１３の仮想的なシンク素子情報を使用すること
により適用可能となる。算出された部分区間の遅延評価
値は部分区間遅延データ１８０７に出力される。

【０１０８】最後に、評価対象区間評価処理１８０３
が、各部分区間の遅延評価値を総計して、評価対象区間
の遅延評価値として評価結果データ５０９、あるいは表
示装置５０２に出力する。

【０１０９】以上のように本遅延評価ルーチン１８００
は、設計レベルの混在した区間に対して、設計データ５
０６からは得られない設計情報を適宜補充することによ
り、最詳細レベルの遅延評価方法による評価を可能とす
る。

【０１１０】次に、図２３に示した評価対象区間の例に
ついて説明する。図２３の例は、図３に示した例と同じ
である。ここで、部分回路３０１はゲートレベルの設計
データ、部分回路３０２はＲＴレベルの設計データであ
る。また、評価対象区間の始点はラッチ３１０、終点は
ラッチ３１１である。

【０１１１】本例の場合、評価対象区間の始点のラッチ
３１０と終点のラッチ３１１とも、部分回路３０１中に
存在し、双方ともゲートレベルの設計データ含まれてい
る。しかし、この区間において、ゲートＧ１のファンア
ウト信号がインターフェース信号３１３を介してＲＴレ
ベルである部分回路３０２中のラッチ３１２に接続され
ている。そのため、本評価対象区間の遅延評価を行う
際、ゲートレベル単一の設計データを対象とした遅延算
出方法を適用することはできず、ゲートレベル／ＲＴレ
ベル混在の遅延算出方法を適用しなければならない。す
なわち、本評価対象区間は、遅延評価ルーチン１８００
の対象となる。

【０１１２】まず、図２１の例の場合と同様に、部分区
間分割処理１９００が、本評価対象区間を設計レベルの
混在度に応じて部分区間に分割する。この場合、図２３
に示すように部分区間２３０１、２３０２、および２３
０３の３つの部分区間に分割される。ここで、部分区間
２３０１、および２３０３はゲートレベルの単一の設計
データ上の部分区間であり、部分区間２３０２は、ゲー
トレベルとＲＴレベルが混在した部分区間である。

【０１１３】次に、部分区間２３０１、および２３０３
に対して、単一レベル部分区間信号遅延算出処理１８０
１が、それぞれの遅延評価値を算出する。ここで、適用
される算出方法はゲートレベル単一を対象とした遅延評
価手法である。各部分区間に対する算出結果は、部分区
間遅延データ１８０７に格納される。

【０１１４】部分区間２３０２に対しては、混在レベル
部分区間信号遅延算出処理１８０２により、遅延評価値
が算出される。まず、設計情報補充処理１８０４によ
り、ゲートレベルの遅延算出方法を適用するにあたり不
足している設計情報の補充が行われる。この例の場合
も、インターフェース信号３１３のシンク素子の入力容
量が必要であるため、設計情報補充処理１８０４は、イ
ンターフェース信号３１３のシンク素子として仮想的な
素子を割り当てる。最後に、混在レベル信号遅延算出処
理１８０５が、ゲートレベルの遅延算出方法により、設
計データ５０６、テクノロジーデータ５０８、および設
計情報補充データ２０００を参照して本部分区間２３０
２の遅延評価値を算出し、部分区間遅延データ１８０７
に出力する。

【０１１５】最後に、評価対象区間評価処理１８０３
が、これらの３つの部分区間の遅延評価値の総計を計算
し、評価結果データ５０９、あるいは表示装置５０２に
出力する。以上の処理フローにより、図２３に示した評
価対象区間の遅延評価値を算出する。

【０１１６】以上述べたように遅延評価ルーチン１８０
０によれば、設計レベルの混在した評価対象区間に対
し、単一の設計レベルの部分区間と混在した設計レベル
の部分区間に分割して評価し、かつ混在した部分区間に
対しては、最詳細レベルの遅延算出方法を採用すると同
時に、不足している設計情報を適宜補充することによ
り、精度のよい信号遅延評価が可能となる。なお、補充
に際し、固定した値ではなく、評価対象区間の状況に応
じた補充データを採用するため、精度の向上が可能とな
る。

【０１１７】図２４に本発明の複数の設計レベルが異な
る設計データにまたがる評価対象区間に対する第２の遅
延評価ルーチン２４００の構成を示す。

【０１１８】本遅延評価ルーチン２４００は、設計レベ
ルが混在した設計データ５０６と、評価対象区間データ
５０７、およびテクノロジーデータ５０８を入力とす
る。ここで、評価対象区間データ５０７中に定義される
区間のうち、本ルーチンが対象とする区間は、図４に示
した評価対象区間４００のように、同一の設計対象回路
に対して異なった設計レベルの設計データが存在する対
象回路における評価対象区間である。また、本ルーチン
２４００は、評価区間対象データ５０７中に定義された
評価区間に対する信号遅延評価結果を、評価結果データ
５０９、あるいは表示装置５０２に出力する。

【０１１９】なお、本遅延評価ルーチン２４００は、図
１７の識別子７、８のルーチンに対応しているが、その
対象となる設計レベルは、評価対象区間がゲートレベル
及び配線設計終了レベルで、他の設計データがＲＴレベ
ルである時のみである。

【０１２０】本遅延評価ルーチン２４００は、設計デー
タ５０６、評価対象区間データ５０７、およびテクノロ
ジーデータ５０８を入力とし、本ルーチンがコールされ
る各評価対象区間に対して、最詳細レベルの設計データ
のみを参照して遅延評価値を算出し、これを基本遅延値
データ２４０２として出力する単一レベル信号遅延算出
処理２４０１と、設計データ５０６、評価対象区間デー
タ５０７、テクノロジーデータ５０８、および基本遅延
値データ２４０２を入力とし、各評価対象区間に対し
て、先の単一レベル信号遅延算出処理２４０１で使用し
なかった設計データを用いて基本遅延値データ２４０２
に格納された基本遅延値に対する補正を行い、その結果
を評価結果データ５０９、あるいは表示装置５０２に出
力する信号遅延値補正処理２５００より構成される。

【０１２１】本遅延評価ルーチン２４００では、評価対
象区間データ５０７に定義された各評価対象区間に対し
て、まず単一レベル信号遅延算出処理２４０１が、各評
価対象区間の設計データの一部の設計データを用いて信
号遅延値を算出し、基本遅延値データ２４０２として出
力する。この基本遅延値は、各評価対象区間に該当する
設計データ５０６中のデータのうち、最詳細設計レベル
のデータのみを用いて算出された遅延評価値である。次
に、信号遅延値補正処理２５００が、基本遅延値データ
２４０２に格納された基本遅延値に対し、基本遅延値算
出時に参照されなかった設計データ５０６中の設計デー
タを使用して補正を行う。補正された遅延評価値は、評
価結果データ５０９、あるいは表示措置５０２に出力さ
れる。

【０１２２】単一レベル信号遅延算出処理２４０１は、
設計データ５０６、評価対象区間データ５０７、および
テクノロジーデータ５０８を入力とし、評価対象区間デ
ータ５０７中の本遅延評価ルーチン２４００が適用され
る各評価対象区間に対して、最詳細レベルの設計データ
を用いて信号遅延値を算出し、これを基本遅延値データ
２４０２として出力する。本処理は、従来から知られる
単一レベルの設計データを対象とする遅延評価方法であ
る。具体的には、例えば、日経エレクトロニクス1992年
9月28号211〜217頁に示された、ゲートレベル、あるい
は配線設計終了レベルを対象とした遅延評価方法であ
る。なお、算出された信号遅延値は、設計データ５０６
中の該当するデータの一部しか使用していないため、こ
の段階での評価精度はよくない。そこで、本信号遅延値
を補正する必要がある。

【０１２３】基本遅延値補正処理２５００は、設計デー
タ５０６、評価対象区間データ５０７、テクノロジーデ
ータ５０８、および基本遅延値データ２４０２を入力と
し、先に単一レベル信号遅延算出処理２４０１によって
算出された基本遅延値に対し、設計データ５０６中の該
当する設計データのうち、先の単一レベル信号遅延算出
処理２４０１に参照されなかった設計データを用いて補
正を行い、その補正値を評価結果データ５０９、あるい
は表示装置５０２に出力する。ここで、参照されなかっ
た設計データの設計レベルは、ＲＴレベルである。

【０１２４】図２５に基本遅延値補正処理２５００の処
理フローを示す。基本遅延値補正処理２５００では、Ｒ
Ｔレベルの設計データ上での、評価対象区間に論理的に
関係のあるファンイン、及びファンアウトを考慮した補
正を行う。

【０１２５】まず、処理２５０１により、ＲＴレベルの
設計データにおいて、評価対象区間の終点ラッチをシン
クとする他のラッチの数をカウントする。具体的には、
ＲＴレベルの設計データ中の、評価対象区間の終点ラッ
チが出力となっている機能表現を検索し、その入力とな
っているラッチの数を数える。

【０１２６】次に、処理２５０２により、ＲＴレベルの
設計データにおいて、評価対象区間の始点ラッチをソー
スとする他のラッチの数をカウントする。具体的には、
ＲＴレベルの設計データ中の、評価対象区間の始点ラッ
チが入力となっている機能表現を検索し、その出力とな
っているラッチの数を数える。

【０１２７】以上の数に基づき、処理２５０３におい
て、基本遅延値２４０２に対する補正を行う。具体的に
は、図に示したように、処理２５０１、及び処理２５０
２によって得られた数値に比例した値を加える。この処
理は、部分的に詳細化された評価対象区間に対して、ま
だ詳細化されていない部分が詳細化された時に生じる、
ファンイン、及びファンアウトを考慮したものに他なら
ない。

【０１２８】最後に、処理２５０４により、補正した値
を、評価結果データ５０９、あるいは表示装置５０２に
出力する。

【０１２９】以下、図２６の例を用いて、本遅延評価シ
ステム２４００の処理フローをさらに詳しく説明する。

【０１３０】図２６は、図４に示した評価対象区間例４
００を再度示したものである。ここで、部分回路４０１
はＲＴレベルの設計データである。さらに、部分回路４
０１の一部の回路４０２は、ゲートレベルまで設計が行
われている。すなわち、部分回路４０２は、ＲＴレベル
とゲートレベルの２つの設計レベルの異なった設計デー
タを持つ。また、信号遅延評価を実施する評価対象区間
は、ラッチ４１０を始点、ラッチ４１１を終点とする区
間である。この区間は、部分回路４０２に含まれるた
め、その経路はゲートレベルの設計データ中に存在す
る。さらに、図２４に示すように、部分回路４０２に含
まれないラッチ４１２を始点としラッチ４１１を終点と
する論理的な経路、およびラッチ４１０を始点とし部分
回路４０２に含まれないラッチ４１３を終点とする論理
的な経路が存在するとする。これらの論理的な経路は、
部分回路４０１に対するＲＴレベルの設計データ中に、
例えばブール式等による機能表現で表現されている。本
例の場合、この評価対象区間の遅延評価に単一のゲート
レベルの設計データを対象とする遅延評価方法を適用し
ても、ラッチ４１２からのファンイン要素、ラッチ４１
３へのファンアウト要素を考慮することができない。な
ぜなら、例えば、ラッチ４１２からのファンイン信号に
ついて考えると、この信号はゲートレベルまで設計され
た際には、必ず評価対象としているラッチ４１０からラ
ッチ４１１の経路に、例えばセレクタのような論理要素
によって接続される。しかし、本時点では具体的にその
接続の場所を特定することは不可能であり、このファン
インの信号によるラッチ４１０からラッチ４１１の経路
の信号遅延への影響をゲートレベルの遅延算出式により
反映させることはできない。また、ラッチ４１３へのフ
ァンアウト要素についても、具体的に信号が分岐する場
所を特定できないことから、同様にその影響を考慮する
ことはできない。

【０１３１】これに対して、本遅延評価ルーチン２４０
０では、まず単一レベル信号遅延算出処理２４０１が、
本評価対象区間の基本遅延値を、ゲートレベルを対象と
した遅延評価方法により算出する。本処理では、設計デ
ータ５０６中のデータのうち、ゲートレベルの設計情報
のみ参照される。

【０１３２】次に、信号遅延値補正処理２５００が、先
に計算された基本値に対し補正を行う。本例の場合、ゲ
ートレベルの設計データによる基本遅延値に対するＲＴ
レベルの設計情報による補正が行われる。まず処理２５
０１により、部分回路４０１のＲＴレベルの設計データ
において、ラッチ４１１をシンクとする他のラッチの数
２６０１がカウントされる。この場合、ラッチ４１２が
該当するラッチである。次に、処理２５０２により、ラ
ッチ４１０をソースとする他のラッチが検索され、その
数２６０２をカウントする。この場合は、ラッチ４１３
が該当する。以上のカウント数２６０１、及び２６０２
を用いて、処理２５０３により、先に単一レベル信号遅
延算出処理２４０１により算出された基本遅延値に対
し、図２５に示した補正式により補正が行われる。

【０１３３】以上のように、本遅延評価ルーチン２４０
０によれば、同一回路に対し複数の設計レベルの設計デ
ータが存在する場合の評価対象区間に対して、各設計レ
ベルの設計データを考慮に入れながら、精度良く遅延評
価を行うことを可能とする。

【０１３４】

【発明の効果】本発明の信号遅延評価方法によれば、任
意の設計レベルの混在する設計データに対し、その設計
レベルを意識することなく、任意の評価対象区間の信号
遅延評価を行うことができる。また、設計レベルが混在
した設計データをまたがる評価対象区間に対しても、適
宜不足している設計情報を補充することにより、精度良
く評価可能とする。そのため、特にトップダウン設計手
法における複数の設計候補の選択を行うプランニングを
容易に実施可能とし、設計期間の短縮、ならびに設計品
質の向上を可能とする。

【図面の簡単な説明】

【図１】本発明の信号遅延評価方法が対象とする設計レ
ベルが混在した設計データの説明図である。

【図２】本発明が対象とする信号遅延評価対象区間の第
１の例示図である。

【図３】本発明が対象とする信号遅延評価対象区間の第
２の例示図である。

【図４】本発明が対象とする信号遅延評価対象区間の第
３の例示図である。

【図５】本発明の信号遅延評価方法を実施するシステム
の構成図である。

【図６】本発明にかかる信号遅延評価ルーチン選択プロ
グラムのフロー図である。

【図７】本発明にかかる設計レベル管理データの説明図
である。

【図８】本発明にかかる設計レベル管理データの第１の
例示図である。

【図９】本発明にかかる設計レベル管理データの第２の
例示図である。

【図１０】本発明にかかる設計レベル管理データの第３
の例示図である。

【図１１】本発明にかかる設計レベル管理データ作成処
理のフロー図である。

【図１２】本発明にかかる遅延評価ルーチン選択判断処
理のフロー図である。

【図１３】本発明にかかる評価ルーチンコール処理のフ
ロー図である。

【図１４】遅延評価対象回路および区間の例示図であ
る。

【図１５】図１４に示した評価対象区間に対する設計レ
ベル管理データの例示図である。

【図１６】図１４に示した評価対象区間に対する遅延評
価ルーチン選択結果の例示図である。

【図１７】本発明にかかる信号遅延評価ルーチン群の説
明図である。

【図１８】本発明にかかる遅延評価ルーチンの第１の実
施を示す説明図である。

【図１９】本発明にかかる部分区間分割処理の説明図で
ある。

【図２０】本発明にかかる設計情報補充データの説明図
である。

【図２１】図２に示した評価対象区間に対する本発明の
信号遅延評価方法の説明図である。

【図２２】図２１に示した評価対象区間に対する本発明
による設計情報補充の例示図である。

【図２３】図３に示した評価対象区間に対する本発明の
信号遅延評価方法の説明図である。

【図２４】本発明にかかる遅延評価ルーチンの第２の実
施を示す説明図である。

【図２５】本発明にかかる信号遅延値補正処理のフロー
図である。

【図２６】図４に示した評価対象区間に対する本発明の
信号遅延評価方法の説明図である。

【符号の説明】

５００…信号遅延評価システム、５０６…設計レベルが
混在した設計データ、５０７…評価対象区間データ、５
０８…テクノロジーデータ、５０９…評価結果データ、
６００…信号遅延評価ルーチン選択プログラム、６０１
…遅延評価ルーチン選択データ、７００…設計レベル管
理データ、１１００…設計レベル管理データ作成処理、
１２００…遅延評価ルーチン選択判断処理、１３００…
評価ルーチンコール処理、１７００…信号遅延評価ルー
チン群。

───────────────────────────────────────────────────── フロントページの続き (72)発明者清水嗣雄東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】処理装置と、記憶装置とを有する計算機シ
ステムにおいて、（ａ）ディジタル論理回路を構成し、
それぞれ異なる設計レベルで設計された複数の部分回路
を表す複数の部分設計データからなる設計データを該記
憶装置に記憶し、（ｂ）前記論理回路中の信号遅延を算
出すべき区間を指定するユーザ指定の区間データに応答
して、該区間データで指定された区間が有する設計レベ
ルを該設計データから判別し、（ｃ）該判別の結果、該
指定された区間が、単一の設計レベルを有すると判断さ
れたときには、該区間に関する設計データに基づいて、
かつ、その設計レベルに対応してあらかじめ計算手順に
したがって、該区間の信号遅延時間を算出する信号遅延
評価方法。
【請求項２】該複数の遅延時間算出方法は、それぞれレ
ジスタトランスファレベル、ゲートレベル、ハードマク
ロの設計レベルにそれぞれ対応する遅延時間算出方法を
含む請求項１記載の信号遅延評価方法。
【請求項３】（ｄ）該判別の結果、該指定された区間
が、異なる設計レベルを有する複数の部分区間からなる
と判別されたとき、各部分区間に関する設計データに基
づいて、かつ、その部分区間の設計レベルにより定めら
れた計算手順に従って、その部分区間の信号遅延時間を
算出し、（ｅ）各部分区間に対して算出された信号遅延
時間から、該指定された区間の信号遅延時間を算出する
請求項１記載の信号遅延評価方法。
【請求項４】処理装置と、記憶装置とを有する計算機シ
ステムにおいて、（ａ）ディジタル論理回路を構成し、
それぞれ異なる設計レベルで設計された複数の部分回路
を表す複数の部分設計データからなる設計データを該記
憶装置に記憶し、（ｂ）前記論理回路中の信号遅延を算
出すべき区間を指定するユーザ指定の区間データに応答
して、かつ、該区間データで指定された区間が互いに異
なる設計レベルを有する複数の部分区間を有するとき
に、各部分区間に関する設計データに基づいて、かつ、
その部分区間の設計レベルにより定められた計算手順に
従って、その部分区間の信号遅延時間を算出し、（ｃ）
各部分区間に対して算出された信号遅延時間から、該指
定された区間の信号遅延時間を算出し、上記ステップ
（ｂ）では、いずれかの特定の部分区間が、その部分区間に隣接する
他の部分区間より設計の詳細度が高い部分区間であると
き、その特定の部分区間のその特定の設計レベルにより
定められた計算手順が必要とする少なくとも一つのパラ
メータを生成し、その特定の部分区間に関する設計データと該生成された
パラメータとに基づいて、その特定の部分区間の信号遅
延時間を、その特定の設計レベルに対応して定められた
上記計算手順にしたがって算出する信号遅延評価方法。
【請求項５】該生成されたパラメータは、該隣接する部
分区間が該特定の部分区間の設計レベルを有する場合に
その隣接する部分区間の設計データにより与えられるべ
きパラメータを含む請求項４記載の信号遅延評価方法。
【請求項６】該生成されたパラメータは、該隣接する部
分区間が該特定の部分区間の出力側に接続されていると
き、該特定の部分回路に対する、該隣接する部分区間の
負荷に関するパラメータを含む請求項５記載の信号遅延
評価方法。
【請求項７】該生成されたパラメータは、該特定の部分
区間が、ゲートレベルの区間であるときには、該隣接す
る部分区間の負荷は、その特定の部分回路に対する負荷
容量に関するパラメータを含む請求項６記載の信号遅延
評価方法。
【請求項８】該生成されたパラメータは、該隣接する部
分区間が該特定の部分区間の入力側に接続されていると
き、該隣接する部分区間の、該特定の部分回路に対する
駆動能力に関するパラメータを含む請求項５記載の信号
遅延評価方法。
【請求項９】処理装置と、記憶装置とを有する計算機シ
ステムにおいて、（ａ）ディジタル論理回路を構成し、
それぞれ異なる設計レベルで設計された複数の部分回路
を表す複数の部分設計データからなる設計データを該記
憶装置に記憶し、（ｂ）前記論理回路中の信号遅延を算
出すべき区間を指定するユーザ指定の区間データに応答
して、かつ、該区間が一つの設計レベルを有するとき
に、該指定された区間に含まれる複数の機能要素の一つ
の出力側に接続され、該指定された区間に属さない他の
機能要素を含む他の区間を、該設計データから抽出し、
（ｃ）その、他の区間の設計レベルが、該指定された区
間の設計レベルよ設計のり詳細度が低いとき、その特定
の設計レベルによりあらかじめ定められた種類のパラメ
ータを、該他の区間に関する設計データから生成し、上記生成されたパラメータと該指定された区間に関する
設計データに基づいて、かつ、該指定された区間の設計
レベルにより定められた上記計算手順により上記信号遅
延時間を算出する信号遅延評価方法。
【請求項１０】該生成されたパラメータは、該他の区間
が該特定の部分区間の設計レベルを有する場合に、該他
の区間の設計データにより与えられるべきパラメータを
含む請求項９記載の信号遅延評価方法。
【請求項１１】該生成されたパラメータは、該特定の部
分回路に対する、該他の区間の負荷に関するパラメータ
を含む請求項１０記載の信号遅延評価方法。
【請求項１２】該生成されたパラメータは、該特定の部
分区間が、ゲートレベルの区間であるときには、該他の
負荷は、その部分回路に対する負荷容量に関するパラメ
ータを含む請求項１１記載の信号遅延評価方法。
【請求項１３】処理装置と、記憶装置とを有する計算機
システムにおいて、（ａ）ディジタル論理回路を構成
し、それぞれ異なる設計レベルで設計された複数の部分
回路を表す複数の部分設計データからなる設計データを
該記憶装置に記憶し、（ｂ）前記論理回路中の信号遅延
を算出すべき区間を指定するユーザ指定の区間データに
応答して、かつ、その区間が、互いに異なる設計レベル
を有する複数の部分区間からなるときに、各部分区間に
含まれるいずれかの機能要素の出力側に接続され、該指
定された区間に属さない他の機能要素を含む他の区間が
あればこれを、該設計データから抽出し、（ｃ）いずれ
かの部分区間に関して抽出された、該他の区間の設計レ
ベルが、その部分区間の設計レベルより設計の詳細度が
低いとき、その特定の設計レベルによりあらかじめ定め
られた種類のパラメータを、該他の区間に関する設計デ
ータから生成し、（ｄ）該複数の部分区間の各々に関す
る設計データに基づいて、かつ、その部分区間の設計レ
ベルにより定められた計算手順に従って、その部分区間
の信号遅延時間を算出し、（ｅ）各部分区間に対して算
出された信号遅延時間から、該指定された区間の信号遅
延時間を算出し、（ｆ）各部分区間に対して算出された
信号遅延時間から、該指定された区間の信号遅延時間を
算出すし、上記ステップ（ｄ）においては、いずれかの部分区間に対してステップ（ｂ）により該他
の区間が抽出されたときには、その部分区間に対して該
ステップ（ｃ）により生成されたパラメータとその部分
区間に関する設計データとに基づいて、かつ、その部分
区間の設計レベルにより定められた計算手順によりその
部分区間の信号遅延時間を算出する信号遅延評価方法。
【請求項１４】該生成されたパラメータは、該他の区間
が該特定の部分区間の設計レベルを有する場合に、該他
の区間の設計データにより与えられるべきパラメータを
含む請求項１３記載の信号遅延評価方法。
【請求項１５】該生成されたパラメータは、該特定の部
分回路に対する、該他の区間の負荷に関するパラメータ
を含む請求項１４記載の信号遅延評価方法。
【請求項１６】該生成されたパラメータは、該特定の部
分区間が、ゲートレベルの区間であるときには、該他の
負荷は、その部分回路に対する負荷容量に関するパラメ
ータを含む請求項１５記載の信号遅延評価方法。
【請求項１７】処理装置と、記憶装置とを有する計算機
システムにおいて、（ａ）ディジタル論理回路を構成
し、それぞれ異なる設計レベルで設計された複数の部分
回路を表す複数の部分設計データからなる設計データを
該記憶装置に記憶し、（ｂ）前記論理回路中の信号遅延
を算出すべき区間を指定するユーザ指定の区間データに
応答して、かつ、該区間が一つの設計レベルを有すると
きに、該指定された区間に含まれる機能要素に接続され
るべきであるが、いずれの機能要素の入力端あるいはい
ずれの機能要素の出力端に接続されるべきかが決定され
ていない他の区間があるか否かを、該設計データに基づ
いて検出し、（ｃ）該指定された区間に関する設計デー
タに基づいて、かつ、該指定された区間の設計レベルに
より定められた上記計算手順により上記信号遅延時間を
算出し、（ｄ）該他の区間が検出されたときに、該区間
に関して算出された上記信号遅延時間を、該他の区間と
該指定された区間との接続関係に基づいて補正する信号
遅延評価方法。
【請求項１８】該接続関係は、該他の区間と該指定され
た区間との間で接続される信号線数を含む請求項１７記
載の信号遅延評価方法。
【請求項１９】処理装置と、記憶装置とを有する計算機
システムにおいて、（ａ）ディジタル論理回路を構成
し、それぞれ異なる設計レベルで設計された複数の部分
回路を表す複数の部分設計データからなる設計データを
該記憶装置に記憶し、（ｂ）前記論理回路中の信号遅延
を算出すべき区間を指定するユーザ指定の区間データに
応答して、かつ、該区間データで指定された区間が、互
いに異なる設計レベルを有する複数の部分区間を有する
ときに、各部分区間に含まれる機能要素に接続されるべ
きであるが、いずれの機能要素の入力端あるいはいずれ
の機能要素の出力端に接続されるべきかが決定されてい
ない他の区間があるか否かを、該設計データに基づいて
検出し、（ｃ）各部分区間に関する設計データに基づい
て、かつ、その部分区間の設計レベルにより定められた
計算手順に従って、その部分区間の信号遅延時間を算出
し、（ｄ）いずれかの部分区間に関して該他の区間が検
出されたときに、該部分区間に関して算出された信号遅
延時間を、該他の区間と該部分区間との接続関係に基づ
いて補正し、（ｅ）各部分区間に対して算出された信号
遅延時間または補正された信号遅延時間から、該指定さ
れた区間の信号遅延時間を算出する信号遅延評価方法。
【請求項２０】該接続関係は、該他の区間と各部分区間
との間で接続される信号線数を含む請求項１９記載の信
号遅延評価方法。
【請求項２１】処理装置と、記憶装置とを有する計算機
システムにおいて、（ａ）ディジタル論理回路を構成
し、それぞれ異なる設計レベルで設計された複数の部分
回路を表す複数の部分設計データからなる設計データを
該記憶装置に記憶し、（ｂ）前記論理回路中の信号遅延
を算出すべき経路を指定するユーザ指定の区間データに
応答して、該区間データで指定された区間を複数の部分
区間に分割し、（ｃ）該複数の部分区間のうち、互いに
隣接し、同じ設計レベルを有する複数の部分区間を一つ
の新たな部分区間に結合し、（ｄ）該結合処理後に得ら
れる複数の分割区間の各々における信号遅延時間を、そ
の部分区間の設計レベルに依存して定めた計算手順に従
って、かつ、その部分区間の設計データに基づいて算出
し、（ｅ）各部分区間に関して算出された信号遅延時間
に基づいて、該指定された区間の信号遅延時間を算出
し、上記ステップ（ｄ）においては、いずれかの特定の部分区間の設計レベルが、その特定の
部分区間の入力側あるいは出力側で隣接する部分区間よ
り設計レベルがより詳細な特定の設計レベルであると
き、その特定の設計レベルにより定まる種類のパラメー
タを生成するステップを有し、その特定の部分区間の信号遅延時間をその部分区間に関
する設計データとその特定の部分区間に関して生成され
たパラメータとに基づいて、かつ、その特定の設計レベ
ルにより定まる特定の計算手順により算出する信号遅延
評価方法。