JPH0766193A - 半導体装置における酸化膜の形成方法 - Google Patents
半導体装置における酸化膜の形成方法Info
- Publication number
- JPH0766193A JPH0766193A JP20965693A JP20965693A JPH0766193A JP H0766193 A JPH0766193 A JP H0766193A JP 20965693 A JP20965693 A JP 20965693A JP 20965693 A JP20965693 A JP 20965693A JP H0766193 A JPH0766193 A JP H0766193A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxidation
- forming
- oxidation furnace
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体装置における酸化膜の形成方法に関し、
面荒れのない均一な薄い酸化膜を形成すること。 【構成】半導体層の表面に予め第一の酸化膜１１を形成
した後に、酸化炉内の減圧雰囲気下で熱酸化により前記
半導体層の上に第二の酸化膜１２を形成することを含
む。
面荒れのない均一な薄い酸化膜を形成すること。 【構成】半導体層の表面に予め第一の酸化膜１１を形成
した後に、酸化炉内の減圧雰囲気下で熱酸化により前記
半導体層の上に第二の酸化膜１２を形成することを含
む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における酸
化膜の形成方法に関し、より詳しくは、ＭＯＳＦＥＴの
ゲート絶縁膜などに用いられる薄い酸化膜の形成方法に
関する。
化膜の形成方法に関し、より詳しくは、ＭＯＳＦＥＴの
ゲート絶縁膜などに用いられる薄い酸化膜の形成方法に
関する。
【０００２】
【従来の技術】半導体集積回路に使用されるＭＯＳＦＥ
Ｔは、集積度の向上につれてますます微細化されてい
る。そのＭＯＳＦＥＴのゲート絶縁膜についてはより一
層の薄膜化が求められているが、閾値電圧を一定にして
ゲート絶縁膜の絶縁破壊耐圧性を向上するためには、そ
の薄い絶縁膜を均一な厚さにすることが重要である。
Ｔは、集積度の向上につれてますます微細化されてい
る。そのＭＯＳＦＥＴのゲート絶縁膜についてはより一
層の薄膜化が求められているが、閾値電圧を一定にして
ゲート絶縁膜の絶縁破壊耐圧性を向上するためには、そ
の薄い絶縁膜を均一な厚さにすることが重要である。
【０００３】ゲート絶縁膜に使用される酸化膜の形成方
法としては、窒素、アルゴン等の不活性ガスにより希釈
された酸素を酸化炉内に導入して常圧の下で半導体層の
表面を分圧酸化する方法、或いは、酸化炉内の高温雰囲
気中に酸素ガスを流して減圧下で半導体層表面を減圧酸
化する方法がある。
法としては、窒素、アルゴン等の不活性ガスにより希釈
された酸素を酸化炉内に導入して常圧の下で半導体層の
表面を分圧酸化する方法、或いは、酸化炉内の高温雰囲
気中に酸素ガスを流して減圧下で半導体層表面を減圧酸
化する方法がある。
【０００４】
【発明が解決しようとする課題】しかし、分圧酸化によ
れば、常圧酸化炉内ではウェハの出し入れ時に外気を巻
き込み、しかも、酸素ガスの拡散の均一性が低下するの
で、酸化膜厚が不均一になるという欠点がある。また、
減圧酸化によれば、半導体層が高温の真空に曝されるの
でその表面に荒れが生じ、その結果、キャリアの移動度
が低下したり、リーク電流が大きくなるなどの問題が発
生する。
れば、常圧酸化炉内ではウェハの出し入れ時に外気を巻
き込み、しかも、酸素ガスの拡散の均一性が低下するの
で、酸化膜厚が不均一になるという欠点がある。また、
減圧酸化によれば、半導体層が高温の真空に曝されるの
でその表面に荒れが生じ、その結果、キャリアの移動度
が低下したり、リーク電流が大きくなるなどの問題が発
生する。
【０００５】本発明はこのような問題に鑑みてなされた
ものであって、面荒れのない均一な薄い酸化膜を形成す
ることができる半導体装置における酸化膜の形成方法を
提供することを目的とする。
ものであって、面荒れのない均一な薄い酸化膜を形成す
ることができる半導体装置における酸化膜の形成方法を
提供することを目的とする。
【０００６】
【課題を解決するための手段】上記した課題は、図１〜
５に例示するように、半導体層の表面に予め第一の酸化
膜11を形成した後に、酸化炉１内の減圧雰囲気下で熱酸
化によって前記半導体層の上に第二の酸化膜12を形成す
ることを特徴とする半導体装置における酸化膜の形成方
法により達成する。
５に例示するように、半導体層の表面に予め第一の酸化
膜11を形成した後に、酸化炉１内の減圧雰囲気下で熱酸
化によって前記半導体層の上に第二の酸化膜12を形成す
ることを特徴とする半導体装置における酸化膜の形成方
法により達成する。
【０００７】または、前記酸化炉１は縦型であって、前
記第一の酸化膜11は、前記酸化炉１内の下部の第一の減
圧雰囲気下で形成され、かつ、前記第二の酸化膜12は、
ヒータ２により囲まれた前記酸化炉１内上部の第二の減
圧雰囲気下で形成されていることを特徴とする半導体装
置における酸化膜の形成方法により達成する。または、
前記第一の酸化膜11を形成する前記第一の減圧雰囲気
は、前記ヒータ２よりも低温で前記半導体層を加熱する
副ヒータ９により加熱されることを特徴とする半導体装
置における酸化膜の形成方法により達成する。
記第一の酸化膜11は、前記酸化炉１内の下部の第一の減
圧雰囲気下で形成され、かつ、前記第二の酸化膜12は、
ヒータ２により囲まれた前記酸化炉１内上部の第二の減
圧雰囲気下で形成されていることを特徴とする半導体装
置における酸化膜の形成方法により達成する。または、
前記第一の酸化膜11を形成する前記第一の減圧雰囲気
は、前記ヒータ２よりも低温で前記半導体層を加熱する
副ヒータ９により加熱されることを特徴とする半導体装
置における酸化膜の形成方法により達成する。
【０００８】または、前記第二の減圧雰囲気は、前記第
一の減圧雰囲気よりも圧力が大きいことを特徴とする半
導体装置における酸化膜の形成方法により達成する。ま
たは、前記第一の酸化膜11は、前記半導体層の硝酸洗浄
によるか、又は、化学的気相成長により形成されること
を特徴とする半導体装置における酸化膜の形成方法によ
り達成する。
一の減圧雰囲気よりも圧力が大きいことを特徴とする半
導体装置における酸化膜の形成方法により達成する。ま
たは、前記第一の酸化膜11は、前記半導体層の硝酸洗浄
によるか、又は、化学的気相成長により形成されること
を特徴とする半導体装置における酸化膜の形成方法によ
り達成する。
【０００９】
【作 用】以上述べたように本発明によれば、半導体層
の本酸化膜の前に極薄い酸化膜を形成している。従っ
て、高温、減圧下で半導体層を酸化する際に、その表面
から半導体原子が蒸発することは抑制され、半導体層と
その上の酸化膜との界面の面荒れは防止される。
の本酸化膜の前に極薄い酸化膜を形成している。従っ
て、高温、減圧下で半導体層を酸化する際に、その表面
から半導体原子が蒸発することは抑制され、半導体層と
その上の酸化膜との界面の面荒れは防止される。
【００１０】また、本酸化は、減圧雰囲気で行っている
ので、酸化炉での平均自由工程が常圧下よりも大きくな
り、酸素ガスの拡散が均一になって酸化が均一に行え
る。
ので、酸化炉での平均自由工程が常圧下よりも大きくな
り、酸素ガスの拡散が均一になって酸化が均一に行え
る。
【００１１】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （ａ）本発明の第１実施例の説明 図１〜図５は、本発明に使用する酸化処理装置の一例を
示す断面図である。図１〜図５において符号１は、石英
よりなる縦型の酸化炉を有する酸化処理装置で、その上
部の外周には抵抗加熱、ランプ加熱等によるヒータ２が
配置され、その上部の内部空間は均熱帯となっている。
また、その下部の内部空間は、ウェハキャリア３とその
下のバッファ板４を収納するスペースとなっている。バ
ッファ板４は、酸化炉１の下部への熱伝導を遮蔽すると
ともに、酸化炉１内の均熱性を向上するために設けられ
ている。
いて説明する。 （ａ）本発明の第１実施例の説明 図１〜図５は、本発明に使用する酸化処理装置の一例を
示す断面図である。図１〜図５において符号１は、石英
よりなる縦型の酸化炉を有する酸化処理装置で、その上
部の外周には抵抗加熱、ランプ加熱等によるヒータ２が
配置され、その上部の内部空間は均熱帯となっている。
また、その下部の内部空間は、ウェハキャリア３とその
下のバッファ板４を収納するスペースとなっている。バ
ッファ板４は、酸化炉１の下部への熱伝導を遮蔽すると
ともに、酸化炉１内の均熱性を向上するために設けられ
ている。
【００１２】また、酸化炉１の側部には、ゲートバルブ
６を介してウェハ搬送室５が接続され、ここにウェハ１
０を通すことにより、ウェハ１０をウェハキャリア３に
取り付けたり外部に取り出すように構成されている。さ
らに、酸化炉１の別の側部には、炉内のガスを排気する
排気管７が接続され、また、酸化炉１の天部には、ガス
導入管８が接続されている。
６を介してウェハ搬送室５が接続され、ここにウェハ１
０を通すことにより、ウェハ１０をウェハキャリア３に
取り付けたり外部に取り出すように構成されている。さ
らに、酸化炉１の別の側部には、炉内のガスを排気する
排気管７が接続され、また、酸化炉１の天部には、ガス
導入管８が接続されている。
【００１３】なお、図においてウェハキャリア３は、ウ
ェハ１０を１枚だけ載置するような構造になっている
が、例えば７mm間隔をおいてウェハ１０を１０枚まで重
ねて搭載できるような構造のものであってよく、搭載枚
数は特に限定されるものではない。次に、このような酸
化処理装置を用いてウェハ１０の表面に酸化膜を形成す
る工程を説明する。
ェハ１０を１枚だけ載置するような構造になっている
が、例えば７mm間隔をおいてウェハ１０を１０枚まで重
ねて搭載できるような構造のものであってよく、搭載枚
数は特に限定されるものではない。次に、このような酸
化処理装置を用いてウェハ１０の表面に酸化膜を形成す
る工程を説明する。
【００１４】まず、酸化炉１内を１×１０-6Torrに減圧
するとともに、炉内上部の雰囲気をヒータ２によって１
０００℃に加熱する。次に、図１に示すように、ゲート
バルブ６を開き、１×１０-6Torrに減圧されたウェハ搬
送室５を通して８インチのシリコンウェハ１０を不図示
のウェハキャリア３に載置する。複数枚のシリコンウェ
ハ１０を搭載できるウェハキャリアを使用する場合に
は、そのウェハキャリアを上方にスライドさせながら上
から順にシリコンウェハを１枚ずつ搭載する。
するとともに、炉内上部の雰囲気をヒータ２によって１
０００℃に加熱する。次に、図１に示すように、ゲート
バルブ６を開き、１×１０-6Torrに減圧されたウェハ搬
送室５を通して８インチのシリコンウェハ１０を不図示
のウェハキャリア３に載置する。複数枚のシリコンウェ
ハ１０を搭載できるウェハキャリアを使用する場合に
は、そのウェハキャリアを上方にスライドさせながら上
から順にシリコンウェハを１枚ずつ搭載する。
【００１５】なお、酸化炉１内の圧力は１×１０-6Torr
と低いが、ゲートバルブ６近傍の酸化炉１内の温度は、
シリコンウェハ１０の表面荒れを生じさせるまでの高さ
となっていない。このようにシリコンウェハ１０を収納
してから、ゲートバルブ６を閉めた後に、図２に示すよ
うに、ヒータ２に囲まれた均熱帯までウェハキャリア３
を上昇させる。この上昇の過程において、酸化炉１のガ
ス導入管８から酸素ガスを供給し、かつ、内部圧力を１
Torrまで上昇させる。この場合、酸素分圧が高いので、
シリコンウェハ１０の表面荒れが防止される。
と低いが、ゲートバルブ６近傍の酸化炉１内の温度は、
シリコンウェハ１０の表面荒れを生じさせるまでの高さ
となっていない。このようにシリコンウェハ１０を収納
してから、ゲートバルブ６を閉めた後に、図２に示すよ
うに、ヒータ２に囲まれた均熱帯までウェハキャリア３
を上昇させる。この上昇の過程において、酸化炉１のガ
ス導入管８から酸素ガスを供給し、かつ、内部圧力を１
Torrまで上昇させる。この場合、酸素分圧が高いので、
シリコンウェハ１０の表面荒れが防止される。
【００１６】このような状態に置かれたシリコンウェハ
１０は、酸化炉１の上部の均熱帯に到達するまでに酸素
により僅かに酸化され、その表面には厚さ１〜２nmの予
備的な酸化膜１１が形成される。そして、図３に示すよ
うに、上部の均熱帯にシリコンウェハ１０が到達した時
点で、酸素ガスの供給量を増やして酸化炉１の内部圧力
を１〜１００Torrの範囲内、例えば６．３Torrに設定
し、この状態を７０分間保持してシリコンウェハ１０の
表面を本酸化し、シリコンウェハ１０表面に酸化膜１２
を形成し、酸化膜総厚を５nmとする。
１０は、酸化炉１の上部の均熱帯に到達するまでに酸素
により僅かに酸化され、その表面には厚さ１〜２nmの予
備的な酸化膜１１が形成される。そして、図３に示すよ
うに、上部の均熱帯にシリコンウェハ１０が到達した時
点で、酸素ガスの供給量を増やして酸化炉１の内部圧力
を１〜１００Torrの範囲内、例えば６．３Torrに設定
し、この状態を７０分間保持してシリコンウェハ１０の
表面を本酸化し、シリコンウェハ１０表面に酸化膜１２
を形成し、酸化膜総厚を５nmとする。
【００１７】次に、酸素ガス導入量を減らして内部圧力
を１Torrにし、図４に示すように、ウェハキャリア３を
酸化炉１の下部に戻す。ついで、酸素の供給を止め、図
５に示すように、酸化炉１内の圧力を１×１０-6Torrま
で低減した後に、ゲートバルブ６を開いてウェハキャリ
ア３からシリコンウェハ１０をウェハ搬送室５に取り出
し、再びゲートバルブ６を閉め、そして、シリコンウェ
ハ１０を外部に取り出すことになる。
を１Torrにし、図４に示すように、ウェハキャリア３を
酸化炉１の下部に戻す。ついで、酸素の供給を止め、図
５に示すように、酸化炉１内の圧力を１×１０-6Torrま
で低減した後に、ゲートバルブ６を開いてウェハキャリ
ア３からシリコンウェハ１０をウェハ搬送室５に取り出
し、再びゲートバルブ６を閉め、そして、シリコンウェ
ハ１０を外部に取り出すことになる。
【００１８】以上のような条件によれば、シリコンウェ
ハ１０の表面には厚さ５nmの酸化膜が均一に形成され
る。その酸化膜の膜厚の均一性を調べるたところ、図６
のような結果が得られ、シリコンウェハ１０の中央から
周辺にかけて一様の膜厚となっていることがわかる。ま
た、縦方向の７cmの間に１０枚のウェハを収納する不図
示のウェハキャリアを用いた場合の各シリコンウェハの
酸化膜厚の分布を調べたところ、図７のような結果が得
られた。これによれば、ウェハキャリアの下方部分に置
かれるシリコンウェハ表面の酸化膜厚は薄くなるが、そ
の差は５％内におさまっているので、半導体装置の形成
のためには特に問題にならない。
ハ１０の表面には厚さ５nmの酸化膜が均一に形成され
る。その酸化膜の膜厚の均一性を調べるたところ、図６
のような結果が得られ、シリコンウェハ１０の中央から
周辺にかけて一様の膜厚となっていることがわかる。ま
た、縦方向の７cmの間に１０枚のウェハを収納する不図
示のウェハキャリアを用いた場合の各シリコンウェハの
酸化膜厚の分布を調べたところ、図７のような結果が得
られた。これによれば、ウェハキャリアの下方部分に置
かれるシリコンウェハ表面の酸化膜厚は薄くなるが、そ
の差は５％内におさまっているので、半導体装置の形成
のためには特に問題にならない。
【００１９】以上のように、本酸化を行う前に極薄い予
備酸化膜を形成しているので、シリコンウェハ１０の表
面に荒れがないことがわかった。これは、高温下に置か
れたシリコンウェハ１０の表面からのシリコンの昇華が
予備酸化膜１１によって防止されるからと考えられる。
１０００℃程度の高温かつ高真空の状態に予備酸化膜の
ないシリコンウェハを置くと、その表面のシリコンは約
１×１０-10atmの蒸気圧で昇華する。その雰囲気中に微
量な酸素が含まれる場合には、シリコンの表面が酸化さ
れる一方、シリコンと酸素が結合してSiO 、SiO2のガス
となって蒸発する。このために、シリコンウェハの表面
とその上に形成される酸化膜との界面には面荒れが生じ
る。
備酸化膜を形成しているので、シリコンウェハ１０の表
面に荒れがないことがわかった。これは、高温下に置か
れたシリコンウェハ１０の表面からのシリコンの昇華が
予備酸化膜１１によって防止されるからと考えられる。
１０００℃程度の高温かつ高真空の状態に予備酸化膜の
ないシリコンウェハを置くと、その表面のシリコンは約
１×１０-10atmの蒸気圧で昇華する。その雰囲気中に微
量な酸素が含まれる場合には、シリコンの表面が酸化さ
れる一方、シリコンと酸素が結合してSiO 、SiO2のガス
となって蒸発する。このために、シリコンウェハの表面
とその上に形成される酸化膜との界面には面荒れが生じ
る。
【００２０】これに対して本実施例のように、本酸化前
に、低温の雰囲気でシリコンウェハ１０表面に極薄い予
備酸化膜１１を形成しておくと、この予備酸化膜１１が
保護膜になるので、数分間の温度上昇時にもシリコン昇
華による荒れや、温度上昇時の不安定な状態で生じるム
ラのある酸化膜の形成が極力抑えられる。また、本酸化
の際には、常圧としないで減圧雰囲気としているので、
ガス分子の平均自由工程が増し、酸素ガス濃度が均一に
なるまでの時間が短縮され、酸素ガスが速やかに均一拡
散する。例えば１０００℃、１atm における空気の平均
自由工程は２．８×１０-7ｍであるが、酸素ガス１Torr
では、２．３×１０-4ｍにまで延びる。
に、低温の雰囲気でシリコンウェハ１０表面に極薄い予
備酸化膜１１を形成しておくと、この予備酸化膜１１が
保護膜になるので、数分間の温度上昇時にもシリコン昇
華による荒れや、温度上昇時の不安定な状態で生じるム
ラのある酸化膜の形成が極力抑えられる。また、本酸化
の際には、常圧としないで減圧雰囲気としているので、
ガス分子の平均自由工程が増し、酸素ガス濃度が均一に
なるまでの時間が短縮され、酸素ガスが速やかに均一拡
散する。例えば１０００℃、１atm における空気の平均
自由工程は２．８×１０-7ｍであるが、酸素ガス１Torr
では、２．３×１０-4ｍにまで延びる。
【００２１】さらに、減圧雰囲気の下で、酸化炉１にお
いてシリコンウェハ１０の出し入れを行っているので、
外気の巻き込みが生じることもなく、シリコンウェハ１
０表面には均一な厚さの酸化膜１１，１２が得られる。
なお、酸化膜形成後に酸素分圧を１×１０-6Torr程度の
低い状態にすると、蒸気圧は低いものの酸化膜表面から
SiO 、SiO2ガスが蒸発して荒れの原因となるので、シリ
コンウェハ１０を酸化炉１の下部に移動するまでは適度
な酸素分圧の雰囲気とする。
いてシリコンウェハ１０の出し入れを行っているので、
外気の巻き込みが生じることもなく、シリコンウェハ１
０表面には均一な厚さの酸化膜１１，１２が得られる。
なお、酸化膜形成後に酸素分圧を１×１０-6Torr程度の
低い状態にすると、蒸気圧は低いものの酸化膜表面から
SiO 、SiO2ガスが蒸発して荒れの原因となるので、シリ
コンウェハ１０を酸化炉１の下部に移動するまでは適度
な酸素分圧の雰囲気とする。
【００２２】本実施例では、シリコンウェハ１０の表面
を酸化する場合について説明しているが、非晶質、多結
晶のシリコン層、その他の半導体層の表面を酸化する場
合にも同様に適用できる（以下の実施例でも同様であ
る）。 （ｂ）本発明の第２実施例の説明 上記した実施例では、シリコンウェハ１０を酸化炉１内
で加熱領域まで上昇させながらその表面を予備酸化して
いるが、予備酸化方法はこれに限られない。例えば図８
に示すように、シリコンウェハ１０をウェハキャリア３
に搭載し、ゲートバルブ６を閉じた直後に、ガス導入管
８から酸素を導入し、その炉内部の圧力を１〜５Torrに
設定し、加熱されたその酸素ガスをシリコンウェハ１０
の表面に供給して予備酸化を行ってもよい。
を酸化する場合について説明しているが、非晶質、多結
晶のシリコン層、その他の半導体層の表面を酸化する場
合にも同様に適用できる（以下の実施例でも同様であ
る）。 （ｂ）本発明の第２実施例の説明 上記した実施例では、シリコンウェハ１０を酸化炉１内
で加熱領域まで上昇させながらその表面を予備酸化して
いるが、予備酸化方法はこれに限られない。例えば図８
に示すように、シリコンウェハ１０をウェハキャリア３
に搭載し、ゲートバルブ６を閉じた直後に、ガス導入管
８から酸素を導入し、その炉内部の圧力を１〜５Torrに
設定し、加熱されたその酸素ガスをシリコンウェハ１０
の表面に供給して予備酸化を行ってもよい。
【００２３】この場合、図９に示すように、ヒータ２の
下部に副ヒータ９を設けて、８００℃程度の温度で予備
酸化するようにしてもよい。その副ヒータ９は、図１０
に示すように赤外線（ＩＲ）ランプヒータ９Ａとして、
熱の制御性を向上させることもできる。さらに、副ヒー
タとして図１１に示すように、高周波コイル９Ｂを設け
ることにより、高周波加熱雰囲気中で予備加熱を行って
も同様な結果が得られる。 （ｃ）本発明のその他の実施例の説明 上記した実施例では、予備酸化と本酸化の工程を同一の
酸化炉１で行うようにしているが、７０℃の温度で加熱
された硝酸溶液によりシリコンウェハ１０を洗浄するこ
とにより、その表面に予備酸化膜を形成するようにして
もよい。
下部に副ヒータ９を設けて、８００℃程度の温度で予備
酸化するようにしてもよい。その副ヒータ９は、図１０
に示すように赤外線（ＩＲ）ランプヒータ９Ａとして、
熱の制御性を向上させることもできる。さらに、副ヒー
タとして図１１に示すように、高周波コイル９Ｂを設け
ることにより、高周波加熱雰囲気中で予備加熱を行って
も同様な結果が得られる。 （ｃ）本発明のその他の実施例の説明 上記した実施例では、予備酸化と本酸化の工程を同一の
酸化炉１で行うようにしているが、７０℃の温度で加熱
された硝酸溶液によりシリコンウェハ１０を洗浄するこ
とにより、その表面に予備酸化膜を形成するようにして
もよい。
【００２４】また、図１２に示すように、ロボット１３
が設置された搬送室５を介して酸化炉１とＣＶＤ炉１４
とを隣接し、ＣＶＤ法により予備酸化を行った後に、減
圧された搬送室５を通してシリコンウェハ１０を酸化炉
１に移動するようにしてもよく、ＣＶＤ法によれば加熱
によるシリコンウェハ１０の面荒れが生じることはな
い。なお、図１２において符号１５は、搬送室５の一部
に接続されたロード／アンロードロック室を示してい
る。
が設置された搬送室５を介して酸化炉１とＣＶＤ炉１４
とを隣接し、ＣＶＤ法により予備酸化を行った後に、減
圧された搬送室５を通してシリコンウェハ１０を酸化炉
１に移動するようにしてもよく、ＣＶＤ法によれば加熱
によるシリコンウェハ１０の面荒れが生じることはな
い。なお、図１２において符号１５は、搬送室５の一部
に接続されたロード／アンロードロック室を示してい
る。
【００２５】
【発明の効果】以上述べたように本発明によれば、半導
体層の本酸化膜形成の前に極薄い酸化膜を形成している
ので、高温、減圧下で半導体層を酸化する際に、その表
面から半導体原子が蒸発することが抑制され、半導体層
とその上の酸化膜との界面の面荒れを防止できる。ま
た、本酸化は、減圧雰囲気で行っているので、酸化炉で
の平均自由工程が常圧下よりも大きくなり、酸素ガスの
拡散が均一になって酸化を均一に行うことができる。
体層の本酸化膜形成の前に極薄い酸化膜を形成している
ので、高温、減圧下で半導体層を酸化する際に、その表
面から半導体原子が蒸発することが抑制され、半導体層
とその上の酸化膜との界面の面荒れを防止できる。ま
た、本酸化は、減圧雰囲気で行っているので、酸化炉で
の平均自由工程が常圧下よりも大きくなり、酸素ガスの
拡散が均一になって酸化を均一に行うことができる。
【図１】本発明の第１実施例に係る酸化工程を示す断面
図である（その１）。
図である（その１）。
【図２】本発明の第１実施例に係る酸化工程を示す断面
図である（その２）。
図である（その２）。
【図３】本発明の第１実施例に係る酸化工程を示す断面
図である（その３）。
図である（その３）。
【図４】本発明の第１実施例に係る酸化工程を示す断面
図である（その４）。
図である（その４）。
【図５】本発明の第１実施例に係る酸化工程を示す断面
図である（その５）。
図である（その５）。
【図６】本発明の第１実施例により形成された酸化膜の
膜厚の分布図である。
膜厚の分布図である。
【図７】本発明の第１実施例により同時に複数膜のウェ
ハの表面に形成された各酸化膜の膜厚の分布図である。
ハの表面に形成された各酸化膜の膜厚の分布図である。
【図８】本発明の第２実施例の予備酸化膜の形成方法を
示す第１の断面図である。
示す第１の断面図である。
【図９】本発明の第２実施例の予備酸化膜の形成方法を
示す第２の断面図である。
示す第２の断面図である。
【図１０】本発明の第２実施例の予備酸化膜の形成方法
を示す第３の断面図である。
を示す第３の断面図である。
【図１１】本発明の第２実施例の予備酸化膜の形成方法
を示す第４の断面図である。
を示す第４の断面図である。
【図１２】本発明の第３実施例の酸化方法を実施する装
置の概要構成を示す平面構成図である。
置の概要構成を示す平面構成図である。
１ 酸化炉 ２ ヒータ ３ ウェハキャリア ４ バッファー板 ５ ウェハ搬送室 ６ ゲートバルブ ７ 排気管 ８ ガス導入管 ９ 副ヒータ ９Ａ 赤外線ランプ ９Ｂ 高周波コイル １０ シリコンウェハ（半導体層） １１ 酸化膜（第一の酸化膜） １２ 酸化膜（第二の酸化膜） １３ ロボット １４ ＣＶＤ炉 １５ ロード／アンロードロック室
Claims (5)
- 【請求項１】半導体層の表面に予め第一の酸化膜（11）
を形成した後に、酸化炉（１）内の減圧雰囲気下で熱酸
化によって前記半導体層の上に第二の酸化膜（12）を形
成することを特徴とする半導体装置における酸化膜の形
成方法。 - 【請求項２】前記酸化炉（１）は縦型であって、前記第
一の酸化膜（11）は、前記酸化炉（１）内の下部の第一
の減圧雰囲気下で形成され、かつ、前記第二の酸化膜
（12）は、ヒータ（２）により囲まれた前記酸化炉
（１）内上部の第二の減圧雰囲気下で形成されているこ
とを特徴とする請求項１記載の半導体装置における酸化
膜の形成方法。 - 【請求項３】前記第一の酸化膜（11）を形成する前記第
一の減圧雰囲気は、前記ヒータ（２）よりも低温で前記
半導体層を加熱する副ヒータ（９）により加熱されるこ
とを特徴とする請求項２記載の半導体装置における酸化
膜の形成方法。 - 【請求項４】前記第二の減圧雰囲気は、前記第一の減圧
雰囲気よりも圧力が大きいことを特徴とする請求項２記
載の半導体装置における酸化膜の形成方法。 - 【請求項５】前記第一の酸化膜（11）は、前記半導体層
の硝酸洗浄によるか、又は、化学的気相成長により形成
されることを特徴とする請求項１記載の半導体装置にお
ける酸化膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20965693A JPH0766193A (ja) | 1993-08-24 | 1993-08-24 | 半導体装置における酸化膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20965693A JPH0766193A (ja) | 1993-08-24 | 1993-08-24 | 半導体装置における酸化膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766193A true JPH0766193A (ja) | 1995-03-10 |
Family
ID=16576425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20965693A Withdrawn JPH0766193A (ja) | 1993-08-24 | 1993-08-24 | 半導体装置における酸化膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766193A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291365B1 (en) | 1999-02-10 | 2001-09-18 | Nec Corporation | Method for manufacturing thin gate silicon oxide layer |
| US6537927B1 (en) * | 1998-11-04 | 2003-03-25 | Hynix Semiconductor, Inc. | Apparatus and method for heat-treating semiconductor substrate |
| JP2004111737A (ja) * | 2002-09-19 | 2004-04-08 | Fasl Japan Ltd | 半導体装置の製造方法 |
| JP2016216297A (ja) * | 2015-05-19 | 2016-12-22 | セイコーエプソン株式会社 | 炭化ケイ素基板および炭化ケイ素基板の製造方法 |
| WO2020059133A1 (ja) * | 2018-09-21 | 2020-03-26 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置及び記録媒体 |
-
1993
- 1993-08-24 JP JP20965693A patent/JPH0766193A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537927B1 (en) * | 1998-11-04 | 2003-03-25 | Hynix Semiconductor, Inc. | Apparatus and method for heat-treating semiconductor substrate |
| US6291365B1 (en) | 1999-02-10 | 2001-09-18 | Nec Corporation | Method for manufacturing thin gate silicon oxide layer |
| JP2004111737A (ja) * | 2002-09-19 | 2004-04-08 | Fasl Japan Ltd | 半導体装置の製造方法 |
| JP2016216297A (ja) * | 2015-05-19 | 2016-12-22 | セイコーエプソン株式会社 | 炭化ケイ素基板および炭化ケイ素基板の製造方法 |
| WO2020059133A1 (ja) * | 2018-09-21 | 2020-03-26 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置及び記録媒体 |
| KR20210042979A (ko) * | 2018-09-21 | 2021-04-20 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
| JPWO2020059133A1 (ja) * | 2018-09-21 | 2021-08-30 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置及びプログラム |
| US12211689B2 (en) | 2018-09-21 | 2025-01-28 | Kokusai Electric Corporation | Method of manufacturing semiconductor device capable of controlling film thickness distribution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法 | |
| US7972979B2 (en) | Substrate processing method and substrate processing apparatus | |
| EP0467392B1 (en) | Chemical vapor depositions apparatus and method of manufacturing annealed films | |
| JPH10107018A (ja) | 半導体ウェーハの熱処理装置 | |
| JPH10340857A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3667038B2 (ja) | Ｃｖｄ成膜方法 | |
| JPH07176627A (ja) | 半導体装置の製造方法 | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| JPH0766193A (ja) | 半導体装置における酸化膜の形成方法 | |
| JP3207402B2 (ja) | 半導体用熱処理装置および半導体基板の熱処理方法 | |
| JPH08264618A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP2004111747A (ja) | 半導体基板の処理方法及び半導体素子 | |
| JPH08213379A (ja) | 枚葉式薄膜形成法および薄膜形成装置 | |
| JP3757566B2 (ja) | シリコン酸化膜の形成方法及び酸化膜成膜装置 | |
| JP4553227B2 (ja) | 熱処理方法 | |
| JPS62174923A (ja) | 枚葉式薄膜形成法および薄膜形成装置 | |
| JPH07183291A (ja) | 熱処理方法及び熱処理装置 | |
| JP3534001B2 (ja) | シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ | |
| JPH07153695A (ja) | 成膜方法 | |
| JP3194062B2 (ja) | 熱酸化膜の形成方法 | |
| KR100219486B1 (ko) | 산화막의 형성방법 및 그 장치 | |
| JP2504598B2 (ja) | 半導体基板の枚葉式表面処理方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |