JPH0766298B2 - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JPH0766298B2 JPH0766298B2 JP61245290A JP24529086A JPH0766298B2 JP H0766298 B2 JPH0766298 B2 JP H0766298B2 JP 61245290 A JP61245290 A JP 61245290A JP 24529086 A JP24529086 A JP 24529086A JP H0766298 B2 JPH0766298 B2 JP H0766298B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- capacitor
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路化に好適な定電流源回路に関
する。
する。
半導体素子を用いた定電流源回路としては種々のものが
提案され、実用化されている。
提案され、実用化されている。
第６図は従来周知の固定バイアス法による定電流源回路
を説明するための回路図であって、M1はＰチャネルMOS
・FET（以下、トランジスタM1と略称する）、２はバイ
アス回路、３は電源（V1）、４は負荷抵抗、R1,R2は抵
抗、IDはトランジスタM1に流れるドレイン電流、VGSは
トランジスタM1のゲート・ソース間電圧である。
を説明するための回路図であって、M1はＰチャネルMOS
・FET（以下、トランジスタM1と略称する）、２はバイ
アス回路、３は電源（V1）、４は負荷抵抗、R1,R2は抵
抗、IDはトランジスタM1に流れるドレイン電流、VGSは
トランジスタM1のゲート・ソース間電圧である。
第７図は第６図の回路におけるトランジスタM1のゲート
・ソース間電圧VGSとドレイン電流IDの静特性図であ
る。
・ソース間電圧VGSとドレイン電流IDの静特性図であ
る。
第７図の静特性図から解るように、トランジスタM1のゲ
ート・ソース間電圧VGSが一定であれば、ドレイン電流I
Dも一定となり、負荷抵抗RLの大きさに関係なく一定の
電流IDが流れる。ここで、トランジスタM1のゲート電圧
は抵抗R1,R2の抵抗比と電源３の電圧V1で決定される。
ート・ソース間電圧VGSが一定であれば、ドレイン電流I
Dも一定となり、負荷抵抗RLの大きさに関係なく一定の
電流IDが流れる。ここで、トランジスタM1のゲート電圧
は抵抗R1,R2の抵抗比と電源３の電圧V1で決定される。
したがって、電源３の電圧V1が一定であれば、トランジ
スタM1のゲート・ソース間電圧VGSは一定に保たれ、ト
ランジスタM1は定電流源として動作する。
スタM1のゲート・ソース間電圧VGSは一定に保たれ、ト
ランジスタM1は定電流源として動作する。
しかし、上記従来技術においては、トランジスタM1のゲ
ート・ソース間電圧VGS対ドレイン電流ID特性には、製
造上のバラツキ、温度依存性があり、それらに起因する
ドレイン電流の変動については配慮されていなかった。
ート・ソース間電圧VGS対ドレイン電流ID特性には、製
造上のバラツキ、温度依存性があり、それらに起因する
ドレイン電流の変動については配慮されていなかった。
上記したように、半導体製造工程ではトランジスタの特
性バラツキが大きい。また、トランジスタは抵抗やコン
デンサなどに比べ温度特性が悪い。上記従来技術におい
ては、該トランジスタの特性ばらつき及び温度変動につ
いて配慮されておらず、定電流源の電流値が大きく変動
する（通常MOS・ICプロセスでは２倍から２分の１）と
いう問題があった。
性バラツキが大きい。また、トランジスタは抵抗やコン
デンサなどに比べ温度特性が悪い。上記従来技術におい
ては、該トランジスタの特性ばらつき及び温度変動につ
いて配慮されておらず、定電流源の電流値が大きく変動
する（通常MOS・ICプロセスでは２倍から２分の１）と
いう問題があった。
本発明は、トランジスタの特性バラツキ、温度特性によ
る定電流源の電流バラツキを抑えた定電流源回路を提供
することを目的とする。
る定電流源の電流バラツキを抑えた定電流源回路を提供
することを目的とする。
上記目的は、電流源として動作するトランジスタM1に流
れるドレイン（コレクタ）電流IDを検出し、該ドレイン
（コレクタ）電流IDが一定になるようにトランジスタM1
のゲート（ベース）電圧を制御することにより達成され
る。
れるドレイン（コレクタ）電流IDを検出し、該ドレイン
（コレクタ）電流IDが一定になるようにトランジスタM1
のゲート（ベース）電圧を制御することにより達成され
る。
トランジスタM1（第１のトランジスタ）のドレイン（コ
レクタ）電流を検出するために、該トランジスタM1とペ
ア性のとれた第２のトランジスタと、該第２のトランジ
スタのドレイン（コレクタ）側に接続される他端が接地
された第１のコンデンサと、該第１のコンデンサに並列
に接続される第１のスイッチを設け、これらとトランジ
スタM1、抵抗RLとでカレントミラー回路を構成する。前
記第１のスイッチは一定周期で前記第１のコンデンサの
電荷を放電する。該第１のスイッチの動作と同期して前
記第１のコンデンサの両端の電圧を一定期間だけサンプ
リングしホールドするサンプル・ホールド回路を設け、
該サンプル・ホールドされた電圧と、前記第２のトラン
ジスタのドレイン電流と前記第１のコンデンサの容量値
とで予め設定した電圧とを比較することにより前記第２
のトランジスタのドレイン（コレクタ）電流の大小を判
定し、該第２のトランジスタのゲート（ベース）電圧す
なわちトランジスタM1のゲート（ベース）電圧を制御す
ることにより達成される。
レクタ）電流を検出するために、該トランジスタM1とペ
ア性のとれた第２のトランジスタと、該第２のトランジ
スタのドレイン（コレクタ）側に接続される他端が接地
された第１のコンデンサと、該第１のコンデンサに並列
に接続される第１のスイッチを設け、これらとトランジ
スタM1、抵抗RLとでカレントミラー回路を構成する。前
記第１のスイッチは一定周期で前記第１のコンデンサの
電荷を放電する。該第１のスイッチの動作と同期して前
記第１のコンデンサの両端の電圧を一定期間だけサンプ
リングしホールドするサンプル・ホールド回路を設け、
該サンプル・ホールドされた電圧と、前記第２のトラン
ジスタのドレイン電流と前記第１のコンデンサの容量値
とで予め設定した電圧とを比較することにより前記第２
のトランジスタのドレイン（コレクタ）電流の大小を判
定し、該第２のトランジスタのゲート（ベース）電圧す
なわちトランジスタM1のゲート（ベース）電圧を制御す
ることにより達成される。
電流検出回路において、第１のスイッチは第１のコンデ
ンサの電荷を一定周期で放電させる。
ンサの電荷を一定周期で放電させる。
第１のコンデンサに蓄積される。これらの動作によっ
て、第２のトランジスタに流れるドレイン（コレクタ）
電流を電圧変換した状態で前記第１のコンデンサの両端
から検出することができる。
て、第２のトランジスタに流れるドレイン（コレクタ）
電流を電圧変換した状態で前記第１のコンデンサの両端
から検出することができる。
サンプル・ホールド回路は、前記第１のコンデンサの両
端の電圧を前記第１のスイッチと同期してサンプリング
した後、ホールドする。基準電圧発生回路は、一定値の
電圧（基準電圧）を発生する。比較回路は、前記サンプ
ル・ホールド回路の出力電圧と前記基準電圧発生回路の
基準電圧とを比較し、これらの電圧の差分に応じた電圧
（又は電流）を出力する。平滑回路は、前記比較回路の
出力電圧を平滑する。該平滑された電圧を前記第２のト
ランジスタのゲート（ベース）に加えることによって、
該第２のトランジスタと、電流源として動作しているト
ランジスタM1（第１のトランジスタ）のそれぞれのドレ
イン（コレクタ）電流を制御することができる。すなわ
ち、トランジスタM1（第１のトランジスタ）と第２のト
ランジスタのドレイン（コレクタ）電流は、前記電流検
出回路の第１のコンデンサの容量値と前記サンプル・ホ
ールド回路のサンプリング時間と前記基準電圧発生回路
の基準電圧とで決定されるので、トランジスタM1の特性
変動に関係なく一定値の電流を得ることができる。
端の電圧を前記第１のスイッチと同期してサンプリング
した後、ホールドする。基準電圧発生回路は、一定値の
電圧（基準電圧）を発生する。比較回路は、前記サンプ
ル・ホールド回路の出力電圧と前記基準電圧発生回路の
基準電圧とを比較し、これらの電圧の差分に応じた電圧
（又は電流）を出力する。平滑回路は、前記比較回路の
出力電圧を平滑する。該平滑された電圧を前記第２のト
ランジスタのゲート（ベース）に加えることによって、
該第２のトランジスタと、電流源として動作しているト
ランジスタM1（第１のトランジスタ）のそれぞれのドレ
イン（コレクタ）電流を制御することができる。すなわ
ち、トランジスタM1（第１のトランジスタ）と第２のト
ランジスタのドレイン（コレクタ）電流は、前記電流検
出回路の第１のコンデンサの容量値と前記サンプル・ホ
ールド回路のサンプリング時間と前記基準電圧発生回路
の基準電圧とで決定されるので、トランジスタM1の特性
変動に関係なく一定値の電流を得ることができる。
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明による定電流源回路の第一の実施例を示
す回路図であって、M1,M2はそれぞれＰチャネルMOS・FE
T（以下、トランジスタと略称する）。V1,V2はそれぞれ
電圧源、R1は抵抗、RLは負荷抵抗、C1,C2,C3はそれぞれ
コンデンサ、S1,S2はそれぞれスイッチ回路、A1,A2はそ
れぞれ増幅器を示す。
す回路図であって、M1,M2はそれぞれＰチャネルMOS・FE
T（以下、トランジスタと略称する）。V1,V2はそれぞれ
電圧源、R1は抵抗、RLは負荷抵抗、C1,C2,C3はそれぞれ
コンデンサ、S1,S2はそれぞれスイッチ回路、A1,A2はそ
れぞれ増幅器を示す。
また、５は電流検出回路、６はサンプル・ホールド回
路、７は基準電圧発生回路、８は比較回路、９は平滑回
路である。
路、７は基準電圧発生回路、８は比較回路、９は平滑回
路である。
第２図は第１図の動作波形図であって、（ａ）はスイッ
チ回路S1の導通状態、（ｂ）はスイッチ回路S2の導通状
態、（ｃ）はＸ点の電圧波形、（ｄ）はＹ点の電圧波形
を示す。
チ回路S1の導通状態、（ｂ）はスイッチ回路S2の導通状
態、（ｃ）はＸ点の電圧波形、（ｄ）はＹ点の電圧波形
を示す。
まず、各部の個々の動作について説明する。
第１図において、トランジスタM1は、抵抗RLを負荷とし
電流源として動作している。次に、電流検出回路５につ
いて説明する。スイッチ回路S1は、コンデンサC1の電荷
を一定周期で放電する。
電流源として動作している。次に、電流検出回路５につ
いて説明する。スイッチ回路S1は、コンデンサC1の電荷
を一定周期で放電する。
トランジスタM2は、コンデンサC1を負荷とし、トランジ
スタM1とカレントミラーを構成する。
スタM1とカレントミラーを構成する。
よって、トランジスタM2のドレイン電流は、トランジス
タM1のドレイン電流に比例する。該トランジスタM2のド
レイン電流は、スイッチ回路S1が非導通（OFF）状態の
ときにコンデンサC1に流れ込む。このとき、トランジス
タM2のドレイン電流は、コンデンサC1の両端の電圧とし
て検出することができる。
タM1のドレイン電流に比例する。該トランジスタM2のド
レイン電流は、スイッチ回路S1が非導通（OFF）状態の
ときにコンデンサC1に流れ込む。このとき、トランジス
タM2のドレイン電流は、コンデンサC1の両端の電圧とし
て検出することができる。
サンプル・ホールド回路６は、前記電流検出回路５のコ
ンデンサC1の両端の電圧を前記スイッチ回路S1と同期し
て動作するスイッチ回路S2によりコンデンサC2にサンプ
リングし、ホールドする。
ンデンサC1の両端の電圧を前記スイッチ回路S1と同期し
て動作するスイッチ回路S2によりコンデンサC2にサンプ
リングし、ホールドする。
増幅器A1はインピーダンス変換器として動作している。
ここで、前記電流検出回路５のコンデンサC1の容量を
C1、トランジスタM2のドレイン電流をID2、スイッチ回
路S2が導通している時間をt2とすれば、コンデンサC2の
両端の電圧VCは、 となり、トランジスタM2のドレイン電流は、コンデンサ
C2の両端の電圧として表わすことができる。
ここで、前記電流検出回路５のコンデンサC1の容量を
C1、トランジスタM2のドレイン電流をID2、スイッチ回
路S2が導通している時間をt2とすれば、コンデンサC2の
両端の電圧VCは、 となり、トランジスタM2のドレイン電流は、コンデンサ
C2の両端の電圧として表わすことができる。
基準電圧発生回路７は、前記（１）式の関係よりトラン
ジスタM2のドレイン電流ID2に相等する一定の電圧（以
下、基準電圧と呼ぶ）を発生する。
ジスタM2のドレイン電流ID2に相等する一定の電圧（以
下、基準電圧と呼ぶ）を発生する。
比較回路８は、前記基準電圧発生回路７より発生させら
れた基準電圧と、前記サンプル・ホールド回路６のコン
デンサC2に蓄積された電圧とを比較し、その結果を電圧
として出力する。ここで、増幅器A2は、２つの比較信号
レベルが等しいとき、出力インピーダンスはハイインピ
ーダンス状態となる。
れた基準電圧と、前記サンプル・ホールド回路６のコン
デンサC2に蓄積された電圧とを比較し、その結果を電圧
として出力する。ここで、増幅器A2は、２つの比較信号
レベルが等しいとき、出力インピーダンスはハイインピ
ーダンス状態となる。
平滑回路９は、比較回路８より出力された出力電圧の平
滑化を行なう。
滑化を行なう。
次に、全体の動作について説明する。
トランジスタM1のドレイン電流は、電流検出回路５のト
ランジスタM2のドレイン電流で表わされ、該トランジス
タM2のドレイン電流はコンデンサC1にて電圧に変換され
た後、該コンデンサC1の両端の電圧をサンプル・ホール
ド回路６のコンデンサC2にサンプリングされホールドさ
れる。該サンプル・ホールドされた電圧は、比較回路８
の増幅器A2により基準電圧発生回路７の基準電圧と比較
される。ここで、基準電圧よりもコンデンサC2の両端の
電圧が小さい場合を考えると増幅器A2の出力は接地電圧
に近い電圧になる。該増幅器A2の出力は平滑回路９のコ
ンデンサC3に蓄積された電荷を放電させる動作を行な
う。これにより、コンデンサC3の両端の電圧は小さくな
りトランジスタM1,M2のゲート・ソース間電圧を大きく
する方向に動作する。すなわち、トランジスタM1,M2の
それぞれのドレイン電流を増加させる。
ランジスタM2のドレイン電流で表わされ、該トランジス
タM2のドレイン電流はコンデンサC1にて電圧に変換され
た後、該コンデンサC1の両端の電圧をサンプル・ホール
ド回路６のコンデンサC2にサンプリングされホールドさ
れる。該サンプル・ホールドされた電圧は、比較回路８
の増幅器A2により基準電圧発生回路７の基準電圧と比較
される。ここで、基準電圧よりもコンデンサC2の両端の
電圧が小さい場合を考えると増幅器A2の出力は接地電圧
に近い電圧になる。該増幅器A2の出力は平滑回路９のコ
ンデンサC3に蓄積された電荷を放電させる動作を行な
う。これにより、コンデンサC3の両端の電圧は小さくな
りトランジスタM1,M2のゲート・ソース間電圧を大きく
する方向に動作する。すなわち、トランジスタM1,M2の
それぞれのドレイン電流を増加させる。
次に、基準電圧とコンデンサC2の両端の電圧とが等しい
場合について考える。このとき、増幅器A2の出力はハイ
インピーダンス状態となり、平滑回路のコンデンサC3の
両端の電圧はホールドされた状態になる。この間、トラ
ンジスタM1,M2のゲート・ソース間電圧は一定に保たれ
トランジスタM1,M2それぞれのドレイン電流は一定値に
なる。
場合について考える。このとき、増幅器A2の出力はハイ
インピーダンス状態となり、平滑回路のコンデンサC3の
両端の電圧はホールドされた状態になる。この間、トラ
ンジスタM1,M2のゲート・ソース間電圧は一定に保たれ
トランジスタM1,M2それぞれのドレイン電流は一定値に
なる。
次に、基準電圧よりコンデンサC2の両端の電圧が大きい
場合について考える。このとき、増幅器A2の出力は、電
源電圧に近い電圧を出力する。
場合について考える。このとき、増幅器A2の出力は、電
源電圧に近い電圧を出力する。
これにより、コンデンサC3の両端の電圧は高くなりトラ
ンジスタM1,M2のゲート・ソース間電圧を小さくする方
向に動作する。すなわち、トランジスタM1,M2それぞれ
のドレイン電流を減少させる。
ンジスタM1,M2のゲート・ソース間電圧を小さくする方
向に動作する。すなわち、トランジスタM1,M2それぞれ
のドレイン電流を減少させる。
増幅器A2の出力の変動は、平滑回路９により平滑化され
た後、トランジスタM1,M2のゲートに印加されるため、
トランジスタM1は定電流源として動作する。
た後、トランジスタM1,M2のゲートに印加されるため、
トランジスタM1は定電流源として動作する。
上記第一の実施例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
尚、増幅器A1はインピーダンス変換器として使用してい
るので増幅器の代わりにソースホロワ等を用いても良い
ことは明らかである。また、抵抗RLは、電流源用トラン
ジスタの負荷として用いているので、抵抗RLの代わりに
トランジスタ等のアクティブ素子を用いても良いことは
明らかである。
るので増幅器の代わりにソースホロワ等を用いても良い
ことは明らかである。また、抵抗RLは、電流源用トラン
ジスタの負荷として用いているので、抵抗RLの代わりに
トランジスタ等のアクティブ素子を用いても良いことは
明らかである。
第３図は本発明による定電流源回路の第二の実施例を示
す回路図であって、第１図と同一機能を有するものには
同一符号を付してある。M3,M4はそれぞれＮチャンネルM
OS・FET、V3,V4は電圧源である。
す回路図であって、第１図と同一機能を有するものには
同一符号を付してある。M3,M4はそれぞれＮチャンネルM
OS・FET、V3,V4は電圧源である。
上記第二の実施例の動作は前述の実施例の動作説明より
容易に理解できるので省略する。
容易に理解できるので省略する。
この実施例によれば、MOS・FET M3,M4の特性バラツキお
よび温度変動に影響されない定電流源回路を構成するこ
とができる。
よび温度変動に影響されない定電流源回路を構成するこ
とができる。
第４図は本発明による定電流源回路の第三の実施例を示
す回路図であって、第１図と同一機能を有するものには
同一符号を付してある。T1,T2はそれぞれPNP型トランジ
スタ、R2,R3は抵抗である。この実施の動作説明より容
易に理解できるので省略する。
す回路図であって、第１図と同一機能を有するものには
同一符号を付してある。T1,T2はそれぞれPNP型トランジ
スタ、R2,R3は抵抗である。この実施の動作説明より容
易に理解できるので省略する。
上記第三の実施例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
第５図は本発明による定電流源回路の第四の実施例を示
す回路図であって、第１図，第３図，第４図と同一機能
を有するものには同一符号と付してある。T3,T4はそれ
ぞれNPN型トランジスタである。この実施例の動作も前
述の実施例の動作説明より容易に理解できるので省略す
る。
す回路図であって、第１図，第３図，第４図と同一機能
を有するものには同一符号と付してある。T3,T4はそれ
ぞれNPN型トランジスタである。この実施例の動作も前
述の実施例の動作説明より容易に理解できるので省略す
る。
上記第四の実施例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
以上説明したように本発明によれば、ICの製造バラツキ
によるトランジスタの特性バラツキおよび温度変動に対
する特性変化に対して電流源の電流バラツキおよび変動
がない定電流源回路を構成することができ上記従来技術
の欠点を除いて優れた機能の定電流源回路を提供するこ
とができる。
によるトランジスタの特性バラツキおよび温度変動に対
する特性変化に対して電流源の電流バラツキおよび変動
がない定電流源回路を構成することができ上記従来技術
の欠点を除いて優れた機能の定電流源回路を提供するこ
とができる。
第１図は本発明の第一の実施例を示す回路図、第２図は
第１図の動作波形図、第３図は本発明の第二の実施例を
示す回路図、第４図は本発明の第三の実施例を示す回路
図、第５図は本発明の第四の実施例を示す回路図、第６
図は従来周知の定電流源回路を説明する回路図、第７図
は第６図におけるトランジスタM1のゲート・ソース間電
圧とドレイン電流の静特性図である。 ５……電流検出回路、６……サンプル・ホールド回路、
７……基準電圧発生回路、８……比較回路、９……平滑
回路、M1,M2……MOS・FET、A1,A2……増幅器、S1,S2…
…スイッチ回路。
第１図の動作波形図、第３図は本発明の第二の実施例を
示す回路図、第４図は本発明の第三の実施例を示す回路
図、第５図は本発明の第四の実施例を示す回路図、第６
図は従来周知の定電流源回路を説明する回路図、第７図
は第６図におけるトランジスタM1のゲート・ソース間電
圧とドレイン電流の静特性図である。 ５……電流検出回路、６……サンプル・ホールド回路、
７……基準電圧発生回路、８……比較回路、９……平滑
回路、M1,M2……MOS・FET、A1,A2……増幅器、S1,S2…
…スイッチ回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 修三 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 花房 宏典 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (56)参考文献 特開 昭58−37719（ＪＰ，Ａ) 特開 昭62−69230（ＪＰ，Ａ)
Claims (1)
- 【請求項１】カレントミラー形式で接続された第１およ
び第２のトランジスタと、 上記第１のトランジスタの出力電流によって駆動される
負荷と、 上記第２のトランジスタの出力電流が供給されるコンデ
ンサと、 上記コンデンサに充電された充電電荷を所定周波数で放
電させるスイッチ手段と、 上記コンデンサの充電電圧を所定期間ホールドするホー
ルド手段と、 ホールドされた電圧を基準電圧と比較して、これら電圧
の差が減少するように、上記第１および第２のトランジ
スタのバイアスを制御する制御手段と、 からなることを特徴とする定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61245290A JPH0766298B2 (ja) | 1986-10-17 | 1986-10-17 | 定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61245290A JPH0766298B2 (ja) | 1986-10-17 | 1986-10-17 | 定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63100519A JPS63100519A (ja) | 1988-05-02 |
| JPH0766298B2 true JPH0766298B2 (ja) | 1995-07-19 |
Family
ID=17131464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61245290A Expired - Lifetime JPH0766298B2 (ja) | 1986-10-17 | 1986-10-17 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766298B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5197033A (en) | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837719A (ja) * | 1981-08-31 | 1983-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 定電流発生器 |
-
1986
- 1986-10-17 JP JP61245290A patent/JPH0766298B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63100519A (ja) | 1988-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0048758B1 (en) | Field effect transistor circuit configuration | |
| KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
| JP2592234B2 (ja) | 半導体装置 | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| KR950025774A (ko) | 더 안정된 기준 전위를 발생하는 기준 전위 발생회로, 검출된 전위가 소정의 레벨에 도달해 있는지의 여부를 판정하는 전위 검출회로 및 이것을 구비한 반도체 집적회로 장치 | |
| US4430587A (en) | MOS Fixed delay circuit | |
| KR950000432B1 (ko) | 트랜지스터 또는 반도체 장치를 시뮬레이팅할 수 있는 회로 및 포락선 검출기 | |
| US4701639A (en) | Threshold detector circuit and method | |
| US4685048A (en) | AC-DC transformation circuit | |
| US4165478A (en) | Reference voltage source with temperature-stable MOSFET amplifier | |
| JPH06282338A (ja) | 定電流回路及びランプ電圧発生回路 | |
| US4633101A (en) | Semiconductor sample and hold switching circuit | |
| JPH06105856B2 (ja) | 定電流源回路 | |
| US5264785A (en) | Voltage-controlled resistance element with superior dynamic range | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| CA1196953A (en) | Full wave rectifier having an operational amplifier | |
| US4607174A (en) | Voltage detection circuit using threshold as reference voltage for detecting input voltage | |
| US4481462A (en) | Amplitude control system | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| JPH0769748B2 (ja) | 定電流源回路 | |
| JPH05249148A (ja) | 集積コンパレータ回路 | |
| US6049244A (en) | Circuit generator of a constant electric signal which is independent from temperature and manufacturing process variables | |
| US5589784A (en) | Method and apparatus for detecting changes in a clock signal to static states | |
| JP2764984B2 (ja) | 電流センス回路 |