JPH0766419A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0766419A JPH0766419A JP21376393A JP21376393A JPH0766419A JP H0766419 A JPH0766419 A JP H0766419A JP 21376393 A JP21376393 A JP 21376393A JP 21376393 A JP21376393 A JP 21376393A JP H0766419 A JPH0766419 A JP H0766419A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- scanning signal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 複数の画像信号配線２と走査信号配線１とを
交差して設け、この画像信号配線２と走査信号配線１と
の各交点に画素電極３とこの画素電極３に画像信号を供
給する薄膜トランジスタとをマトリックス状に設けた液
晶表示装置において、前記薄膜トランジスタを前記走査
信号配線１上に形成すると共に、この薄膜トランジスタ
のチャネル部７をＬ字型に形成した点にある。 【作用】 上記のように、スイッチング用の薄膜トラン
ジスタを走査信号配線１上に形成したことにより、開口
率が向上する。また、薄膜トランジスタのチャネル部７
をＬ字型とすることにより、薄膜トランジスタのゲート
・ドレイン間の寄生容量Ｃgdを小さくすることが可能と
なり、その結果、明るく、フリッカーや画像焼き付きの
発生しない液晶表示装置となる。
交差して設け、この画像信号配線２と走査信号配線１と
の各交点に画素電極３とこの画素電極３に画像信号を供
給する薄膜トランジスタとをマトリックス状に設けた液
晶表示装置において、前記薄膜トランジスタを前記走査
信号配線１上に形成すると共に、この薄膜トランジスタ
のチャネル部７をＬ字型に形成した点にある。 【作用】 上記のように、スイッチング用の薄膜トラン
ジスタを走査信号配線１上に形成したことにより、開口
率が向上する。また、薄膜トランジスタのチャネル部７
をＬ字型とすることにより、薄膜トランジスタのゲート
・ドレイン間の寄生容量Ｃgdを小さくすることが可能と
なり、その結果、明るく、フリッカーや画像焼き付きの
発生しない液晶表示装置となる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子とし
て薄膜トランジスタを使用したアクティブマトリックス
方式の液晶表示装置に関する。
て薄膜トランジスタを使用したアクティブマトリックス
方式の液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリックス方式の液晶表示
装置は、単純マトリックス方式と比べて、コントラスト
が高く、多階調表示特性にすぐれているため、特にカラ
ー液晶表示装置では欠かせない技術となっている。特
に、スイッチング素子として薄膜トランジスタを使用し
たアクティブマトリックス方式の液晶表示装置は、ＣＲ
Ｔと同等の画質が得られるようになった。
装置は、単純マトリックス方式と比べて、コントラスト
が高く、多階調表示特性にすぐれているため、特にカラ
ー液晶表示装置では欠かせない技術となっている。特
に、スイッチング素子として薄膜トランジスタを使用し
たアクティブマトリックス方式の液晶表示装置は、ＣＲ
Ｔと同等の画質が得られるようになった。
【０００３】以下、図面を参照しながら、従来の液晶表
示装置を説明する。図３は、従来の液晶表示装置の一画
素の拡大図、図４は一画素の等価回路図である。図３お
よび図４において、８は走査信号配線、９は画像信号配
線、１０は画素電極、１１は薄膜トランジスタ、１２は
対向電極である。また、ＣS は付加容量、ＣLCは画素電
極１０と対向電極１２の間の液晶容量、Ｃgdは薄膜トラ
ンジスタ１１のゲート・ドレイン間の寄生容量、Ｖg(n)
およびＶg(n+1)は、ｎ番目およびｎ＋１番目の走査信号
配線８上の信号電圧、ＶS(n-1)およびＶS(n)はｎ−１番
目およびｎ番目の画像信号配線９上の信号電圧、Ｖt は
対向電極１２上の信号電圧、Ｖp は画素電極１０上の信
号電圧である。
示装置を説明する。図３は、従来の液晶表示装置の一画
素の拡大図、図４は一画素の等価回路図である。図３お
よび図４において、８は走査信号配線、９は画像信号配
線、１０は画素電極、１１は薄膜トランジスタ、１２は
対向電極である。また、ＣS は付加容量、ＣLCは画素電
極１０と対向電極１２の間の液晶容量、Ｃgdは薄膜トラ
ンジスタ１１のゲート・ドレイン間の寄生容量、Ｖg(n)
およびＶg(n+1)は、ｎ番目およびｎ＋１番目の走査信号
配線８上の信号電圧、ＶS(n-1)およびＶS(n)はｎ−１番
目およびｎ番目の画像信号配線９上の信号電圧、Ｖt は
対向電極１２上の信号電圧、Ｖp は画素電極１０上の信
号電圧である。
【０００４】このアクティブマトリックス型液晶表示装
置は、走査信号配線８を介して、薄膜トランジスタ１１
のゲートへ走査信号Ｖg が供給されて薄膜トランジスタ
１１のオン・オフが制御される。画像信号ＶS が画像信
号配線９および薄膜トランジスタ１１のソース・ドレイ
ンを介して画素電極１０へ供給される。この画像信号Ｖ
S と対向電極１２へ供給される対向電極信号Ｖt とを、
対向電極１２と画素電極１０との間に保持された液晶材
料へ印加することによって画素の表示を行うものであ
る。
置は、走査信号配線８を介して、薄膜トランジスタ１１
のゲートへ走査信号Ｖg が供給されて薄膜トランジスタ
１１のオン・オフが制御される。画像信号ＶS が画像信
号配線９および薄膜トランジスタ１１のソース・ドレイ
ンを介して画素電極１０へ供給される。この画像信号Ｖ
S と対向電極１２へ供給される対向電極信号Ｖt とを、
対向電極１２と画素電極１０との間に保持された液晶材
料へ印加することによって画素の表示を行うものであ
る。
【０００５】
【発明が解決しようとする課題】図５に走査信号
Ｖg(n)、Ｖg(n+1)、画像信号ＶS(n)および画素電極信号
Ｖp の波形を示す。走査信号Ｖg(n)は、薄膜トランジス
タ１１のゲートへ供給される信号であり、薄膜トランジ
スタ１１がオンする電圧ＶGHと、薄膜トランジスタ１１
がオフする電圧ＶGLとから成る。
Ｖg(n)、Ｖg(n+1)、画像信号ＶS(n)および画素電極信号
Ｖp の波形を示す。走査信号Ｖg(n)は、薄膜トランジス
タ１１のゲートへ供給される信号であり、薄膜トランジ
スタ１１がオンする電圧ＶGHと、薄膜トランジスタ１１
がオフする電圧ＶGLとから成る。
【０００６】画像信号ＶS は、薄膜トランジスタ１１を
介して、画素電極１０へ供給される信号であり、極性が
一走査期間（１Ｈ）毎に反転するＶS + とＶS - で構成
される。Ｖp は画素電極１０に実際に印加される電圧で
ある。画素電極１０に実際に印加される電圧は、走査信
号Ｖg がＶGHからＶGLへ変化する際に、薄膜トランジス
タ１１のゲート・ドレイン間の寄生容量Ｃgdによって、
電圧が変動する。この電圧の変動ΔＶp は下記式で表さ
れる。
介して、画素電極１０へ供給される信号であり、極性が
一走査期間（１Ｈ）毎に反転するＶS + とＶS - で構成
される。Ｖp は画素電極１０に実際に印加される電圧で
ある。画素電極１０に実際に印加される電圧は、走査信
号Ｖg がＶGHからＶGLへ変化する際に、薄膜トランジス
タ１１のゲート・ドレイン間の寄生容量Ｃgdによって、
電圧が変動する。この電圧の変動ΔＶp は下記式で表さ
れる。
【０００７】 ΔＶp ＝Ｃgd・（ＶGH−ＶGL）／（Ｃgd＋ＣLC＋ＣS ） 一般に、この電圧変動ΔＶp を補正するために、対向電
極１２へ印加する電圧を可変している。しかし、液晶材
料の誘電率異方性（印加電圧により液晶材料の誘電率が
変化する性質）により、ΔＶp の値が変動してしまい、
液晶材料への実効的な直流電圧成分の印加は補償され
ず、このためフリッカーや固定画像を表示した直後に起
こる画像の焼き付きが発生するという問題があった。
極１２へ印加する電圧を可変している。しかし、液晶材
料の誘電率異方性（印加電圧により液晶材料の誘電率が
変化する性質）により、ΔＶp の値が変動してしまい、
液晶材料への実効的な直流電圧成分の印加は補償され
ず、このためフリッカーや固定画像を表示した直後に起
こる画像の焼き付きが発生するという問題があった。
【０００８】この問題を解決するため、ΔＶp の主原因
である薄膜トランジスタ１１のゲート・ドレイン間の寄
生容量Ｃgdを極力小さくする努力がなされている。ま
た、液晶表示装置は、ＣＲＴに比べて輝度が低く、また
携帯での使用の要望が強いため、極力消費電力の低い画
面の明るい液晶パネルが望まれている。この問題を解決
するため、開口率の大きな液晶パネルを開発する努力が
なされている。
である薄膜トランジスタ１１のゲート・ドレイン間の寄
生容量Ｃgdを極力小さくする努力がなされている。ま
た、液晶表示装置は、ＣＲＴに比べて輝度が低く、また
携帯での使用の要望が強いため、極力消費電力の低い画
面の明るい液晶パネルが望まれている。この問題を解決
するため、開口率の大きな液晶パネルを開発する努力が
なされている。
【０００９】開口率を上げるために、図６に示すよう
に、薄膜トランジスタ１６を走査信号配線上に形成する
ことが考えられる。薄膜トランジスタ１６を走査信号配
線１３上に形成した場合の薄膜トランジスタ１６周辺部
の拡大図を図７に、また図７のＡ−Ａ’断面図を図８に
示す。さらに、他の例を図９に、また図９のＡ−Ａ’断
面図を図１０に示す。図７ないし図１０において、１
７、２４は走査信号配線兼薄膜トランジスタのゲート電
極、１８、２５は画像信号配線兼薄膜トランジスタのソ
ース電極、１９、２６は画素電極兼薄膜トランジスタの
ドレイン電極、２０、２７は薄膜トランジスタの半導体
層、２１、２８は絶縁層、２２、２９はガラス基板、２
３、３０は薄膜トランジスタのチャネル部である。
に、薄膜トランジスタ１６を走査信号配線上に形成する
ことが考えられる。薄膜トランジスタ１６を走査信号配
線１３上に形成した場合の薄膜トランジスタ１６周辺部
の拡大図を図７に、また図７のＡ−Ａ’断面図を図８に
示す。さらに、他の例を図９に、また図９のＡ−Ａ’断
面図を図１０に示す。図７ないし図１０において、１
７、２４は走査信号配線兼薄膜トランジスタのゲート電
極、１８、２５は画像信号配線兼薄膜トランジスタのソ
ース電極、１９、２６は画素電極兼薄膜トランジスタの
ドレイン電極、２０、２７は薄膜トランジスタの半導体
層、２１、２８は絶縁層、２２、２９はガラス基板、２
３、３０は薄膜トランジスタのチャネル部である。
【００１０】一般に、薄膜トランジスタのゲート・ドレ
イン間の寄生容量Ｃgdは、ドレイン側からチャネル幅の
１／２の距離までの半導体層の領域で発生することが知
られている。すなわち、図７および図９の薄膜トランジ
スタにおいて、ゲート・ドレイン間の寄生容量Ｃgdの発
生面積は実線の斜線で示した領域となり、大きな面積と
なっている。このため、単に薄膜トランジスタを走査信
号配線１７、２４上に形成しただけでは、薄膜トランジ
スタの寄生容量が大きくなって、フリッカーや固定画像
の焼き付きを誘発するという問題があった。
イン間の寄生容量Ｃgdは、ドレイン側からチャネル幅の
１／２の距離までの半導体層の領域で発生することが知
られている。すなわち、図７および図９の薄膜トランジ
スタにおいて、ゲート・ドレイン間の寄生容量Ｃgdの発
生面積は実線の斜線で示した領域となり、大きな面積と
なっている。このため、単に薄膜トランジスタを走査信
号配線１７、２４上に形成しただけでは、薄膜トランジ
スタの寄生容量が大きくなって、フリッカーや固定画像
の焼き付きを誘発するという問題があった。
【００１１】
【課題を解決するための手段】本発明に係る液晶表示装
置は、上記欠点に鑑みてなされたものであり、その特徴
とするところは、複数の画像信号配線と走査信号配線と
を交差して設け、この画像信号配線と走査信号配線との
各交点に画素電極とこの画素電極に画像信号を供給する
薄膜トランジスタとをマトリックス状に設けた液晶表示
装置において、前記薄膜トランジスタを前記走査信号配
線上に形成すると共に、この薄膜トランジスタのチャネ
ル部をＬ字型に形成した点にある。
置は、上記欠点に鑑みてなされたものであり、その特徴
とするところは、複数の画像信号配線と走査信号配線と
を交差して設け、この画像信号配線と走査信号配線との
各交点に画素電極とこの画素電極に画像信号を供給する
薄膜トランジスタとをマトリックス状に設けた液晶表示
装置において、前記薄膜トランジスタを前記走査信号配
線上に形成すると共に、この薄膜トランジスタのチャネ
ル部をＬ字型に形成した点にある。
【００１２】
【作用】上記のように、スイッチング用トランジスタを
走査信号配線上に形成したことにより、開口率が向上す
る。また、薄膜トランジスタのチャネル部をＬ字型形状
とすることにより、薄膜トランジスタのゲート・ドレイ
ン間の寄生容量Ｃgdを小さくすることが可能となり、そ
の結果、明るく、フリッカーや画像焼き付きの発生しな
い液晶表示装置となる。
走査信号配線上に形成したことにより、開口率が向上す
る。また、薄膜トランジスタのチャネル部をＬ字型形状
とすることにより、薄膜トランジスタのゲート・ドレイ
ン間の寄生容量Ｃgdを小さくすることが可能となり、そ
の結果、明るく、フリッカーや画像焼き付きの発生しな
い液晶表示装置となる。
【００１３】
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図１は、本発明に係る液晶表示装置の一
実施例を示す薄膜トランジスタ部の拡大図であり、図２
は、図１のＡ−Ａ’線断面図である。ここで、１は走査
信号配線、２は画像信号配線、３は画素電極、４は薄膜
トランジスタの半導体層、５は絶縁層、６はガラス基
板、７は薄膜トランジスタのチャネル部である。
細に説明する。図１は、本発明に係る液晶表示装置の一
実施例を示す薄膜トランジスタ部の拡大図であり、図２
は、図１のＡ−Ａ’線断面図である。ここで、１は走査
信号配線、２は画像信号配線、３は画素電極、４は薄膜
トランジスタの半導体層、５は絶縁層、６はガラス基
板、７は薄膜トランジスタのチャネル部である。
【００１４】走査信号配線１は、アルミニウム（Ａｌ）
などから成り、真空蒸着法などで形成される。この走査
信号配線１は、薄膜トランジスタのゲート電極も兼ね
る。この走査信号配線１上には、絶縁層５が形成され
る。この絶縁層５は、走査信号配線１と画像信号配線２
の層間絶縁層として作用したり、薄膜トランジスタのゲ
ート絶縁膜として作用する。この絶縁層５は、窒化シリ
コン（ＳｉＮx ）、二酸化シリコン（ＳｉＯ2 ）などか
ら成り、プラズマＣＶＤ法などで形成される。この絶縁
層５上には、薄膜トランジスタの半導体層４が形成され
る。この半導体層４は、アモルファスシリコンなどから
成り、例えばプラズマＣＶＤ法などで形成される。この
半導体層４上には、画素電極３に接続されるドレイン電
極３ａと画像信号配線２に接続されるソース電極２ａが
形成される。この画素電極３は、ＩＴＯなどの透明導電
膜などから成り、スパッタリング法などで形成される。
また、画像信号配線２、ソース電極２ａ、およびドレイ
ン電極３ａはアルミニウムなどから成り、真空蒸着法な
どで形成される。
などから成り、真空蒸着法などで形成される。この走査
信号配線１は、薄膜トランジスタのゲート電極も兼ね
る。この走査信号配線１上には、絶縁層５が形成され
る。この絶縁層５は、走査信号配線１と画像信号配線２
の層間絶縁層として作用したり、薄膜トランジスタのゲ
ート絶縁膜として作用する。この絶縁層５は、窒化シリ
コン（ＳｉＮx ）、二酸化シリコン（ＳｉＯ2 ）などか
ら成り、プラズマＣＶＤ法などで形成される。この絶縁
層５上には、薄膜トランジスタの半導体層４が形成され
る。この半導体層４は、アモルファスシリコンなどから
成り、例えばプラズマＣＶＤ法などで形成される。この
半導体層４上には、画素電極３に接続されるドレイン電
極３ａと画像信号配線２に接続されるソース電極２ａが
形成される。この画素電極３は、ＩＴＯなどの透明導電
膜などから成り、スパッタリング法などで形成される。
また、画像信号配線２、ソース電極２ａ、およびドレイ
ン電極３ａはアルミニウムなどから成り、真空蒸着法な
どで形成される。
【００１５】本発明に係る液晶表示装置では、走査信号
配線１上に半導体層４が形成され、この半導体層４上に
画像信号配線２から突出したソース電極２ａと画素電極
３から突出したドレイン電極３ａが形成される。したが
って、薄膜トランジスタのチャネル部７は全体としてＬ
字型形状となっている。このため、薄膜トランジスタの
ゲート・ドレイン間容量Ｃgdの発生面積は、図１に実線
の斜線で示した領域となり、図７および図９の従来の液
晶表示装置に比べて小さな面積となっている。最小線幅
８μｍ、最小線間隔６μｍとして、薄膜トランジスタを
設計した場合の薄膜トランジスタのゲート・ドレイン間
容量Ｃgdの比較を行う。
配線１上に半導体層４が形成され、この半導体層４上に
画像信号配線２から突出したソース電極２ａと画素電極
３から突出したドレイン電極３ａが形成される。したが
って、薄膜トランジスタのチャネル部７は全体としてＬ
字型形状となっている。このため、薄膜トランジスタの
ゲート・ドレイン間容量Ｃgdの発生面積は、図１に実線
の斜線で示した領域となり、図７および図９の従来の液
晶表示装置に比べて小さな面積となっている。最小線幅
８μｍ、最小線間隔６μｍとして、薄膜トランジスタを
設計した場合の薄膜トランジスタのゲート・ドレイン間
容量Ｃgdの比較を行う。
【００１６】 従来の薄膜トランンジスタ 本発明の薄膜トランジスタ チャネル形状 縦Ｉ字型（図７） 横Ｉ字型（図９） Ｌ字型 Ｃgd発生部領域 １１４μｍ2 ９５μｍ2 ５４μｍ2 Ｃgd容量値 ０．０１５ｐＦ ０．０１３ｐＦ ０．００７ｐＦ 上記値は、ゲート絶縁層の比誘電率を６、膜厚を０．４
μｍ、薄膜トランジスタのチャネル幅Ｗを６μｍ、チャ
ネル長Ｌを１８μｍとした場合である。
μｍ、薄膜トランジスタのチャネル幅Ｗを６μｍ、チャ
ネル長Ｌを１８μｍとした場合である。
【００１７】このように、本発明によれば、薄膜トラン
ジスタのチャネル部がＬ字型形状をしていることによ
り、トランジスタの能力を決めるＷ／Ｌ比が同一の場
合、チャネル部がＩ字型形状をしてる図７および図９の
従来の薄膜トランジスタに比べ、ゲート・ドレイン間の
寄生容量を約１／２にすることができる。
ジスタのチャネル部がＬ字型形状をしていることによ
り、トランジスタの能力を決めるＷ／Ｌ比が同一の場
合、チャネル部がＩ字型形状をしてる図７および図９の
従来の薄膜トランジスタに比べ、ゲート・ドレイン間の
寄生容量を約１／２にすることができる。
【００１８】
【発明の効果】以上のように、本発明に係る液晶表示装
置によれば、スイッチング用の薄膜トランジスタを走査
信号配線上に形成すると共に、この薄膜トランジスタの
チャネル部をＬ字型形状としたことから、薄膜トランジ
スタのゲート・ドレイン間の寄生容量Ｃgdを小さくで
き、このため走査信号による画素電極電圧の変動が小さ
くなり、表示画像のフリッカーや固定画像を表示した直
後に起こる画像の焼き付きを防止できる。また、薄膜ト
ランジスタのチャネル部をＬ字型形状としたことによ
り、薄膜トランジスタを走査信号配線上に形成した場合
も、薄膜トランジスタのゲート・ドレイン間の寄生容量
を小さくでき、高信頼性で開口率の大きい、明るい液晶
表示装置が実現できる。
置によれば、スイッチング用の薄膜トランジスタを走査
信号配線上に形成すると共に、この薄膜トランジスタの
チャネル部をＬ字型形状としたことから、薄膜トランジ
スタのゲート・ドレイン間の寄生容量Ｃgdを小さくで
き、このため走査信号による画素電極電圧の変動が小さ
くなり、表示画像のフリッカーや固定画像を表示した直
後に起こる画像の焼き付きを防止できる。また、薄膜ト
ランジスタのチャネル部をＬ字型形状としたことによ
り、薄膜トランジスタを走査信号配線上に形成した場合
も、薄膜トランジスタのゲート・ドレイン間の寄生容量
を小さくでき、高信頼性で開口率の大きい、明るい液晶
表示装置が実現できる。
【図１】本発明の実施例の画素スイッチング用薄膜トラ
ンジスタの拡大図である。
ンジスタの拡大図である。
【図２】図１のＡ−Ａ’線断面図である。
【図３】従来の液晶表示装置の一画素の拡大図である。
【図４】液晶表示装置の一画素の等価回路図である。
【図５】図４の各端子の信号波形である。
【図６】走査信号配線上に画素スイッチング用薄膜トラ
ンジスタを形成した場合の一画素拡大図である。
ンジスタを形成した場合の一画素拡大図である。
【図７】走査信号配線上に画素スイッチング用薄膜トラ
ンジスタを形成した場合の薄膜トランジスタの拡大図で
ある。
ンジスタを形成した場合の薄膜トランジスタの拡大図で
ある。
【図８】図７のＡ−Ａ’線断面図である。
【図９】走査信号配線上に画素スイッチング用薄膜トラ
ンジスタを形成した場合の薄膜トランジスタの拡大図で
ある。
ンジスタを形成した場合の薄膜トランジスタの拡大図で
ある。
【図１０】図９のＡ−Ａ’線断面図である。
１・・・走査信号配線、２・・・画像信号配線、３・・
・画素電極、４・・・・半導体層、５・・・絶縁層、６
・・・ガラス基板、７・・・チャネル部
・画素電極、４・・・・半導体層、５・・・絶縁層、６
・・・ガラス基板、７・・・チャネル部
Claims (1)
- 【請求項１】 複数の画像信号配線と走査信号配線とを
交差して設け、この画像信号配線と走査信号配線との各
交点に画素電極とこの画素電極に画像信号を供給する薄
膜トランジスタとをマトリックス状に設けた液晶表示装
置において、前記薄膜トランジスタを前記走査信号配線
上に形成すると共に、この薄膜トランジスタのチャネル
部をＬ字型に形成したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21376393A JPH0766419A (ja) | 1993-08-30 | 1993-08-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21376393A JPH0766419A (ja) | 1993-08-30 | 1993-08-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766419A true JPH0766419A (ja) | 1995-03-10 |
Family
ID=16644627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21376393A Pending JPH0766419A (ja) | 1993-08-30 | 1993-08-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766419A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741740A1 (fr) * | 1995-11-25 | 1997-05-30 | Lg Electronics Inc | Dispositif d'affichage a cristaux liquides a taux d'ouverture eleve |
| NL1025134C2 (nl) * | 2003-12-24 | 2005-08-26 | Lg Philips Lcd Co | Organische licht emitterende diode-inrichting van de soort met actieve matrix en daarvoor bestemde dunne-filmtransistor. |
| US7102160B1 (en) * | 1999-09-14 | 2006-09-05 | Lg.Philips Lcd Co, Ltd. | TFT LCD including a source line having an extension pattern in the channel layer |
| US7391052B2 (en) | 1999-07-16 | 2008-06-24 | Seiko Epson Corporation | TFT structure for suppressing parasitic MOSFET in active display |
| WO2015096309A1 (zh) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
-
1993
- 1993-08-30 JP JP21376393A patent/JPH0766419A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741740A1 (fr) * | 1995-11-25 | 1997-05-30 | Lg Electronics Inc | Dispositif d'affichage a cristaux liquides a taux d'ouverture eleve |
| DE19655412B4 (de) * | 1995-11-25 | 2009-05-28 | Lg Display Co., Ltd. | Flüssigkristallanzeigevorrichtung mit aktiver Matrix und Herstellverfahren |
| US7391052B2 (en) | 1999-07-16 | 2008-06-24 | Seiko Epson Corporation | TFT structure for suppressing parasitic MOSFET in active display |
| US7102160B1 (en) * | 1999-09-14 | 2006-09-05 | Lg.Philips Lcd Co, Ltd. | TFT LCD including a source line having an extension pattern in the channel layer |
| NL1025134C2 (nl) * | 2003-12-24 | 2005-08-26 | Lg Philips Lcd Co | Organische licht emitterende diode-inrichting van de soort met actieve matrix en daarvoor bestemde dunne-filmtransistor. |
| WO2015096309A1 (zh) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| US9502576B2 (en) | 2013-12-26 | 2016-11-22 | Boe Technology Group Co., Ltd. | Thin film transistor and method for manufacturing the same, array substrate, display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4955697A (en) | Liquid crystal display device and method of driving the same | |
| JP2770763B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP4902010B2 (ja) | 液晶装置 | |
| JPH10228009A (ja) | 液晶表示装置 | |
| CN101109881A (zh) | 一种液晶显示面板及其制造方法 | |
| JPH05232512A (ja) | 液晶表示装置 | |
| JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
| JPH04241326A (ja) | アクティブマトリクス基板の駆動方法 | |
| US6590550B2 (en) | Liquid crystal display device having stabilized pixel electrode potentials | |
| US6738106B1 (en) | Liquid crystal display device | |
| US6738107B2 (en) | Liquid crystal display device | |
| JPH0766419A (ja) | 液晶表示装置 | |
| KR20030075046A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3656179B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 | |
| US8059221B2 (en) | Liquid crystal display and manufacturing method of the same | |
| JP2002202493A (ja) | 液晶表示装置 | |
| JPH07175453A (ja) | 液晶表示装置 | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| JPH09244044A (ja) | 液晶表示装置 | |
| KR100885838B1 (ko) | 액정 표시 장치 | |
| KR20030058217A (ko) | 액정 표시 장치 | |
| JP2003315768A (ja) | 液晶装置の駆動方法及び表示システム | |
| JPH06258669A (ja) | 液晶表示装置 |