JPH0766635A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0766635A JPH0766635A JP5212518A JP21251893A JPH0766635A JP H0766635 A JPH0766635 A JP H0766635A JP 5212518 A JP5212518 A JP 5212518A JP 21251893 A JP21251893 A JP 21251893A JP H0766635 A JPH0766635 A JP H0766635A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- transistors
- differential amplifier
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】過大な入力電圧から保護される差動増幅装置を
実現すること。 【構成】差動増幅動作を行う一対のトランジスタと、各
々のトランジスタに電流を供給するための各々の定電流
源と、前記１対の各々のエミッタ端子間に、接続され、
ダイオードと抵抗からなる電流遮断回路と、前記電流遮
断回路に接続する定電流源とを、設けたことを特徴とす
る差動増幅回路である。
実現すること。 【構成】差動増幅動作を行う一対のトランジスタと、各
々のトランジスタに電流を供給するための各々の定電流
源と、前記１対の各々のエミッタ端子間に、接続され、
ダイオードと抵抗からなる電流遮断回路と、前記電流遮
断回路に接続する定電流源とを、設けたことを特徴とす
る差動増幅回路である。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅回路に関し、詳
しくは差動増幅回路において、入力電圧の振幅が、大き
い時にも差動トランジスタの保護が行われる差動増幅回
路に関する。
しくは差動増幅回路において、入力電圧の振幅が、大き
い時にも差動トランジスタの保護が行われる差動増幅回
路に関する。
【０００２】
【従来の技術】従来の差動増幅回路を、図４に示す。図
において１，２はトランジスタで、抵抗３，４を介して
エミッタ結合され差動動作を行う。８は定電流源で、ト
ランジスタ１，２に定電流を供給する。トランジスタ１
のベース端子に入力電圧（Ｖin）が加えられ、他方のト
ランジスタ２のベース端子はコモン電位点（接地電位
点）に提供される。
において１，２はトランジスタで、抵抗３，４を介して
エミッタ結合され差動動作を行う。８は定電流源で、ト
ランジスタ１，２に定電流を供給する。トランジスタ１
のベース端子に入力電圧（Ｖin）が加えられ、他方のト
ランジスタ２のベース端子はコモン電位点（接地電位
点）に提供される。
【０００３】このようなトランジスタの動作を図５を用
いて説明する。入力電圧（Ｖin）を横軸にとり、トラン
ジスタ１，２に流れるコレクタ電流を縦軸にとる。実線
がトランジスタ１のコレクタ電流であり、破線がトラン
ジスタ２のコレクタ電流の動作を表す。定電流源８およ
び、トランジスタの特性により、トランジスタ１，２の
コレクタ電流は、最大Ｉ0 となる。
いて説明する。入力電圧（Ｖin）を横軸にとり、トラン
ジスタ１，２に流れるコレクタ電流を縦軸にとる。実線
がトランジスタ１のコレクタ電流であり、破線がトラン
ジスタ２のコレクタ電流の動作を表す。定電流源８およ
び、トランジスタの特性により、トランジスタ１，２の
コレクタ電流は、最大Ｉ0 となる。
【０００４】従って、トランジスタ１のコレクタ電流が
Ｉ0 のとき、すなわち、入力電圧（Ｖin）が＋側に大き
い値のときは、トランジスタ２のコレクタ電流は流れ
ず、トランジスタ２は、オフになる。その結果、トラン
ジスタ２のベース−エミッタ間に逆バイアス電圧（ＮＰ
Ｎトランジスタであればエミッタ電圧がベース電圧より
も高い状態にあること）がかかり、トランジスタ２が破
壊するおそれが生じる。入力電圧（Ｖin）が負の値とし
て大きい場合も同様である。
Ｉ0 のとき、すなわち、入力電圧（Ｖin）が＋側に大き
い値のときは、トランジスタ２のコレクタ電流は流れ
ず、トランジスタ２は、オフになる。その結果、トラン
ジスタ２のベース−エミッタ間に逆バイアス電圧（ＮＰ
Ｎトランジスタであればエミッタ電圧がベース電圧より
も高い状態にあること）がかかり、トランジスタ２が破
壊するおそれが生じる。入力電圧（Ｖin）が負の値とし
て大きい場合も同様である。
【０００５】
【発明が解決しようとする課題】このため、従来の差動
増幅回路の構成であれば、入力電圧（Ｖin）の振幅の値
が制限されるという問題が発生する。本発明はこのよう
な課題を解決し、入力電圧（Ｖin）の振幅の自由度をも
つ差動増幅回路を実現することを目的とする。
増幅回路の構成であれば、入力電圧（Ｖin）の振幅の値
が制限されるという問題が発生する。本発明はこのよう
な課題を解決し、入力電圧（Ｖin）の振幅の自由度をも
つ差動増幅回路を実現することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、一方のベース
端子がコモン電位点に接続されると共に他方のベース端
子に入力が加えられコレクタを出力端子とする一対のト
ランジスタと、この一対のトランジスタのエミッタ端子
にそれぞれ抵抗を介して共通に接続されその共通接続点
に第１の定電流源が接続された一対の電流遮断用のダイ
オードと、前記一対のトタンジスタのエミッタ端子にそ
れぞれ接続された第２と第３の定電流源と、よりなる差
動増幅回路である。
端子がコモン電位点に接続されると共に他方のベース端
子に入力が加えられコレクタを出力端子とする一対のト
ランジスタと、この一対のトランジスタのエミッタ端子
にそれぞれ抵抗を介して共通に接続されその共通接続点
に第１の定電流源が接続された一対の電流遮断用のダイ
オードと、前記一対のトタンジスタのエミッタ端子にそ
れぞれ接続された第２と第３の定電流源と、よりなる差
動増幅回路である。
【０００７】
【作用】差動回路のエミッタ結合部分に、直列にダイオ
ードを接続することと定電流源回路も余分に設けること
で、差動動作にかかるトランジスタがオフしてしまうこ
とがなく、差動増幅回路における差動動作用のトランジ
スタが保護される。
ードを接続することと定電流源回路も余分に設けること
で、差動動作にかかるトランジスタがオフしてしまうこ
とがなく、差動増幅回路における差動動作用のトランジ
スタが保護される。
【０００８】
【実施例】図１は、本発明の一実施例の構成図である。
図において図４と同様のものは、同一の符号を付ける。
５，６はダイオード、７，９は定電流源である。定電流
源８はＩ01の定電流を供給し、定電流源７，９はＩ02の
定電流を供給する。ダイオード５のアノードはトランジ
スタ１のエミッタに、ダイオード６のアノードはトラン
ジスタ２のエミッタに各々接続されている。ダイオード
５，１６の各々のカソードは、抵抗３，４を介し共通に
接続され、その共通接続点は、定電流源８に接続され
る。
図において図４と同様のものは、同一の符号を付ける。
５，６はダイオード、７，９は定電流源である。定電流
源８はＩ01の定電流を供給し、定電流源７，９はＩ02の
定電流を供給する。ダイオード５のアノードはトランジ
スタ１のエミッタに、ダイオード６のアノードはトラン
ジスタ２のエミッタに各々接続されている。ダイオード
５，１６の各々のカソードは、抵抗３，４を介し共通に
接続され、その共通接続点は、定電流源８に接続され
る。
【０００９】このような構成における動作を図２、およ
び図３を用いて説明する。図２は、入力電圧（Ｖin）を
横軸にとり、トランジスタ１，２に流れるコレクタ電流
を縦軸にとったものである。実線がトランジスタ１のコ
レクタ電流であり、破線がトランジスタ２のコレクタ電
流の動作を表す。図３は、入力電圧（Ｖin）を横軸にと
り、図１に示す各々の点に生じる電圧を表したもので、
はトランジスタ１のエミッタ端子に生じる電圧、は
抵抗３と抵抗４の接続点に生じる電圧、はトランジス
タ２のエミッタ端子に生じる電圧である。
び図３を用いて説明する。図２は、入力電圧（Ｖin）を
横軸にとり、トランジスタ１，２に流れるコレクタ電流
を縦軸にとったものである。実線がトランジスタ１のコ
レクタ電流であり、破線がトランジスタ２のコレクタ電
流の動作を表す。図３は、入力電圧（Ｖin）を横軸にと
り、図１に示す各々の点に生じる電圧を表したもので、
はトランジスタ１のエミッタ端子に生じる電圧、は
抵抗３と抵抗４の接続点に生じる電圧、はトランジス
タ２のエミッタ端子に生じる電圧である。
【００１０】まず、図２について説明する。図１に示し
た差動増幅回路の動作点（入力電圧（Ｖin）＝０Ｖ）で
のトランジスタ１およびトランジスタ２の最大のコレク
タ電流は、定電流源７，８，９の関係から (1/2)×Ｉ01＋Ｉ02 となる。入力電圧（Ｖin）が＋側に大きい値のときは、
トランジスタ１のコレクタ電流は(Ｉ01＋Ｉ02)となる。
このときのトランジスタ２のコレクタ電流は（Ｉ02）と
なる。このとき、ダイオード６に逆バイアスがかかり、
ダイオード６の部分が遮断されるため、トランジスタ２
のエミッタ端子に表れる電流は定電流源９から供給され
るものだけだからである。
た差動増幅回路の動作点（入力電圧（Ｖin）＝０Ｖ）で
のトランジスタ１およびトランジスタ２の最大のコレク
タ電流は、定電流源７，８，９の関係から (1/2)×Ｉ01＋Ｉ02 となる。入力電圧（Ｖin）が＋側に大きい値のときは、
トランジスタ１のコレクタ電流は(Ｉ01＋Ｉ02)となる。
このときのトランジスタ２のコレクタ電流は（Ｉ02）と
なる。このとき、ダイオード６に逆バイアスがかかり、
ダイオード６の部分が遮断されるため、トランジスタ２
のエミッタ端子に表れる電流は定電流源９から供給され
るものだけだからである。
【００１１】図３について説明する。図において、(a)
の区間は入力電圧（Ｖin）が負の値に大きい場合、(b)
の区間は、従来例での差動動作の行われている入力電圧
（Ｖin）の範囲、(c)の区間は入力電圧（Ｖin）が正の
値に大きい場合を示す。このとき、に示すトランジス
タ１のエミッタ端子に表れる電圧は、定電流源７によっ
て、常に電流Ｉ02が供給されているので、入力電圧（Ｖ
in）からトランジスタ１のベース−エミッタ間電圧（Ｖ
BE）を引いた値となる。
の区間は入力電圧（Ｖin）が負の値に大きい場合、(b)
の区間は、従来例での差動動作の行われている入力電圧
（Ｖin）の範囲、(c)の区間は入力電圧（Ｖin）が正の
値に大きい場合を示す。このとき、に示すトランジス
タ１のエミッタ端子に表れる電圧は、定電流源７によっ
て、常に電流Ｉ02が供給されているので、入力電圧（Ｖ
in）からトランジスタ１のベース−エミッタ間電圧（Ｖ
BE）を引いた値となる。
【００１２】また、に示すトランジスタ２のエミッタ
端子に表れる電圧は、定電流源９により、電流Ｉ02が供
給されている関係上、接地電圧よりベース−エミッタ間
電圧（ＶBE）を引いた値が表れる。
端子に表れる電圧は、定電流源９により、電流Ｉ02が供
給されている関係上、接地電圧よりベース−エミッタ間
電圧（ＶBE）を引いた値が表れる。
【００１３】に示す抵抗３，４の接続点に表れる電圧
の動作について、状態を分けて説明する。入力電圧（Ｖ
in）が負の値に大きい場合である(a)の区間では、ダイ
オード５の両端には、点の値が負の値に大きいことか
らも理解されるように逆バイアスがかかる。
の動作について、状態を分けて説明する。入力電圧（Ｖ
in）が負の値に大きい場合である(a)の区間では、ダイ
オード５の両端には、点の値が負の値に大きいことか
らも理解されるように逆バイアスがかかる。
【００１４】このため、ダイオード５によって、点の
部分はトランジスタ１から切断されることになるから、
点の部分に生じる電圧はトランジスタ２のベース−エ
ミッタ間電圧（ＶBE）から、さらに、ダイオード６によ
る電圧降下分（ＶD）と抵抗４に電流が流れるための電
圧降下分に基づくものとなる。従って、点には［−Ｖ
BE−ＶD−Ｉ01×Ｒ］という一定値が表れることにな
る。
部分はトランジスタ１から切断されることになるから、
点の部分に生じる電圧はトランジスタ２のベース−エ
ミッタ間電圧（ＶBE）から、さらに、ダイオード６によ
る電圧降下分（ＶD）と抵抗４に電流が流れるための電
圧降下分に基づくものとなる。従って、点には［−Ｖ
BE−ＶD−Ｉ01×Ｒ］という一定値が表れることにな
る。
【００１５】入力電圧（Ｖin）が正の値に大きい場合で
ある(c)の区間では、ダイオード６の両端には、点の
値が正の値に大きいことからも理解されるように逆バイ
アスがかかる。
ある(c)の区間では、ダイオード６の両端には、点の
値が正の値に大きいことからも理解されるように逆バイ
アスがかかる。
【００１６】このため、ダイオード６によって、点の
部分はトランジスタ２から切断されることになるから、
点の部分に生じる電圧は、トランジスタ１のベース−
エミッタ間電圧（ＶBE）から、さらに、ダイオード６に
よる電圧降下分（ＶD）と抵抗４に電流が流れるための
電圧降下分に基づいた値となる。従って、点には［Ｖ
in−ＶBE−ＶD−Ｉ01×Ｒ］という、入力電圧（Ｖin）
から抵抗４およびダイオード６の電圧降下分を引いた値
が表れる。
部分はトランジスタ２から切断されることになるから、
点の部分に生じる電圧は、トランジスタ１のベース−
エミッタ間電圧（ＶBE）から、さらに、ダイオード６に
よる電圧降下分（ＶD）と抵抗４に電流が流れるための
電圧降下分に基づいた値となる。従って、点には［Ｖ
in−ＶBE−ＶD−Ｉ01×Ｒ］という、入力電圧（Ｖin）
から抵抗４およびダイオード６の電圧降下分を引いた値
が表れる。
【００１７】差動動作が行われる範囲(b)での入力電圧
（Ｖin）については、特に説明を要しないであろう。抵
抗３および抵抗４、ダイオード５およびダイオード６の
各々の特性が同じであれば、点に示す電圧値の半分の
傾きで、入力電圧（Ｖin）に追従して変化することにな
る。
（Ｖin）については、特に説明を要しないであろう。抵
抗３および抵抗４、ダイオード５およびダイオード６の
各々の特性が同じであれば、点に示す電圧値の半分の
傾きで、入力電圧（Ｖin）に追従して変化することにな
る。
【００１８】すなわち、点が ［Ｖ］＝［Ｖin−Ｖ
BE］で表されるとすると、 点は ［Ｖ］＝［(1/2)×Ｖin−ＶBE−ＶD−(1/2)×Ｉ01×Ｒ］ … と表されることになる。
BE］で表されるとすると、 点は ［Ｖ］＝［(1/2)×Ｖin−ＶBE−ＶD−(1/2)×Ｉ01×Ｒ］ … と表されることになる。
【００１９】なお、この場合は差動動作が行われるた
め、両トランジスタ１，２はいづれもオン状態であり破
壊のおそれはない。
め、両トランジスタ１，２はいづれもオン状態であり破
壊のおそれはない。
【００２０】このように、図２からも理解されるように
常に両トランジスタ１，２は、オン状態となるため、振
幅の大きい入力電圧（Ｖin）が入力しても破壊のおそれ
がない。
常に両トランジスタ１，２は、オン状態となるため、振
幅の大きい入力電圧（Ｖin）が入力しても破壊のおそれ
がない。
【００２１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、入力電圧（Ｖin）の振幅が大きいときでも差動増
幅のための動作を行うトランジスタが保護されるため入
力の振幅の自由度が向上する。高周波の特性のよいトラ
ンジスタでは、その構造上、ベース−エミッタ間電圧
に、逆バイアスがかかった状態での耐圧が非常に低い。
従って、ダイオードに逆バイアスをかけ、入力に対し電
圧を遮断し、直接電流を供給することで、トランジスタ
をオンさせるので、非常に有効に差動増幅回路の保護が
なされることになる。
れば、入力電圧（Ｖin）の振幅が大きいときでも差動増
幅のための動作を行うトランジスタが保護されるため入
力の振幅の自由度が向上する。高周波の特性のよいトラ
ンジスタでは、その構造上、ベース−エミッタ間電圧
に、逆バイアスがかかった状態での耐圧が非常に低い。
従って、ダイオードに逆バイアスをかけ、入力に対し電
圧を遮断し、直接電流を供給することで、トランジスタ
をオンさせるので、非常に有効に差動増幅回路の保護が
なされることになる。
【図１】本発明の一実施例の構成図である。
【図２】本発明の動作の説明図である
【図３】本発明の動作の説明図である
【図４】本発明の従来例の構成図である。
【図５】従来例の動作の説明図である
１，２ トランジスタ ３，４ 抵抗 ５，６ ダイオード ７，８，９ 定電流源
Claims (1)
- 【請求項１】一方のベース端子がコモン電位点に接続さ
れると共に他方のベース端子に入力が加えられコレクタ
を出力端子とする一対のトランジスタと、 この一対のトランジスタのエミッタ端子にそれぞれ抵抗
を介して共通に接続されその共通接続点に第１の定電流
源が接続された一対の電流遮断用のダイオードと、 前記一対のトタンジスタのエミッタ端子にそれぞれ接続
された第２と第３の定電流源と、 よりなる差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212518A JPH0766635A (ja) | 1993-08-27 | 1993-08-27 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5212518A JPH0766635A (ja) | 1993-08-27 | 1993-08-27 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766635A true JPH0766635A (ja) | 1995-03-10 |
Family
ID=16624004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5212518A Pending JPH0766635A (ja) | 1993-08-27 | 1993-08-27 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766635A (ja) |
-
1993
- 1993-08-27 JP JP5212518A patent/JPH0766635A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1181773B1 (en) | Overvoltage protection | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH01277019A (ja) | シュミット―トリガ回路 | |
| JPH0339426B2 (ja) | ||
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP2628663B2 (ja) | 電流ミラー回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPH05121969A (ja) | 入力回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPH018027Y2 (ja) | ||
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH057887B2 (ja) | ||
| JPS6150406B2 (ja) | ||
| JPH06140848A (ja) | 演算増幅器 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2674518B2 (ja) | 切換回路 | |
| JPH08237044A (ja) | プッシュプル回路 | |
| JPH0831972B2 (ja) | ガンマ補正回路 | |
| JPH06244682A (ja) | ラッチ回路 | |
| JPH09139636A (ja) | 電流ミラー回路 |