JPH0766848A - フレームデータ多重方式 - Google Patents
フレームデータ多重方式Info
- Publication number
- JPH0766848A JPH0766848A JP5232216A JP23221693A JPH0766848A JP H0766848 A JPH0766848 A JP H0766848A JP 5232216 A JP5232216 A JP 5232216A JP 23221693 A JP23221693 A JP 23221693A JP H0766848 A JPH0766848 A JP H0766848A
- Authority
- JP
- Japan
- Prior art keywords
- frame data
- frame
- line
- data
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 230000006870 function Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 ホスト装置と複数の端末装置間で、ＨＤＬＣ
手順フレームによりデータ伝送を行うフレームデータ多
重方式において、ソフトウエアに負担をかけることな
く、ハードウエアを経済的に構築する。 【構成】 複数の端末装置１ａ，１ｂ，〜１ｎがそれぞ
れ端末装置回線２ａ，２ｂ，〜２ｎでフレームデータ多
重装置７に接続し、ホスト装置１１は一本の伝送路１０
でフレームデータ多重装置７で接続する。このフレーム
データ多重装置７は、時分割多重分離回路４、ディジタ
ルシグナルプロセッサ５およびフレームバッファメモリ
回路６から構成したものである。
手順フレームによりデータ伝送を行うフレームデータ多
重方式において、ソフトウエアに負担をかけることな
く、ハードウエアを経済的に構築する。 【構成】 複数の端末装置１ａ，１ｂ，〜１ｎがそれぞ
れ端末装置回線２ａ，２ｂ，〜２ｎでフレームデータ多
重装置７に接続し、ホスト装置１１は一本の伝送路１０
でフレームデータ多重装置７で接続する。このフレーム
データ多重装置７は、時分割多重分離回路４、ディジタ
ルシグナルプロセッサ５およびフレームバッファメモリ
回路６から構成したものである。
Description
【０００１】
【産業上の利用分野】本発明は、ホスト装置と複数の端
末装置間で、ＨＤＬＣ手順フレームにより、データ伝送
を行う多重方式に関し、特に複数の端末装置のフレーム
データを一本の伝送路を用いて、多重伝送するデータフ
レーム多重方式に関する。
末装置間で、ＨＤＬＣ手順フレームにより、データ伝送
を行う多重方式に関し、特に複数の端末装置のフレーム
データを一本の伝送路を用いて、多重伝送するデータフ
レーム多重方式に関する。
【０００２】
【従来の技術】従来のフレームデータ多重方式は、複数
の端末装置のＨＤＬＣ情報を端末装置回線ごとに、フラ
グ付与／削除、０挿入／削除、およびＦＣＳ検査／付与
などの処理により終端するフレーム終端回路を設け、フ
レームのヘッド情報であるフレームアドレス情報を、端
末装置回線番号が付加されたフレームアドレス情報に付
替えることにより、データリンクレベルでフレーム多重
する方式と、ネットワークレベルで端末装置とホスト装
置間で論理コネクションを設定し、パケット多重する方
式である。
の端末装置のＨＤＬＣ情報を端末装置回線ごとに、フラ
グ付与／削除、０挿入／削除、およびＦＣＳ検査／付与
などの処理により終端するフレーム終端回路を設け、フ
レームのヘッド情報であるフレームアドレス情報を、端
末装置回線番号が付加されたフレームアドレス情報に付
替えることにより、データリンクレベルでフレーム多重
する方式と、ネットワークレベルで端末装置とホスト装
置間で論理コネクションを設定し、パケット多重する方
式である。
【０００３】また、特開平３−７０２２１号公報は、陸
上移動通信における広帯域ＴＤＭＡ（時分割多重システ
ム）方式において、複数のブランチで受信したベースバ
ンド信号の中から最大レベルを有するブランチを選択
し、この選択したブランチのレベルから複数のブランチ
のＡＧＣゲインを決定するものであり、フェージングに
強いフレーム同期を行うものである。
上移動通信における広帯域ＴＤＭＡ（時分割多重システ
ム）方式において、複数のブランチで受信したベースバ
ンド信号の中から最大レベルを有するブランチを選択
し、この選択したブランチのレベルから複数のブランチ
のＡＧＣゲインを決定するものであり、フェージングに
強いフレーム同期を行うものである。
【０００４】しかし、ホスト装置と複数の端末装置間を
一本の伝送路で接続してデータを送受信する技術は開示
されてない。
一本の伝送路で接続してデータを送受信する技術は開示
されてない。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
フレームデータ多重方式は、端末回線ごとに、フレーム
終端回路を必要とするため、（Ａ）フレーム多重装置に
収容する端末装置の台数が多くなると、フレーム終端回
路のハードウエア規模が大きくなること、（Ｂ）データ
リンクレベルで多重する方式の場合のフレームアドレス
情報の付替え処理やネットワークレベルで多重する方式
の場合のパケット多重プロトコル処理を行うソフトウエ
ア負荷が大きくなること、などという問題があった。
フレームデータ多重方式は、端末回線ごとに、フレーム
終端回路を必要とするため、（Ａ）フレーム多重装置に
収容する端末装置の台数が多くなると、フレーム終端回
路のハードウエア規模が大きくなること、（Ｂ）データ
リンクレベルで多重する方式の場合のフレームアドレス
情報の付替え処理やネットワークレベルで多重する方式
の場合のパケット多重プロトコル処理を行うソフトウエ
ア負荷が大きくなること、などという問題があった。
【０００６】本発明は、このような問題を解決するもの
で、フレームデータ多重装置は一本の伝送路に、フレー
ムの終了を検出してフレームデータの送出に先立って、
回線識別固定データを送出することにより、一本の伝送
路でホスト装置との送信を可能にすることを目的とする
ものである。
で、フレームデータ多重装置は一本の伝送路に、フレー
ムの終了を検出してフレームデータの送出に先立って、
回線識別固定データを送出することにより、一本の伝送
路でホスト装置との送信を可能にすることを目的とする
ものである。
【０００７】
【課題を解決するための手段】本発明に係るフレームデ
ータ多重方式は、複数の端末装置にそれぞれ端末装置回
線で接続し、ホスト装置に一本の伝送路で接続するフレ
ームデータ多重装置を設け、このフレームデータ多重装
置は、上記端末装置回線ごとにＨＤＬＣフレームの有無
を識別するためのフラグを検出する機能と、フラグの検
出により抽出されたフレームデータを端末装置回線ごと
に一時的にフレームバッファメモリ回路に蓄積する機能
と、フレームの終了を検出したとき、フレームデータの
送出に先立って、そのフレームデータに対応する回線識
別用アドレスを含む回線識別固定フレームデータを送信
する機能とを備えたものである。
ータ多重方式は、複数の端末装置にそれぞれ端末装置回
線で接続し、ホスト装置に一本の伝送路で接続するフレ
ームデータ多重装置を設け、このフレームデータ多重装
置は、上記端末装置回線ごとにＨＤＬＣフレームの有無
を識別するためのフラグを検出する機能と、フラグの検
出により抽出されたフレームデータを端末装置回線ごと
に一時的にフレームバッファメモリ回路に蓄積する機能
と、フレームの終了を検出したとき、フレームデータの
送出に先立って、そのフレームデータに対応する回線識
別用アドレスを含む回線識別固定フレームデータを送信
する機能とを備えたものである。
【０００８】
【作用】本発明はホスト装置と複数の端末装置間の伝送
路コストを削減することができ、しかも、ソフトウエア
に負荷をかけずに、ハードウエアを経済的に構築するこ
とができる。
路コストを削減することができ、しかも、ソフトウエア
に負荷をかけずに、ハードウエアを経済的に構築するこ
とができる。
【０００９】
【実施例】図１は本発明に係るフレームデータ多重方式
の一実施例を示すブロック図である。同図において、１
ａ，１ｂ，〜１ｎはそれぞれ端末装置であり、一例とし
て、この端末装置１ａおよび１ｂはそれぞれ端末装置回
線２ａおよび２ｂにフレームデータ３ａおよび３ｂを出
力する。
の一実施例を示すブロック図である。同図において、１
ａ，１ｂ，〜１ｎはそれぞれ端末装置であり、一例とし
て、この端末装置１ａおよび１ｂはそれぞれ端末装置回
線２ａおよび２ｂにフレームデータ３ａおよび３ｂを出
力する。
【００１０】４は時分割多重分離回路であり、この時分
割多重分離回路４は、複数の端末装置回線２ａ，２ｂ，
〜２ｎを１本のハイウェイインタフェースに変換する。
５はディジタルシグナルプロセッサであり、このディジ
タルシグナルプロセッサ５はそのマイクロプログラムに
より、複数の端末装置１ａ，１ｂ，〜１ｎのフレームを
多重処理するフレームデータ処理を行う。
割多重分離回路４は、複数の端末装置回線２ａ，２ｂ，
〜２ｎを１本のハイウェイインタフェースに変換する。
５はディジタルシグナルプロセッサであり、このディジ
タルシグナルプロセッサ５はそのマイクロプログラムに
より、複数の端末装置１ａ，１ｂ，〜１ｎのフレームを
多重処理するフレームデータ処理を行う。
【００１１】６はフレームバッファメモリ回路であり、
このフレームバッファメモリ回路６は端末装置回線２ａ
〜２ｎごとのフレームデータを一時的に蓄積する。７は
フレームデータ多重装置であり、このフレームデータ多
重装置７は上記の時分割多重分離回路４、ディジタルシ
グナルプロセッサ５、およびフレームバッファメモリ回
路６から構成し、回線識別固定フレームデータ８ａおよ
びフレームデータ９ａ、回線識別固定フレームデータ８
ｂおよびフレームデータ９ｂの順に送出する。
このフレームバッファメモリ回路６は端末装置回線２ａ
〜２ｎごとのフレームデータを一時的に蓄積する。７は
フレームデータ多重装置であり、このフレームデータ多
重装置７は上記の時分割多重分離回路４、ディジタルシ
グナルプロセッサ５、およびフレームバッファメモリ回
路６から構成し、回線識別固定フレームデータ８ａおよ
びフレームデータ９ａ、回線識別固定フレームデータ８
ｂおよびフレームデータ９ｂの順に送出する。
【００１２】１０は１本の伝送路、１１はホスト装置で
あり、このホスト装置１１はこの１本の伝送路１０によ
って上記フレームデータ多重装置７に接続し、複数の端
末装置１ａ，１ｂ，〜１ｎ間で、ＨＤＬＣ手順フレーム
によってデータ通信を行う。
あり、このホスト装置１１はこの１本の伝送路１０によ
って上記フレームデータ多重装置７に接続し、複数の端
末装置１ａ，１ｂ，〜１ｎ間で、ＨＤＬＣ手順フレーム
によってデータ通信を行う。
【００１３】次に、上記構成によるフレームデータ多重
方式の動作について、例えば端末装置１ａのフレームデ
ータ３ａと端末装置１ｂのフレームデータ３ｂがフレー
ムデータ多重装置７によって多重化されて、伝送路１０
を介してホスト装置１１へ伝送する動作について説明す
る。
方式の動作について、例えば端末装置１ａのフレームデ
ータ３ａと端末装置１ｂのフレームデータ３ｂがフレー
ムデータ多重装置７によって多重化されて、伝送路１０
を介してホスト装置１１へ伝送する動作について説明す
る。
【００１４】まず、端末装置１ａおよび端末装置１ｂ
は、それぞれフレームデータ３ａおよび３ｂをフレーム
データ多重装置７の時分割多重分離回路４に出力する。
そこで、ディジタルシグナルプロセッサ５は周期プログ
ラム処理により、時分割多重分離回路４を制御し、時分
割ハイウェイで入力するフレームデータ３ａおよび３ｂ
の有無を識別するためにフラグの検出を行う。
は、それぞれフレームデータ３ａおよび３ｂをフレーム
データ多重装置７の時分割多重分離回路４に出力する。
そこで、ディジタルシグナルプロセッサ５は周期プログ
ラム処理により、時分割多重分離回路４を制御し、時分
割ハイウェイで入力するフレームデータ３ａおよび３ｂ
の有無を識別するためにフラグの検出を行う。
【００１５】そして、フレームの始まりを検出したと
き、ＨＤＬＣフレーム受信終端処理である０削除やＦＣ
Ｓ検査を行わず、トランスペアレントにフレームバッフ
ァメモリ回路６の各端末装置回線ごとに割り当てられた
エリアへ順次蓄積する。
き、ＨＤＬＣフレーム受信終端処理である０削除やＦＣ
Ｓ検査を行わず、トランスペアレントにフレームバッフ
ァメモリ回路６の各端末装置回線ごとに割り当てられた
エリアへ順次蓄積する。
【００１６】そして、このディジタルシグナルプロセッ
サ５は、フレームの終了を検出したとき、端末装置回線
ごとに割り当てられた回線識別用アドレスを含む回線識
別固定フレームデータ８ａを送出したのち、フレームバ
ッファメモリ回路６に蓄積されているフレームデータ９
ａを伝送路１０に送出する。そして、同様に、回線識別
固定データ１０ｂおよびフレームデータ１１ｂを伝送路
１０に送出する。
サ５は、フレームの終了を検出したとき、端末装置回線
ごとに割り当てられた回線識別用アドレスを含む回線識
別固定フレームデータ８ａを送出したのち、フレームバ
ッファメモリ回路６に蓄積されているフレームデータ９
ａを伝送路１０に送出する。そして、同様に、回線識別
固定データ１０ｂおよびフレームデータ１１ｂを伝送路
１０に送出する。
【００１７】このように、ホスト装置１１へ送られるフ
レーム伝送は、ディジタルシグナルプロセッサ５でフレ
ーム終了が検出されたフレーム順に行われる。そして、
ホスト装置１１は伝送されてきた回線識別固定フレーム
データ８ａによりフレームデータ９ａが端末装置１ａの
フレームデータであることを認識することができる。
レーム伝送は、ディジタルシグナルプロセッサ５でフレ
ーム終了が検出されたフレーム順に行われる。そして、
ホスト装置１１は伝送されてきた回線識別固定フレーム
データ８ａによりフレームデータ９ａが端末装置１ａの
フレームデータであることを認識することができる。
【００１８】同様に、回線識別固定フレームデータ８ｂ
によりフレームデータ９ｂが端末装置１ｂのフレームデ
ータであることを認識することができる。なお、ホスト
装置１１から各端末装置１ａ，１ｂ，〜１ｎのフレーム
データを伝送する場合も同様に、回線識別固定フレーム
データを送信したのち、そのフレームデータを送信す
る。
によりフレームデータ９ｂが端末装置１ｂのフレームデ
ータであることを認識することができる。なお、ホスト
装置１１から各端末装置１ａ，１ｂ，〜１ｎのフレーム
データを伝送する場合も同様に、回線識別固定フレーム
データを送信したのち、そのフレームデータを送信す
る。
【００１９】このため、ディジタルシグナルプロセッサ
５にて、各端末装置回線ごとにフレームバッファメモリ
回路６へ一時蓄積し、フレーム分離されて各端末装置１
ａ，１ｂ，〜１ｎへフレームデータを伝送することがで
きる。
５にて、各端末装置回線ごとにフレームバッファメモリ
回路６へ一時蓄積し、フレーム分離されて各端末装置１
ａ，１ｂ，〜１ｎへフレームデータを伝送することがで
きる。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
係るフレームデータ多重方式によれば、複数の端末装置
にそれぞれ端末装置回線で接続し、ホスト装置に１本の
伝送路で接続するフレームデータ多重装置を設けるよう
にしたので、ホスト装置と端末装置間の伝送路コストを
削減することができる。しかも、ホスト装置側ＨＤＬＣ
終端回路を削減できるので、経済的なハードウエアで、
ソフトウエアに負荷をかけずに構築することができる効
果がある。
係るフレームデータ多重方式によれば、複数の端末装置
にそれぞれ端末装置回線で接続し、ホスト装置に１本の
伝送路で接続するフレームデータ多重装置を設けるよう
にしたので、ホスト装置と端末装置間の伝送路コストを
削減することができる。しかも、ホスト装置側ＨＤＬＣ
終端回路を削減できるので、経済的なハードウエアで、
ソフトウエアに負荷をかけずに構築することができる効
果がある。
【図１】本発明に係るフレームデータ多重方式の一実施
例を示すブロック図である。
例を示すブロック図である。
１ａ，１ｂ，〜１ｎ 端末装置 ４ 時分割多重分離回路 ５ ディジタルシグナルプロセッサ ６ フレームバッファメモリ回路 ７ フレームデータ多重装置 １０ １本の伝送路 １１ ホスト装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年６月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】本発明に係るフレームデ
ータ多重方式は、複数の端末装置にそれぞれ端末装置回
線で接続し、ホスト装置に一本の伝送路で接続するフレ
ームデータ多重装置を設け、このフレームデータ多重装
置は、上記端末装置回線ごとにＨＤＬＣフレームの有無
を識別するためのフラグを検出する機能と、フラグの検
出により抽出されたフレームデータを端末装置回線ごと
に一時的にフレームバッファメモリ回路に蓄積する機能
と、フレームの終了を検出したとき、フレームデータの
送出に先立って、そのフレームデータに対応する回線識
別用アドレスを含む回線識別固定フレームデータを送信
する機能とを備えたものである。また、フレームデータ
多重装置は、複数の端末装置にそれぞれ端末装置回線で
接続し、ホスト装置に一本の伝送路で接続する時分割多
重分離回路と、マイクロプログラムにより各端末装置の
フレームを多重処理するフレームデータ処理を行うディ
ジタルシグナルプロセッサと、端末装置回線ごとのフレ
ームデータを一時的に蓄積するフレームバッファメモリ
回路とからなるものである。
ータ多重方式は、複数の端末装置にそれぞれ端末装置回
線で接続し、ホスト装置に一本の伝送路で接続するフレ
ームデータ多重装置を設け、このフレームデータ多重装
置は、上記端末装置回線ごとにＨＤＬＣフレームの有無
を識別するためのフラグを検出する機能と、フラグの検
出により抽出されたフレームデータを端末装置回線ごと
に一時的にフレームバッファメモリ回路に蓄積する機能
と、フレームの終了を検出したとき、フレームデータの
送出に先立って、そのフレームデータに対応する回線識
別用アドレスを含む回線識別固定フレームデータを送信
する機能とを備えたものである。また、フレームデータ
多重装置は、複数の端末装置にそれぞれ端末装置回線で
接続し、ホスト装置に一本の伝送路で接続する時分割多
重分離回路と、マイクロプログラムにより各端末装置の
フレームを多重処理するフレームデータ処理を行うディ
ジタルシグナルプロセッサと、端末装置回線ごとのフレ
ームデータを一時的に蓄積するフレームバッファメモリ
回路とからなるものである。
Claims (1)
- 【請求項１】 ホスト装置と複数の端末装置間で、ＨＤ
ＬＣ手順フレームによりデータ伝送を行うフレームデー
タ多重方式において、 上記複数の端末装置にそれぞれ端末装置回線で接続し、
ホスト装置に一本の伝送路で接続するフレームデータ多
重装置を設け、このフレームデータ多重装置は、上記端
末装置回線ごとのＨＤＬＣフレームの有無を識別するた
めのフラグを検出する機能と、フラグの検出により抽出
されたフレームデータを端末装置回線ごとに一時的にフ
レームバッファメモリ回路に蓄積する機能と、フレーム
の終了を検出したとき、フレームデータの送出に先立っ
て、そのフレームデータに対応する回線識別用アドレス
を含む回線識別固定フレームデータを送信する機能とを
備えたことを特徴とするフレームデータ多重方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232216A JP2601151B2 (ja) | 1993-08-26 | 1993-08-26 | フレームデータ多重方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232216A JP2601151B2 (ja) | 1993-08-26 | 1993-08-26 | フレームデータ多重方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766848A true JPH0766848A (ja) | 1995-03-10 |
| JP2601151B2 JP2601151B2 (ja) | 1997-04-16 |
Family
ID=16935806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232216A Expired - Lifetime JP2601151B2 (ja) | 1993-08-26 | 1993-08-26 | フレームデータ多重方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601151B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012080142A1 (fr) * | 2010-12-17 | 2012-06-21 | Sagem Defense Securite | Dispositif de connexion ethernet multiple a une unite informatique et ensemble unite informatique et equipements relies ensemble |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170647A (en) * | 1981-04-13 | 1982-10-20 | Toshiba Corp | Branch control system in data transmission system |
| JPS6297449A (ja) * | 1985-10-23 | 1987-05-06 | Fujitsu Ltd | デ−タ分岐方式 |
| JPS62135043A (ja) * | 1985-12-06 | 1987-06-18 | Nec Eng Ltd | 回線切換回路 |
-
1993
- 1993-08-26 JP JP5232216A patent/JP2601151B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170647A (en) * | 1981-04-13 | 1982-10-20 | Toshiba Corp | Branch control system in data transmission system |
| JPS6297449A (ja) * | 1985-10-23 | 1987-05-06 | Fujitsu Ltd | デ−タ分岐方式 |
| JPS62135043A (ja) * | 1985-12-06 | 1987-06-18 | Nec Eng Ltd | 回線切換回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012080142A1 (fr) * | 2010-12-17 | 2012-06-21 | Sagem Defense Securite | Dispositif de connexion ethernet multiple a une unite informatique et ensemble unite informatique et equipements relies ensemble |
| FR2969336A1 (fr) * | 2010-12-17 | 2012-06-22 | Sagem Defense Securite | Dispositif de connexion ethernet multiple a une unite informatique et ensemble unite informatique et equipements relies ensemble |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2601151B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| US7050468B2 (en) | Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method | |
| US7630399B2 (en) | Apparatus and method for recognizing frame check sequence in generic framing procedure encapsulation mode | |
| US5682387A (en) | Demand assign multiplexer providiing efficient demand assign function in multimedia systems having statistical multiplexing transmission | |
| US5638356A (en) | Order wire relay method and apparatus | |
| JPH0766848A (ja) | フレームデータ多重方式 | |
| US6381249B1 (en) | Tandem pass through in a switched call | |
| KR100554170B1 (ko) | 티디엠 회선 트래픽과 아이피 데이터 트래픽을인터페이스하는 장치 및 방법 | |
| JP3341326B2 (ja) | フレーム同期方法及び伝送装置 | |
| US6452951B1 (en) | Apparatus and method of processing signaling bits of integrated services digital network signals | |
| JP3158758B2 (ja) | 端末アダプタ装置とデータ伝送方法 | |
| JP3109317B2 (ja) | フレーム振り分け多重化装置 | |
| KR920009154B1 (ko) | 광 전송장치의 절체 제어데이터 송수신 회로 및 방법 | |
| JPH0583289A (ja) | 揺らぎによる遅延時間削減方式 | |
| JP3577715B2 (ja) | Ａｔｍ通信システム及びａｔｍマルチ・リンク通信方法 | |
| JP3248461B2 (ja) | 多回線バルク伝送方式および装置 | |
| KR100595498B1 (ko) | 전송프레임 구조 | |
| JPS6238052A (ja) | Ｉｓｄｎ網モニタ方式 | |
| JP2839036B2 (ja) | 発信元判定機能付きテレビ電話装置 | |
| JP2601187B2 (ja) | データリンク制御回路 | |
| JP3330675B2 (ja) | 通信装置及び音声・画像通信装置 | |
| JPS6118243A (ja) | 音声パケツト統合圧縮方式 | |
| EP0902561A2 (en) | Band control circuit | |
| JPH11215191A (ja) | 構内交換機および音声変換方法 | |
| JPH05227246A (ja) | 動的結合用チャネルスイッチャー |