JPH0767083B2 - パルスカウント方式 - Google Patents

Description

【発明の詳細な説明】 ［概要］ 本発明は、パルスをカウントするパルスカウンタのカウ
ント値を周期的に読取って処理を行う場合、エンドレス
方式で動作するカウンタのオーバーフローを記憶するレ
ジスタを設け、処理装置からの読取り指令により、パル
スカウンタの出力とレジスタの出力を読み出すと共にレ
ジスタをリセットすることにより、処理装置の障害発生
による周期的な読取りの中断があっても処理装置の動作
再開時に誤ったカウント値の読取りを防止するものであ
る。

［産業上の利用分野］ 本発明は、センサや各種の変量を検出する装置からのパ
ルス出力をカウントして計測、制御等の処理を行う装置
におけるパルスカウント方式に関する。

［従来の技術］ センサ等の各種設備からのパルス出力をカウントして計
測処理する装置において、処理装置が停電等により処理
ができない状態になった場合にもパルス入力のカウント
を継続して行うことが要求される場合が多い。

この場合、従来はパルスカウンタのみをバッテリで給電
し、パルスのカウントを行い、復電時に処理装置がこの
カウンタの値を読取る方法が、一般に採用されている。

従来のパルスカウント方式のブロック構成と動作説明図
を第３図に示す。

第３図の（１）と（４）において、30はパルスカウン
タ、31は処理装置、32はゲート回路、33は読取り信号、
34はパルスカウンタのカウント値の出力線（バス）を表
す。

従来のパルスカウント方式としては、第３図の（１）に
示す読取りリセット方式と（４）に示すエンドレス方式
がある。

読取りリセット方式は第３図の（２）と（３）にしめす
ように、処理装置31からの読取り信号33が発生する毎に
ゲート回路32が開き、パルスカウンタ30のカウント値の
出力線34の信号が処理装置31に入力すると共にリセット
端子Ｒにも読取り信号33が与えられることにより、パル
スカウンタ30はリセットされる。

また、エンドレス方式は、第３図の（５）と（６）に示
すように、処理装置31からの読取り信号33が発生する毎
にゲート回路32が開き、パルスカウンタ30のカウント値
の出力線34の信号を処理装置31に供給する動作を行う点
は上記の読取りリセット方式と同じであるが、パルスカ
ウンタ30は読取り時にはリセットされずそのままカウン
トを継続し、最大カウント値を越えてオーバーフローし
た時に“0"に戻るものである。

［発明が解決しようとする問題点］ 従来例の方式のうち、読取りリセット方式は、処理装置
が読込むたびにパルスカウンタをリセットするので、１
回読込んでから次の読込みまでのカウント値が直読でき
るという利点はあるが、カウント値の読込み中に処理装
置に停電等の異常状態が発生した場合には、処理装置が
読込んではいないのにカウンタのみリセットされるとい
う欠点があった。

また、エンドレス方式は、停電等により処理装置が停止
し、カウンタのみが動作してカウンタが一周以上の値に
なってから復電した時、一周した分の値を読取れないこ
とが問題点となっている。例えば、８ビット＝256をカ
ウントするパルスカウンタで、停電中に256以上のパル
スが入ってきた場合、復電した時このカウンタの出力を
読取っても、一周以上しているか否かが判定できないと
いう問題である。

［問題点を解決するための手段］ 本発明は、上記の問題点を解決するため、エンドレス方
式で動作するカウンタのオーバーフローを記憶するレジ
スタを設け、処理装置からの読取り信号により、パルス
カウンタの出力とレジスタの出力を読出すと共にレジス
タをリセットすることにより、処理装置の障害発生によ
る周期的な読取りの中断があっても処理装置の動作再開
時に誤ったカウント値の読取りを防止するものである。

本発明の原理的構成を第１図に示す。

第１図において、10はパルスカウンタ、11はレジスタ、
12,13はゲート回路、14は処理装置、15はパルスカウン
タの出力線、16はパルスカウンタのオーバーフロー出力
線、17はレジスタ11の出力線、18は読取り信号線を表
す。

［作用］ パルスカウンタ10は、パルス入力を受けてカウント動作
を行い、オーバーフローが生じると出力線16からレジス
タ11に供給され計数して記憶される。

処理装置14は，パルスカウンタ10のパルス入力をカウン
トして最大カウント値をカウントするのに要する時間よ
りも短い一定の周期で発生する読取り信号を読取り信号
線18に発生してゲート回路12,13を駆動し、ゲートを開
く。これにより、パルスカウンタ10とレジスタ11の出力
が夫々処理装置に入力され、処理装置において処理が行
われる。

また、この読取り動作と並行してレジスタ11は読取り信
号をリセット端子に受けてリセットされる。なお、実際
は、ゲート回路12が開になって出力線17の信号が出力さ
れた直後にレジスタはリセットされる。

［実施例］ 本発明の実施例の構成を第２図（ａ）に示す。

第２図（ａ）において、20はパルスカウンタ、21,22は
オーバーフロー信号を計数して保持するレジスタ、23,2
4はゲート回路、25は処理部（CPU）、26はメモリ、27は
論理回路、28は読取り信号線を表す。

この実施例の動作を第２図（ｂ）の動作説明図をもちい
て説明する。

なお，処理部（CPU）25から読取り信号線28に発生する
読取り信号の周期は，パルスカウンタ20がパルス入力を
カウントして最大カウント値をカウントするのに要する
時間よりも短い。

パルスカウンタ20はｎビットのエンドレスカウンタであ
り、その最大のカウント値であるオール“1"になると、
次のパルス入力で自動的にオール“0"となり、同時にオ
ーバーフロー信号を発生するものである。

以下に動作を説明する。

先ず、第２図（ｂ）の（イ）の場合、パルスカウンタ20
がオーバーフローする前に２回の読取りが行われ、始め
の読取りにより値“m"が読取られ、次の読取りによ
り値“n"が読取られる。処理部25は前回に読んだ値
（ｍ）をメモリ26に保持しているので、今回読んだ値
（ｎ）からその値（ｍ）を減算（ｎ−ｍ）して、から
までのパルス数を知ることができる。

次に、第２図（ｂ）の（ロ）の場合は、パルスカウンタ
20が最初の読取りの後にオーバーフローが１回発生し
てその後、処理部25が読取り信号を発した場合である。
このオーバーフローが発生した時は、レジスタ22のフラ
グQ2はオフ（０出力）であるから、オーバーフロー信号
が論理回路27をかいしてレジスタ21に与えられセット状
態にし、フラグQ1をオン（１出力）にする。この状態で
読取りが行われると、値ｎが読取られ同時にレジスタ
21はリセットされフラグQ1はオフになる。

この場合、処理部25は次の計算によりパルスカウント値
を知ることができる。但し、Ｌはパルスカウンタ20の最
大値である。

ｍ＞ｎのとき パルス数＝Ｌ−（ｍ−ｎ） ｍ≦ｎのとき パルス数＝Ｌ＋（ｎ−ｍ） 次に、第２図（ｂ）の（ハ）に示すように、最初の読取
りの後、処理部25に停電等の障害が発生してその後復
電して読取りを行うまでの間に、オーバーフローが２
回以上発生した場合は、２度目のオーバーフローにより
レジスタ22がセットされる。レジスタ22がセットされる
とその出力が論理回路27へ第２図に示すように禁止入力
として供給されているので、それ以降は、オーバーフロ
ー信号が発生してもレジスタ21へ入力されない。この場
合、処理部25はレジスタ22のフラグQ2がオンであること
を検出することにより、その時の読取りカウント値は使
用出来ない（信用できない）ものと判定して処理する。

［発明の効果］ このように、前回の読取りの後、処理部に停電等の障害
が発生しても、パルスカウンタ20のオーバーフローが１
回発生している期間内に次の読取りを行えば、正しいカ
ウント値を知ることができ、オーバーフローが２回以上
発生した場合にも、レジスタの出力によりその時のカウ
ント値が不正確であることが表示される。

そして、本発明によれば、エンドレス方式の長所も生か
して比較的に簡単な構成によりオーバーフローの検出と
読取りを実現することができる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図（ａ）は
本発明の実施例の構成を示す図、第２図（ｂ）は実施例
の動作説明図、第３図は従来例の構成と動作説明図であ
る。 第１図中、 10:パルスカウンタ 11:レジスタ 12,13:ゲート回路 14:処理装置 15:パルスカウンタの出力線 16:オーバーフロー出力線 17:レジスタ11の出力線 18:読取り信号線

Claims (1)

【特許請求の範囲】
1. 【請求項１】パルス出力のカウンタ値を周期的に処理装
   置が読取って処理を行うためのパルスカウント方式にお
   いて， パルス出力をカウントして最大カウント値の次にオーバ
   ーフロー出力を発生してリセットされるエンドレス方式
   のパルスカウンタ（10）と， 前記パルスカウンタのオーバーフロー出力を論理回路を
   介して入力され，オーバーフロー出力の発生回数が１回
   か２回以上かを記憶保持し，前記処理装置からの読取り
   信号（18）によりリセットされる各オーバーフローの回
   数に対応して設けられた２段のレジスタ（11）と， 前記論理回路の他方の入力には，前記レジスタの２段目
   の出力を禁止入力として供給され， 前記パルスカウンタの計数状態出力及びレジスタの状態
   出力を，前記パルスカウンタの最大カウント値をカウン
   トする時間より短い周期で発生する処理装置（14）から
   の読取り信号により前記処理装置へ接続するバスへ出力
   するゲート回路（12,13）を備え， 前記処理装置は，読取られたレジスタの状態出力とパル
   スカウンタの前回と今回の計数状態出力に基づいてパル
   スのカウント数を判別し， 前記処理装置の電源障害等により読取りを中断して前記
   障害が回復した後に読取りが行われると，前記処理装置
   は，前記レジスタの状態出力を判別し,2段目のレジスタ
   がセットされてない場合は上記通常のパルスのカウント
   数を判別し，セットされている場合は読取ったカウンタ
   の値を使用しない処理をすることを特徴とするパルスカ
   ウント方式。