JPH0767087B2

JPH0767087B2 - エラ−訂正装置

Info

Publication number: JPH0767087B2
Application number: JP58046796A
Authority: JP
Inventors: 恒雄古谷; 克弥堀
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-03-19
Filing date: 1983-03-19
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPS59172853A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は，デイジタル情報信号を記録媒体，光フアイ
バーなどの伝送路を介して伝送する場合に適用されるエ
ラー訂正装置に関する。

「背景技術とその問題点」光学式のデイジタルオーデイオデイスク（コンパクトデ
イスクと称される）には，デイジタルオーデイオ信号か
らなるメインチヤンネルと制御用，表示用などのデータ
からなるサブチヤンネルとがスパイラル状の信号トラツ
クに記録される。メインチヤンネルとサブチヤンネルと
の各々でエラー訂正符号化の処理が行なわれる。サブチ
ヤンネルには,P,Q,R,S,T,U,V,Wと称される８チヤンネル
が定められている。このうちのＰチヤンネル及びＱチヤ
ンネルは，コンパクトデイスクの再生時のプログラムの
選択に用いられ，残りのＲ〜Ｗの６チヤンネルには，表
示用のデータ或いは音声データが挿入される。例えばメ
インチヤンネルに記録されている音楽の作曲者，演奏者
などを解説するためのデータがＲ〜Ｗの６チヤンネルに
記録される。

このサブチヤンネルのデータには，実際に記録されてい
るデータの種類を表わしたり，サブチヤンネルのデータ
を処理するためのインストラクシヨンなどの制御データ
が含まれている。この制御データは，サブチヤンネルの
表示又はオーデイオデータを正しく処理するうえで必要
であり，その重要度は，表示又はオーデイオデータと比
して高く，したがつて，再生時に，この制御データにエ
ラーが含まれることをなるべく防止する必要がある。例
えば制御データの１ビツトでもエラーになると，表示用
のデータがオーデイオデータとして誤まつて処理され，
スピーカから異常音が発生する事態が生じる。

このコンパクトデイスクのサブチヤンネルのデータに限
らず，伝送されるデータの種類が同一でない場合があ
る。例えば既存の電話回線網，光伝送路を用いて，家庭
用のテレビ受像機を表示装置として用いるビデオテツク
スシステムにおいては，図形情報を伝送するのに，基本
要素を表わすコマンド以外に特殊コマンドとしてコント
ロールコマンドが用いられる場合がある。

「発明の目的」この発明は，同一の伝送路を通じて伝送されるデータ中
に異なる種類のデータが含まれる場合に，より重要なデ
ータに対しては，それ以外のデータと共に共通にエラー
検出又はエラー訂正の処理がされると共に，独自のエラ
ー検出又はエラー訂正の処理がされている場合のエラー
訂正復号の処理を行なうエラー訂正装置を提案するもの
である。

「発明の概要」この発明は，第１の情報を有するｎ個のシンボル（又は
ビツト，同じ）及び第２の情報を有するｍ個のシンボル
のデータに対し，ｎ個のシンボルに対するｋ個のシンボルの冗長コードを
発生する第１のエラー訂正コードのエンコードプロセス
と，（ｎ＋ｋ＋ｍ）個のシンボルに対する１個のシンボルの
冗長コードを発生する第２のエラー検出コード又はエラ
ー訂正コードのエンコードプロセスと，からなるエラー訂正符号化の処理で得られた（ｎ＋ｋ＋
ｍ＋１）個のシンボルのデータのエラー訂正装置であっ
て，（ｎ＋ｋ＋ｍ＋１）個のシンボルが供給され，少なくと
も，エラー検出を行なうことにより，エラーシンボルの
個数（０を含む）及びエラーロケーシヨンを示すフラツ
グ信号を発生する第２のエラー検出コード又はエラー訂
正コードの第１の復号器と，第１の復号器により検出または訂正された（ｎ＋ｋ）個
のシンボルが供給され，フラツグ信号を用いてエラー訂
正を行なう第１のエラー訂正コードの第２の復号器とを有するエラー訂正装置である。

「実施例」この発明の一実施例は，コンパクトデイスクのサブチヤ
ンネルのデータのエラー訂正装置に対してこの発明を適
用したものである。

コンパクトデイスクに記録される信号のデータ構成につ
いて第１図及び第２図を参照して説明する。

第１図は，コンパクトデイスクに記録されているデータ
ストリームを示すものである。記録データの588ビツト
を１フレームとし，この１フレーム毎に特定のビツトパ
ターンのフレーム同期パルスFSが先頭に付加されてい
る。フレーム同期パルスFSの後には,3ビツトの直流分抑
圧ビツトRBが設けられ，更に，その後に各々が14ビツト
の０〜32番のデータビツトDBと,3ビツトの直流分抑圧ビ
ツトRBとが交互に設けられている。このデータビツトDB
のうちで０番目のものは，サブコーデイング信号あるい
はユーザーズビツトと呼ばれ，デイスクの再生制御，関
連する情報の表示などに使用されるものである。１〜1
2,17〜28番目のデータビツトDBは，メインチヤンネルの
オーデイオデータに割当てられ，残る13〜16,29〜32番
目のデータビツトDBは，メインチヤンネルのエラー訂正
コードのパリテイデータに割当てられる。各データビツ
トDBは，記録時に８−14変換により８ビツトのデータが
14ビツトに変換されたものである。

上述のデイジタル信号の98フレームが１ブロツクと呼ば
れ，この１ブロツク単位で各種の処理が行なわれてい
る。

第２図は，直流分抑圧ビツトを除き，各データビツトDB
を８ビツトとして,1ブロツク（98フレーム）を順に並列
に並べた状態を示す。０及び１のフレームのサブコーデ
イング信号Ｐ〜Ｗは，所定のビツトパターンであるシン
クパターンを形成している。また,Qチヤンネルに関して
は,98フレームのうちの終端側の16フレームにエラー検
出用のCRCコードが挿入されている。

Ｐチヤンネルは，ポーズ及び音楽を示すフラツグであつ
て，音楽で低レベル，ポーズで高レベルとされ，リード
アウト区間で2Hz周期のパルスとされる。したがつて，
このＰチヤンネルの検出及び計数を行なうことによつ
て，指定された音楽を選択して再生することが可能とな
る。Ｑチヤンネルは，同種の制御をより複雑に行なうこ
とができ，例えばＱチヤンネルの情報をデイスク再生装
置に設けられたマイクロコンピユータに取り込んで，音
楽の再生途中でも直ちに他の音楽の再生に移行するなど
のランダム選曲を行なうことができる。これ以外のＲチ
ヤンネル〜Ｗチヤンネルは，デイスクに記録されている
曲の作詞者，作曲者，その解説，詩などを表示したり，
音声で解説するために用いられる。

また，この１ブロツクのうちのシンクパターン及びＰチ
ヤンネル,Qチヤンネルを除く,69フレームのデータがパ
ケツトとされる。第３図Ａに示すように，この（６×9
6）ビツトのパケツトは，更に,24シンボルずつの４個の
パツクに分割される。各パツクの最初のシンボルがコマ
ンドであつて，その次の19シンボルがデータであつて，
残りの４シンボルが各パツクのエラー訂正コードのパリ
テイである。このコマンドは，第３図Ｂに示すように,3
ビツトのモードと３ビツトのアイテムからなる６ビツト
のものである。

モードの３ビツトが表わす情報は，次のように定められ
ている。

（000）：ゼロモード（001）：グラフイツクモード（010）：静止画モード（011）：スピーチモードアイテムの３ビツトは，上述の各動作モードのより細か
な動作モードの情報を表わす。ゼロモードは，サブコー
デイング信号のＲ〜Ｗチヤンネルに対して，全く情報を
記録していない場合である。つまり，このゼロモードで
は，第４図に示されるように，モード及びアイテムの６
ビツトを始めとして，パツク中の全てのビツトが０とさ
れる。

また，モードの３ビツトが（001）とされるグラフイツ
クモードでは，第４図に示すように，各パツクのデータ
が配される。このグラフイツクモードで，文字，文章な
どのフオントのグラフイツクを行なう場合に，アイテム
の３ビツトが（001）とされ，表示装置の表示領域全体
のデータを制御するフルグラフイツクの場合に，アイテ
ムの３ビツトが（010）とされる。このグラフイツクモ
ードの各パツクの第２番目のシンボルがインストラクシ
ヨンとされる。このインストラクシヨンは，モード及び
アイテムからなるコマンドで規定される動作モード中
で，必要とされる制御用の指令を与えるものである。

このグラフイツクモードのコマンド及びインストラクシ
ヨンの２個のシンボルに対してエラー訂正符号化の処理
がなされ，その結果の２個のシンボルのパリテイが付加
される。また，パツク中の16個のシンボルがデータ領域
とされる。そして，パツク中の計20個のシンボルに対し
てエラー訂正符号化の処理がなされ，その結果の４個の
シンボルのパリテイが付加される。

静止画モード或いはサウンドモードにおいても，所定の
コマンド及びインストラクシヨンが用いられる場合に
は，上述と同様にエラー訂正符号化の処理がなされる。

グラフイツクモードのフオントグラフイツクについてよ
り詳細に説明すると，表示画面中の使用される領域は，
スクリーン領域と呼ばれ，それ以外の領域がボーダー
（BORDER）領域と呼ばれる。また，表示装置としては，
第５図Ａに示すラインデイスプレイと第５図Ｂに示すCR
Tデイスプレイとの何れかを用いる。

ラインデイスプレイのスクリーン領域は,0及び１の２個
の行アドレス（ROW）と０〜39の40個の列アドレス（COL
UMN）とによつてフオントの位置が指定されるもので，
各フオントがパツクのデータによつて規定される。１個
のフオントは，（６×12）画素からなるものである。ア
ルフアベツトの表示の場合は，（６×12）画素で充分で
あるが，日本語（特に漢字）の表示の場合は，（24×2
4）画素でもつて,1個の文字の表示が行なわれる。

また,CRTデイスプレイのスクリーン領域は，ラインデイ
スプレイを８個並べた大きさとされている。したがつ
て,0〜15の行アドレスと０〜39の列アドレスとによつて
位置が指定されるものである。

上述のラインデイスプレイ又はCRTデイスプレイのスク
リーン領域に表示されるフオントの前景の色又はその背
景の色は,R（レツド）,G（グリーン）,B（ブルー）の各
成分と対応する３ビツトによつて指定される。第６図は
３ビツトで表現される色を示すカラーテーブルである。

フオントグラフイツクのインストラクシヨン（R S T U
V Wの６ビツト）は，次のように規定される。

１＝000001:プリセツトスクリーン２＝000010:プリセツトボーダ４＝000100:ライトフオント（フラツシユ無し）５＝000101:ライトフオント（フラツシユ有り）８＝001000:ラインデイスプレイ上で所定の行をスクロ
ールレフト 16＝010000:CRTデイスプレイ上で所定の行をスクロール
レフト 17＝010001:CRTデイスプレイ上で所定の列をスクロール
アツプ 18＝010010:CRTデイスプレイ上でスクロールレフト 19＝010011:CRTデイスプレイ上でスクロールライト 20＝010100:CRTデイスプレイ上でスクロールアツプ上述のインストラクシヨンで，プリセツトスクリーン又
はプリセツトボーダ（インストラクシヨン１又は２）の
場合には,1パツク中の４番目のシンボルから19番目のシ
ンボルからなるデータ領域は，第７図Ａに示すように,4
番目のシンボル中の（RST）の３ビツトが色を指定する
データ（COLOR）とされ，それ以外が全て０とされる。
プリセツトスクリーン（インストラクシヨン１）は，ラ
インデイスプレイ及びCRTデイスプレイのスクリーン領
域を指定された色にプリセツトする。プリセツトボーダ
（インストラクシヨン２）は，ラインデイスプレイ及び
CRTデイスプレイのボーダー領域を指定された色にプリ
セツトする。

ライトフオント（インストラクシヨン４）の場合のパツ
ク中のデータ領域は，第７図Ｂに示すフオーマツトとさ
れる。３ビツト（COL0）は，フオント中の背景の色を指
定し，（COL1）は，前景の色を指定する。RL及びCOLUMN
−Ｌは，ラインデイスプレイ上のフオントのアドレスで
ある。ROM−Ｃ及びCOLUMN−Ｃは,CRTデイスプレイ上の
フオントのアドレスである。パツクのデータ領域の（６
×16）ビツトがフオントの画素のデータであり,yで示す
ものがフオント中の左側のトツプの画素であり,zで示す
ものがフオント中の右側の一番下の画素である。画素が
０の時には，背景色とされ，これが１の時には，前景色
とされる。また，ライトフオント（フラツシユ有）（イ
ンストラクシヨン５）の時のフオントは，前景色と背景
色とを交互に切替える。

また，インストラクシヨン８及びインストラクシヨン16
は，指定された行を１個のアドレスだけ左へシフトさせ
る。インストラクシヨン17は，指定された列を１個のア
ドレスだけ右へシフトさせる。インストラクシヨン18
は,CRTデイスプレイ上の全てのフオントを１個のアドレ
スだけ左へシフトさせる。インストラクシヨン19は,CRT
デイスプレイ上の全てのフオントを１個のアドレスだけ
右へシフトさせる。インストラクシヨン20は,CRTデイス
プレイ上の全てのフオントを１個のアドレスだけ上へシ
フトさせる。これらのインストラクシヨンと対応して，
図示せずも，パツクのデータ領域が所定のフオーマツト
とされる。

上述のサブコーデイング信号に関するエラー訂正符号に
ついて説明する。（６×24）ビツトのパツクに対するエ
ラー訂正符号として，（24,20）リードソロモン符号が
用いられる。このリードソロモン符号は,GF（2⁶）（但
し,GFはガロア体）上で多項式が（Ｐ（Ｘ）＝X⁶＋Ｘ＋
１）のものである。このリードソロモン符号のパリテイ
検査行列Hpは，第８図に示すものが用いられる。GF
（2⁶）上の原始元ａはａ＝〔000010〕のものである。

また，再生データの１パツクを第８図に示すように再生
データ行列Vpで表わす。24シンボルの夫々に対して付さ
れたサフイツクスは，サブコーデイング信号のシンボル
番号を示し，このサフイツクス中のｎは，パツクの番号
を意味している。S_24nは，コマンドであり,S_24n+1は，
インストラクシヨンであり,Q_24n+2及びQ_24n+3は，この
コマンド及びインストラクシヨンに対するパリテイシン
ボルであり,P_24n+20,P_24n+21,P_24n+22,P_24n+23は，前述
のようなパツクのパリテイシンボルである。この４個の
シンボルのパリテイは，（Hp・Vp＝０）を満足するもの
である。

コマンド及びインストラクシヨンに対するエラー訂正符
号として，（4,2）リードソロモン符号が用いられる。
このリードソロモン符号は,GF（2⁶）上で多項式が（Ｐ
（Ｘ）＝X⁶＋Ｘ＋１）のものである。パリテイ検査行列
Hq及び再生データ行列Vqは，第９図に示すものである。
GF（2⁶）上の原始元ａはａ＝〔000010〕のものである。パリテイシンボルQ_24n+2及びQ_24n+3は，
（Hq・Vq＝０）を満足するものである。この一実施例
は，（ｎ＝２）（ｋ＝２）（ｍ＝16）（ｌ＝４）の場合
である。

４個のＰパリテイシンボルを含むリードソロモン符号
は,1個及び２個のシンボルエラーを訂正し,3個以上のシ
ンボルエラーを検出することが可能である。また,2個の
Ｑシンボルを含むリードソロモン符号は,1個のシンボル
エラーを訂正し,2個以上のシンボルエラーを検出するこ
とが可能である。

第10図は，コンパクトデイスクに記録されるデータを形
成するための基本的構成を示す。第10図において,1及び
２は，ステレオなど２チヤンネルのオーデイオ信号がテ
ープレコーダなどのソースから供給される入力端子を示
す。各チヤンネルのオーデイオ信号がローパスフイルタ
３及び４を介してサンプルホールド回路５及び６に供給
され，更に,A/Dコンバータ７及び８によつて１サンプル
が16ビツトに変換される。この２チヤンネルのオーデイ
オPCM信号がマルチプレクサ９によつて１チヤンネルの
ものに変換されて，エラー訂正エンコーダ10に供給され
る。

エラー訂正エンコーダ10では，オーデイオPCM信号をク
ロスインターリーブ処理してリードソロモン符号による
エラー訂正可能な符号化がなされる。クロスインターリ
ーブ処理は，各シンボルが異なる２個のエラー訂正符号
系列に含まれるように，データの順序を並び変えるもの
である。このエラー訂正エンコーダ10の出力がマルチプ
レクサ11に供給される。

また，サブコーデイング信号のＰチヤンネル及びＱチヤ
ンネルに関するエンコーダ12とＲチヤンネル〜Ｗチヤン
ネルに関するエンコーダ13とが設けられ，これらの出力
がマルチプレクサ14によつて合成され，マルチプレクサ
11に供給される。マルチプレクサ11の出力は，デイジタ
ル変調回路15に供給され，（８→14）変換の変調を受け
る。この場合，同期信号発生回路16からのフレームシン
クが混合され，出力端子17に取り出される。Ｐチヤンネ
ル及びＱチヤンネルに関するエンコーダ12は,Qチヤンネ
ルに対して16ビツトのCRCコードを付加する構成とされ,
Rチヤンネル〜Ｗチヤンネルに関するエンコーダ13は，
リードソロモン符号及びインターリーブを用いたエラー
訂正符号化を行なうものである。

また，サンプルホールド回路5,6,A/Dコンバータ7,8,マ
ルチプレクサ9,11,14などの各回路に対して，タイミン
グ発生回路18で形成されたクロツクパルス，タイミング
信号が供給される。19は，マスタークロツクを発生する
ための発振器である。

第11図は，コンパクトデイスクの再生信号を処理するた
めの再生系の構成を示し,20で示す入力端子に光学的に
コンパクトデイスクから再生された信号が供給される。

この再生信号が波形整形回路21を介してデイジタル復調
回路22,クロツク再生回路23及び同期検出回路24に供給
される。PLLの構成のクロツク再生回路23によつて，再
生データと同期したビツトクロツクが取り出される。ま
た，同期検出回路24は，フレームシンクを検出すると共
に，再生データと同期するタイミング信号を発生する構
成とされており，再生系の各回路に対して所定のタイミ
ング信号を供給する。

デイジタル復調回路22の出力のうちで，メインチヤンネ
ルのデータがエラー訂正回路25においてエラー検出，エ
ラー訂正及び補間の処理を受ける。また，サブコーデイ
ング信号がデコーダ33においてエラー検出及びエラー訂
正の処理を受ける。

エラー訂正回路25の出力がデマルチプレクサ26に供給さ
れ,2つのチヤンネルに分けられ，各チヤンネル毎に,D/A
コンバータ27,28とローパスフイルタ29,30を介され，出
力端子31,32に各チヤンネルの再生オーデイオ信号が現
れる。

また，デコーダ33から得られるサブコーデイング信号の
Ｐチヤンネル及びＱチヤンネルのデータがマイクロコン
ピユータによるシステムコントロール34に供給され，頭
出し動作，ランダム選曲などの動作を行なうのに用いら
れる。Ｑチヤンネルに含まれているタイムコードが表示
部35に供給されて表示される。

また,Rチヤンネル〜Ｗチヤンネルに含まれている表示デ
ータがD/Aコンバータ36によりアナログ化され，ローパ
スフイルタ37を介して出力端子38に取り出される。この
表示信号は,CRTデイスプレイに供給される。更に,Rチヤ
ンネル〜Ｗチヤンネルに含まれている曲の解説などのオ
ーデイオデータは,D/Aコンバータ39及びローパスフイル
タ40を介して出力端子41に取り出され，図示せずも低周
波アンプを介してスピーカに供給される。

Ｒチヤンネル〜Ｗチヤンネルに関するエンコーダ13は，
第12図に示すエラー訂正エンコーダを備えている。

エラー訂正エンコーダは，破線で示すように，前述の
（4,2）リードソロモン符号のＱパリテイ発生器51と，
前述の（24,20）リードソロモン符号のＰパリテイ発生
器52と，インターリーブ回路53とから構成されている。
このエラー訂正エンコーダには,n番目のパツクのS_24n,S
_24n+1,S_24n+4〜S_24n+19の計18個のシンボルが入力され
る。

２個のシンボルS_24n,S_24n+1がＱパリテイ発生器51に供
給され,Q_24n+2,Q_24n+3のパリテイシンボルが発生する。
このＱパリテイを含む20個のシンボルがＰパリテイ発生
器52に入力され,4個のパリテイシンボルが発生する。こ
のＰパリテイ発生器52から出力される24個のシンボルが
インターリーブ回路53に供給される。

インターリーブ回路53は,RAM及びそのアドレスコントロ
ーラで構成され，ライトアドレス及びリードアドレスを
制御することにより，入力データの各シンボルに対して
所定の遅延量が付加された出力データを発生する。第12
図では，各シンボルに対して所定の遅延量を与える手段
を理解の容易のために複数の遅延素子として表わしてい
る。この遅延素子としては,1パツク（24シンボル）の遅
延量を与えるための遅延素子61,71,81と２パツクの遅延
量を与えるための遅延素子62,72,82と３パツクの遅延量
の遅延素子63,73,83と４パツクの遅延量の遅延素子64,7
4,84と５パツクの遅延量の遅延素子65,75,85と６パツク
の遅延量の遅延素子66,76,86と７パツクの遅延量の遅延
素子67,77,87とが用いられる。また，遅延素子が挿入さ
れていないシンボルに関しては，遅延量が０である。こ
のように,0〜７パツクの８通りの遅延量の組が３個設け
られている。

このインターリーブ回路53は，第13図に示すようなイン
ターリーブを行なう。入力データ系列の連続する８個の
パツクと，これと同一の長さの出力データ系列が第10図
に平行して示されている。入力データ系列の最初の１パ
ツク（斜線領域で示す）に注目すると，このパツク中の
24個のシンボルが出力データ系列において８シンボル又
は９シンボルの距離だけ離れた位置に分散される。出力
データ系列を８シンボルの間隔で等分すると，最初から
３番目までの８シンボルの各組の先頭のシンボルとして
注目しているパツクの３個のシンボルが配される。４番
目から６番目までの８シンボルの各組の第２番目のシン
ボルとして，上記パツクの３個のシンボルが配される。

以下，同様にして,8シンボルの組の３個毎に１シンボル
ずっずれた位置に上記パツクの３個のシンボルが配され
る。したがつて，第13図に示される出力データ系列中の
最後の８シンボルの３個の組には，各組の第８番目のシ
ンボルとして上記パツクの３個のシンボルが配される。
この８シンボルの組の３個からなる24個のシンボル中で
は，上記パツクのシンボルが８シンボルずつの距離で配
置される。また,8シンボルの３個の組の境界では,1シン
ボルのずれがあるため,9シンボルの距離が存在する。

また,8シンボルの組の中で，上記パツクのシンボルの位
置より前に生じた位置には，上記パツクより後のタイミ
ングの複数のパツクのシンボルが上記パツクと同様にイ
ンターリーブされて配される。更に,8シンボルの組の中
で，上記パツクのシンボルの位置より後の位置には，上
記パツクより前のタイミングの複数のパツクのシンボル
が上記パツクと同様にインターリーブされて配されてい
る。

コンパクトデイスクの再生サブコーデイング信号中のエ
ラー状態を測定すると,4シンボル以上のバーストエラー
が殆ど発生しない。したがつて，（24,20）リードソロ
モン符号の同一系列に含まれる24個のシンボルを上述の
ように分散して記録することによつて,2個のシンボル以
上がエラーシンボルとなり，エラー訂正が不可能となる
ことを有効に防止することができる。

また，第12図に示すように，インターリーブ回路53は，
同一パツクに含まれるコマンド，インストラクシヨン及
びこれらのＱパリテイのシンボル同士の距離を，それ以
外のシンボルと比べてより大きくするようなインターリ
ーブを行なう構成とされている。このために，第12図に
示すように，遅延素子の各々に対する入力シンボルの供
給ラインが全て平行でなく,6本の斜めの供給ラインをイ
ンターリーブ回路53が含んでいる。

このインターリーブの特徴を明確とするために，入力シ
ンボルの供給ラインが全て平行と仮定すると,1パツクの
24個のシンボルとインターリーブ後の出力系列中のデー
タ位置との対応関係は，第14図に示すものとなる。この
第14図及び次に説明する第15図では，入力データの１パ
ツクの時間幅が本来のものの８倍に拡大されている。

第14図に示すように，入力シンボルの最初の８個のシン
ボルS_24n,S_24n+1,Q_24n+2,Q_24n+3‥‥‥S_24n+7は，夫々
0,1パツク,2パツク,3パツク‥‥‥７パツクの遅延量が
与えられる。したがつて，この８個のシンボルは，出力
データ系列中において，シンボル番号が（−24），（−
24×２），（−24×３）‥‥‥（−24×７）のものに変
化する。入力シンボルの次の８個のシンボルS_24n+8‥‥
‥S_24n+15にも，夫々,0,1パツク‥‥‥７パツクの遅延
量が与えられ，更に次の８個のシンボルS_24n+16‥‥‥S
_24n+23にも，同様の遅延量が与えられる。このようなイ
ンターリーブの結果，パツクの最初の４個のシンボルの
互いの距離は，等しく24シンボルとなる。

この発明の一実施例では，シンボルS_24n+1を遅延素子82
に供給すると共に，シンボルS_24n+18を遅延素子61に供
給し，シンボルQ_24n+2を遅延素子65に供給すると共に，
シンボルS_24n+5を遅延素子62に供給し，シンボルQ_24n+3
を遅延素子87に供給すると共に，シンボルP_24n+23を遅
延素子63に供給するインターリーブ回路53を用いてい
る。したがつて，上述のシンボルのペアの互いの位置が
入れ替えられ，入力データ系列とインターリーブ後のデ
ータ系列との対応関係が第15図に示すものとなる。この
第15図から明かなように，パツクの最初の４個のシンボ
ルの互いの距離は，次に示すものとなる。

S_24n及びS_24n+1の距離:65シンボル S_24n+1及びQ_24n+2の距離:58シンボル Q_24n+2及びQ_24n+3の距離:65シンボルこのように,4個のシンボルの互いの距離を25シンボルに
比べて２倍以上に拡大することができ，再生データ中に
発生するバーストエラーに対するエラー訂正能力をより
高くすることができる。

第16図は，再生系のサブコーデイング信号のデコーダ33
に設けられているＲチヤンネル〜Ｗチヤンネルに関する
エラー訂正デコーダを示す。

このエラー訂正デコーダは，破線図示のように，再生さ
れたサブコーデイング信号の１パツクの24個のシンボル
が供給されるデインターリーブ回路91と，このデインタ
ーリーブ回路91の出力が供給されるP₁復号器92と，この
P₁復号器92の出力のうちで最初の４個のシンボルが供給
される（4,2）リードソロモン符号のＱ復号器93と，こ
のＱ復号器93でエラー訂正された上述の４個のシンボル
及びP₁復号器92からの20個のシンボルからなる１パツク
のシンボルが供給される（24,20）リードソロモン符号
のP₂復号器94とからなる。

P₁復号器92は,1パツクの24シンボルに関して，エラーの
大きさの検出と１シンボルエラー及び２シンボルエラー
の各場合のエラーロケーシヨンの算出とを行ない，これ
らの情報を示すフラツグ（Ｐフラツグと呼ぶ）がＱ復号
器93に供給される。このＰフラツグを用いてＱ復号器93
がエラー訂正を行なう。Ｑ復号器93は，エラー訂正を行
なうと共に，エラーシンボルの個数（０を含む）を示す
フラツグ（Ｑフラツグと呼ぶ）を発生し，このＱフラツ
グがP₂復号器94に供給され,P₂復号器94で発生するエラ
ーシンボルの個数（０を含む）及びエラーロケーシヨン
を示すフラツグとＱフラツグとがP₂復号器94におけるエ
ラー訂正に用いられる。

デインターリーブ回路91に対する入力データは，第12図
のインターリーブ回路53の出力データである。このイン
ターリーブ回路53で与えられた遅延量をキヤンセルし
て，各シンボルが等しく７パツク分の遅延を有するよう
なデインターリーブが行なわれる。実際には，このデイ
ンターリーブは,RAMのライトアドレス及びリードアドレ
スを制御することで行なわれる。第16図では，所定の遅
延量を有する遅延素子が各シンボルの伝送ラインに配さ
れた構成として，デインターリーブ回路91が示されてい
る。インターリーブ回路53における遅延量が０のシンボ
ルの伝送ラインには,7パツクの遅延素子が夫々挿入され
る。また，インターリーブ回路53における遅延量が１パ
ツク,2パツク,3パツク,4パツク,5パツク,6パツクのシン
ボルの伝送ラインには，夫々６パツク,5パツク,4パツ
ク,3パツク,2パツク,1パツクの遅延素子が挿入され，イ
ンターリーブ回路53における遅延量が７パツクであつた
シンボルの伝送ラインには，遅延素子が挿入されない。

上述のP₁復号器92,Q復号器93及びP₂復号器94によりなさ
れるエラー訂正動作についてより詳細に説明する。

第17図Ａに示すフローチヤートは,P₁復号器92でなされ
る復号プロセスを示し，第17図Ｂに示すフローチヤート
は,Q復号器93でなされる復号プロセスを示し，第17図Ｃ
に示すフローチヤートは,P₂復号器94でなされる復号プ
ロセスを示す。基本的に,Q復号器93は,4個のシンボルの
うちの１シンボルエラーの訂正が可能で,P₂復号器94は,
24個のシンボルのうちで１個及び２個のシンボルエラー
の訂正が可能である。P₁復号器92では，まずシンドロー
ムS_r0,S_r1,S_r2,S_r3の生成（ステツプ101）がなされる。
この計算は，シンボルロケーシヨンをｉとすると，次式
で表わされるものである。なお，演算は，全て（mod.
2）でなされる。

この４個のシンドロームS_r1〜S_r3を用いて，エラーの大
きさ及びエラーロケーシヨンを求める演算がなされる。
この演算を簡単且つ高速に行なうために，次式のような
定数A,B,Cが計算される（ステツプ102）。

Ａ＝S_r0S_r2＋S² _r1 Ｂ＝S_r1S_r2＋S_r0S_r3 Ｃ＝S_r1S_r3＋S² _r2 次に，上述のシンドローム及び定数を用いて，エラーの
大きさの判別（ステツプ103）がなされる。この判別と
後述するエラーロケーシヨンの計算とにより，エラーの
大きさ及びエラーロケーシヨンを示すＰのフラツグが形
成される。（S_r0≠0,S_r3≠0,A≠0,B≠0,C≠０）が成立
するかどうかを調べることによつて２シンボルエラーか
どうかの判定（ステツプ104）がなされる。

２シンボルエラーでない場合には，エラー無しかどうか
の判定（ステツプ105）がなれる。（S_r0＝0,S_r3＝0,A＝
Ｂ＝Ｃ＝０）が成立する場合には，エラー無しと判定さ
れる。

エラー無しでない場合には,1シンボルエラーかどうかの
判定（ステツプ106）がなされる。（S_r0≠0,S_r3≠0,A＝
Ｂ＝Ｃ＝０）が成立する場合は,1シンボルエラーであ
る。１シンボルエラーでもない場合には,3個以上のシン
ボルのエラーである。

２シンボルエラーの場合には，エラーロケーシヨンの計
算（ステツプ107）がなされる。エラーロケーシヨンi,j
は，次のようにして求められる。

また,1シンボルエラーの場合には，エラーロケーシヨン
の計算（ステツプ108）がなされる。エラーロケーシヨ
ンｉはによつて求められる。このようにして,P₁復号器92で得
られたＰフラツグが次段のＱ復号器93に伝達される（ス
テツプ109）。つまり,1シンボルエラー及び２シンボル
エラーのエラーロケーシヨンがメモリに格納され（ステ
ツプ110及び112），エラー無しを示すフラツグが発生さ
れる（ステツプ111）。

Ｑ復号器93では，第17図Ｂに示すように，まずシンドロ
ームS_r0,S_r1の生成（ステツプ121）がなされる。この計
算は，で表わされる。次に，これらのシンドロームを用いてエ
ラーの大きさの判別（ステツプ122）がなされる。

１シンボルエラーかどうかの判別（ステツプ123）がな
され,1シンボルエラーでない場合には，エラー無し（即
ちS_r0＝0,S_r1＝０）かどうかの判別（ステツプ124）が
なされる。１シンボルエラーの場合には，エラーロケー
シヨンの計算（ステツプ125）がなされる。エラーロケ
ーシヨンｉはで求められる。このように求められたエラーロケーシヨ
ンｉが（０≦ｉ≦３）の範囲に含まれるかどうかが判別
（ステツプ126）される。

エラーロケーシヨンｉがこの範囲に含まれる場合には,P
フラツグのチエツク（ステツプ128）がなされ,Pフラツ
グによるエラーロケーシヨンと一致するか否かが調べら
れる（ステツプ129）。これが一致する時には，エラー
訂正（ステツプ130）がなされる。エラー訂正は，再生
シンボルを▲▼とすると，（▲▼＋S_r0＝S_ri）
の演算でなされる。もし，求められたエラーロケーシヨ
ンｉが上述の範囲に含まれない場合又はＰフラツグとエ
ラーロケーシヨンが一致しない場合には，この24シンボ
ルのパツクがイリーガル（不正常でエラーすべきでな
い）パツクとして，全てのシンボルがすてられる（ステ
ツプ127）。つまり，コマドン，インストラクシヨンが
エラーの場合のパツクのシンボルは，全て無効なものと
される。

また，エラー無し（１シンボルエラーの訂正がされた場
合を含む）を示すＱフラツグがＰ復号器94に伝達され
（ステツプ131）,2シンボル以上のエラーがある場合を
示すＱフラツグがP₂復号器94に伝達される（ステツプ13
2）。

P₂復号器94では，第17図Ｃに示すように，まず，シンド
ロームS_r0,S_r1,S_r2,S_r3が前述のステツプ101と同様に計
算される（ステツプ141）。この４個のシンドロームS_r0
〜S_r3を用いて，エラーの大きさ及びエラーロケーシヨ
ンを求める演算がなされる。この演算を簡単且つ高速に
行なうために，前述のステツプ102と同様に，定数A,B,C
が計算される（ステツプ142）。次に，上述のシンドロ
ーム及び定数を用いて，エラーの大きさの判別（ステツ
プ143）がなされる。（S_r0≠0,S_r3≠0,A≠0,B≠0,C≠
０）が成立するかどうかを調べることによつて２シンボ
ルエラーかどうかの判定（ステツプ144）がなされる。

２シンボルエラーでない場合には，エラー無しかどうか
の判定（ステツプ145）がなされる。（S_r0＝0,S_r3＝0,A
＝Ｂ＝Ｃ＝０）が成立する場合には，エラー無しと判定
される。

エラー無しでない場合には,1シンボルエラーかどうかの
判定（ステツプ146）がなされる。（S_r0≠0,S_r3≠0,A＝
Ｂ＝Ｃ＝０）が成立する場合は,1シンボルエラーであ
る。１シンボルエラーでもない場合には,3個以上のシン
ボルのエラーであるので，バツドパツク（正しくないパ
ツク）としての処理（ステツプ147）がなされる。バツ
ドパツクのシンボルは，イリーガルパツクの場合と同様
に，全てすてられる。

２シンボルエラーの場合には，エラーロケーシヨンの計
算（ステツプ148）がなされる。エラーロケーシヨンi,j
は，前述のステツプ107と同様にして求められる。

このエラーロケーシヨンi,jが正しいかどうかのチエツ
クがＱフラツグを用いてなされる（ステツプ149）。Ｑ
フラツグがエラー無しか又は２個のシンボル以上のエラ
ーの何れかを示すか調べられる（ステツプ150）。

Ｑフラツグがエラー無しを示している場合に，ロケーシ
ヨンチエツク（ステツプ151）がなされる。（４≦ｉ＜
ｊ≦23）が成立する場合には，エラーロケーシヨンが正
しいので,2シンボルエラーの訂正（ステツプ153）がな
される。上述の関係が成立しない場合には,Q復号器93の
エラー検出の結果と矛盾するので，そのパツクはイリー
ガルパツクとして処理される（ステツプ154）。従つて,
0から３までのうちの何れかのエラーロケーシヨンの１
シンボルがＱ復号器93により訂正され,4から23までに含
まれるエラーロケーシヨンの２シンボルがP₂復号器94に
より訂正されることになり,1パツク中の３シンボルのエ
ラーを訂正することができる。

Ｑフラツグが２シンボル以上のエラーを示している場合
にロケーシヨンチエツク（ステツプ152）がなされる。
このローケーシヨンチエツクは，（０≦ｉ＜ｊ≦３）が
成立するかどうかを調べるもので，この関係が成立すれ
ば,2シンボルエラーの訂正（ステツプ153）がなされ
る。この関係が成立しなければ，イリーガルパツクとし
て処理される。

２シンボルエラーの訂正（ステツプ153）は，エラーパ
ターンe_i,e_jを求め，これを再生シンボルに加算する処
理である。即ち ▲▼＋e_i＝S_i ▲▼＋e_j＝S_j P₂復号器94でのエラー検出の結果がエラー無しの場合に
は,Qフラツグがエラー無しを示しているかどうかのチエ
ツク（ステツプ155）がなされる。Ｑフラツグがエラー
無しのものであれば，このパツクは，本当にエラーシン
ボルを含まないものと判定される。これに対して,Qフラ
ツグが２シンボル以上のエラーの存在を示す時には,P₂
復号器94の復号結果と矛盾しているので，そのパツク
は，イリーガルパツクとして処理される。

P₂復号器94でのエラー検出の結果が１シンボルエラーの
場合には，エラーロケーシヨンｉの計算（ステツプ15
6）がなされる。これはの計算である。次に,Qフラツグがチエツクされる。Ｑフ
ラツグがエラー無しの場合には，ロケーシヨンチエツク
（ステツプ158）がなされる。（４≦ｉ≦23）が成立し
ていれば,Q復号の結果との矛盾が生じないので，（▲
▼＋S_r0＝S_i）のエラー訂正（ステツプ159）がなされ
る。もし，上述の関係が成立しなければ，イリーガルパ
ツクとして処理される。

P₂復号器94の結果が１シンボルエラーでＱフラツグが２
シンボル以上のエラーを示す場合は，本来，生じえない
ものなので，そのパツクは，イリーガルパツクとして処
理される。

更に,P₂復号の結果,3シンボル以上のエラーが検出され
る場合には，そのパツクがバツドパツクとして処理され
る（ステツプ147）。以上のようにして，エラー訂正デ
コーダの処理がなされる。

「他の実施例」エラー訂正デコーダにおいて,1パツクの24シンボルが供
給されるP₁復号器92において，求められたエラーロケー
シヨンが４から23の場合のみ,1シンボルエラー又は２シ
ンボルエラーの訂正を行なうようにしても良い。

また,P₁復号器92が上述の一実施例のように，エラーの
大きさ及びエラーロケーシヨンの検出のみを行なう構成
又は（４〜23）のエラーロケーシヨンのエラーシンボル
を訂正する構成において,P₂復号器94を省略するように
しても良い。

「応用例」上述の一実施例と異なり，第１及び第２のエラー訂正コ
ードとして隣接符号など他の符号を用いるようにしても
良い。また，第２のコードは，エラー検出の機能しか有
さないコード（CRCコード，単純パリテイ）であつても
良い。更に,BCH符号のようなビツト単位のエラー訂正符
号を用いても良い。

「発明の効果」この発明に依れば，エラー訂正符号化がされている（ｎ
＋ｋ＋ｍ＋ｌ）個のシンボルの中で，（ｎ＋ｋ）個のシ
ンボルに対しては，独自のエラー訂正符号化を行なつて
いるので，（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルに関してエ
ラーの大きさ及びエラーロケーシヨンを検出し，この検
出結果を用いて，（ｎ＋ｋ）個のシンボルのエラー訂正
をチエツクすることができる。したがつて，（ｎ＋ｋ）
個のシンボルのエラー訂正動作が誤つたものとなること
を防止でき，コンパクトデイスクのサブコーデイング信
号における動作モード及び制御内容の情報を有するシン
ボルのように，重要度の高いデータの保護をより強力と
することができる。

【図面の簡単な説明】

第１図及び第２図はこの発明の一実施例のコンパクトデ
イスクのデータ構成の説明に用いる略線図，第３図及び
第４図はコンパクトデイスクのサブコーデイング信号の
説明に用いる略線図，第５図，第６図及び第７図はサブ
コーデイング信号によるフオントグラフイツクモードの
説明に用いる略線図，第８図及び第９図はこの発明の一
実施例におけるエラー訂正符号のパリテイ検査行列及び
再生データ行列を示す図，第10図はこの発明の一実施例
の記録系の構成を示すブロツク図，第11図はこの発明の
一実施例の再生系の構成を示すブロツク図，第12図はこ
の発明の一実施例におけるエラー訂正エンコーダの構成
を示すブロツク図，第13図，第14図及び第15図はエラー
訂正エンコーダのインターリーブ処理の説明に用いる略
線図，第16図はこの発明の一実施例におけるエラー訂正
デコーダの構成を示すブロツク図，第17図はエラー訂正
デコーダの説明に用いるフローチヤートである。 10……メインチヤンネルのエラー訂正エンコーダ,12…
…Ｐチヤンネル及びＱチヤンネルに関するエンコーダ,1
3……Ｒチヤンネル〜Ｗチヤンネルに関するエンコーダ,
20……コンパクトデイスクの再生信号が供給される入力
端子,25……メインチヤンネルのエラー訂正回路,33……
サブコーデイング信号のデコーダ,51……Ｑパリテイ発
生器,52……Ｐパリテイ発生器,53……インターリーブ回
路,91……デインターリーブ回路,92……P₁復号器,93…
…Ｑ復号器,94……P₂復号器。

Claims

【特許請求の範囲】

【請求項１】第１の情報に対する第１の冗長コードを発
生する第１のエラー訂正コードのエンコードプロセス
と、上記第１の情報、上記第１の冗長コード及び第２の情報
に対する第２の冗長コードを発生する第２のエラー訂正
コードのエンコードプロセスとからなるエラー訂正符号
化処理により得られたデータのエラー訂正装置であっ
て、上記第１の情報、上記第１の冗長コード、上記第２の情
報及び上記第２の冗長コードが供給され、上記第２の冗
長コードに基づいて、少なくともエラー検出を行うこと
により、エラーの個数（０を含む）及びエラーロケーシ
ョンを示すフラグ信号を発生する第１の復号器と、該第１の復号器を介して得られた上記第１の情報及び第
１の冗長コードが供給され、上記第１の冗長コードに基
づいてエラーロケーションを求めると共に、そのエラー
ロケーションが上記フラッグ信号のエラーロケーション
と一致したときに、エラー訂正を行う第２の復号器と、を有することを特徴とするエラー訂正装置。
【請求項２】第１の情報に対する第１の冗長コードを発
生する第１のエラー訂正コードのエンコードプロセス
と、上記第１の情報、上記第１の冗長コード及び第２の情報
に対する第２の冗長コードを発生する第２のエラー訂正
コードのエンコードプロセスとからなるエラー訂正符号
化処理により得られたデータのエラー訂正装置であっ
て、上記第１の情報、上記第１の冗長コード、上記第２の情
報及び上記第２の冗長コードが供給され、上記第２の冗
長コードに基づいてエラー検出を行うことにより、エラ
ーの個数（０を含む）及びエラーロケーションを示す第
１のフラッグ信号を発生する第１の復号器と、該第１の復号器を介して得られた上記第１の情報及び第
１の冗長コードが供給され、上記第１の冗長コードに基
づいて求められたエラーロケーションが上記第１のフラ
ッグ信号のエラーロケーションと一致したときにエラー
訂正を行うと共に、エラーの個数（０を含む）を示す第
２のフラッグ信号を発生する第２の復号器と、上記第１及び第２の復号器より上記情報、上記第１の冗
長コード、上記第２の情報及び上記第２の冗長コードが
供給され、上記第２の冗長コードに基づいて求められた
エラーロケーション及び上記第２のフラッグ信号を用い
てエラー訂正処理を行う第３の復号器と、を有することを特徴とするエラー訂正装置。
【請求項３】上記第１の情報、上記第１の冗長コード、
上記第２の情報及び上記第２の冗長コードは、情報信号
がメインチャンネルとして記録されたディスクのサブチ
ャンネルとして記録されるデータであって、上記第２の
情報は上記サブチャンネルのデータ中の表示のためのデ
ータ又は音声データであり、上記第１の情報は上記サブ
チャンネルの制御データであることを特徴とする特許請
求の範囲第１項または第２項記載のエラー訂正装置。